显示设备及制造该显示设备的方法与流程

显示设备及制造该显示设备的方法
[0001]
本申请要求于2019年9月4日在韩国知识产权局提交的第10-2019-0109576号韩国专利申请的优先权，该韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
[0002]
示例性实施例包括一种显示设备及制造该显示设备的方法。


背景技术：

[0003]
显示设备是可视地显示数据的设备。近来，显示设备的使用已经多样化，并且显示设备的厚度和重量已经减小，因此扩大了显示设备的使用范围。
[0004]
为了保护显示设备的显示区域免受外部湿气和杂质的影响，用封装构件封装显示区域。随着近来对薄且柔性的显示设备的需求增大，存在使用包括柔性有机绝缘膜和/或无机绝缘膜的不是金属或玻璃的薄膜封装层的趋势。


技术实现要素：

[0005]
在形成薄膜封装层之后的后续工艺中会发生其中薄膜封装层从显示设备的背板剥离的缺陷。例如，在薄膜封装层上形成触摸传感器层的工艺或者在附着偏振膜之前去除粘附到薄膜封装层上的保护膜的工艺中会发生这种缺陷。
[0006]
示例性实施例包括可以减少其中薄膜封装层从背板剥离的缺陷的显示设备及制造该显示设备的方法。然而，这些目的仅是示例，并且本公开的范围不限于此。
[0007]
根据示例性实施例，一种显示设备包括：基底；显示区域设置在基底上，并且包括多个像素；第一平坦化层，设置在基底上；第二平坦化层，设置在第一平坦化层上；像素限定层，设置在第二平坦化层上，并且覆盖多个像素中的每个像素的第一电极的至少一个边缘；多个第一孔，设置在多个像素之间，并且与第一电极分隔开；以及第一蚀刻防止层，设置在多个第一孔中的每个第一孔的底表面上并且位于第一平坦化层上。多个第一孔中的每个第一孔包括分别穿过第二平坦化层和像素限定层的开口。
[0008]
在示例性实施例中，在像素限定层与第二平坦化层之间的边界表面处，形成在像素限定层中的开口的第一宽度比形成在第二平坦化层中的开口的第二宽度小。
[0009]
在示例性实施例中，显示设备还包括设置在第二平坦化层与像素限定层之间的第二蚀刻防止层。
[0010]
在示例性实施例中，显示设备还包括设置在第二蚀刻防止层上的第三蚀刻防止层。
[0011]
在示例性实施例中，多个像素中的每个像素包括设置在第一电极上的中间层以及设置在中间层上的第二电极。中间层包括发射层，并且中间层和第二电极设置在多个第一孔中的每个第一孔的内部。
[0012]
在示例性实施例中，发射层设置在第一电极上，并且不设置在多个第一孔中的每个第一孔的内部。
[0013]
在示例性实施例中，显示设备还包括封装多个像素的薄膜封装层。薄膜封装层包括第一无机封装层、第二无机封装层和有机封装层，有机封装层设置在第一无机封装层与第二无机封装层之间。第一无机封装层覆盖多个第一孔中的每个第一孔的内部的第二电极的整体和多个第一孔中的每个第一孔的内表面的整体，并且多个第一孔中的每个第一孔的整体被有机封装层填充。
[0014]
在示例性实施例中，显示设备还包括设置在基底与第一平坦化层之间的薄膜晶体管以及设置在第一平坦化层与第二平坦化层之间并且将薄膜晶体管连接到第一电极的连接线。连接线包括与第一蚀刻防止层相同的材料。
[0015]
在示例性实施例中，显示设备还包括：多个第二孔，在设置在显示区域外部的非显示区域中穿过第二平坦化层和像素限定层；以及第二蚀刻防止层，设置在多个第二孔中的每个第二孔的底表面和第一平坦化层上。第一平坦化层、第二平坦化层和像素限定层延伸到非显示区域中。
[0016]
在示例性实施例中，中间层和第二电极延伸到非显示区域中，并且中间层和第二电极设置在多个第二孔中的每个第二孔的内部。
[0017]
在示例性实施例中，第一无机封装层、有机封装层和第二无机封装层延伸到非显示区域中。第一无机封装层覆盖多个第二孔中的每个第二孔的内部的第二电极的整体和多个第二孔中的每个第二孔的内表面的整体。多个第二孔中的每个第二孔的整体被有机封装层填充。
[0018]
在示例性实施例中，显示设备还包括设置在非显示区域中并且围绕显示区域的一部分的电源电压线。延伸到非显示区域中的第二电极电连接到电源电压线。
[0019]
在示例性实施例中，显示设备还包括设置在显示区域外部的第一坝部和第二坝部。第一坝部和第二坝部均包括包含与第二平坦化层和像素限定层相同的材料的层。第二坝部覆盖电源电压线的端部。
[0020]
在示例性实施例中，显示设备还包括设置在第二平坦化层与像素限定层之间的第二蚀刻防止层。
[0021]
在示例性实施例中，在像素限定层与第二平坦化层之间的边界表面处，形成在像素限定层中的开口的第一宽度和形成在第二平坦化层中的开口的第二宽度彼此大致相等。
[0022]
根据示例性实施例，一种显示设备包括基底以及设置在基底上并且包括多个像素的显示区域。多个像素中的每个像素包括第一电极、第二电极和中间层，中间层设置在第一电极与第二电极之间。中间层包括发射层。显示设备还包括薄膜封装层，薄膜封装层封装多个像素并且包括第一无机封装层、第二无机封装层和有机封装层，有机封装层设置在第一无机封装层与第二无机封装层之间。显示设备还包括：非显示区域，设置在显示区域外部；第一平坦化层，从显示区域延伸到非显示区域中，并且设置在基底与第一电极之间；第二平坦化层，从显示区域延伸到非显示区域中，并且设置在第一平坦化层上；像素限定层，覆盖第一电极的至少一个边缘，从显示区域延伸到非显示区域中，并且设置在第二平坦化层上；以及多个孔，设置在非显示区域中。多个孔中的每个孔包括分别穿过第二平坦化层和像素限定层的开口。显示设备还包括设置在第一平坦化层上且在多个孔下的第一蚀刻防止层。中间层和第二电极延伸到非显示区域中，并且设置在多个孔中的每个孔的内部。第一无机封装层延伸到非显示区域中，并且覆盖多个孔中的每个孔的内部的第二电极的整体和多个
孔中的每个孔的内表面的整体。多个孔中的每个孔的整体被有机封装层填充。
[0023]
在示例性实施例中，显示设备还包括第一坝部和第二坝部，第一坝部和第二坝部均包括至少一个层，所述至少一个层包括与第二平坦化层和/或像素限定层相同的材料。第一无机封装层从多个孔延伸并覆盖第一坝部和第二坝部，并且在第二坝部外部与第二无机封装层直接接触。
[0024]
根据示例性实施例，一种制造显示设备的方法包括：在基底上形成第一平坦化层；在第一平坦化层上形成第一蚀刻防止层；在第一蚀刻防止层上形成第二平坦化层；在第二平坦化层上形成像素限定层；以及在显示区域中形成穿过第二平坦化层和像素限定层的多个第一孔。显示区域设置在基底上，并且包括多个像素。多个像素中的每个像素包括第一电极、第二电极和中间层，中间层包括发射层并且设置在第一电极与第二电极之间。显示设备包括薄膜封装层，薄膜封装层封装显示区域并且包括第一无机封装层、第二无机封装层和有机封装层，有机封装层设置在第一无机封装层与第二无机封装层之间。中间层和第二电极形成在第一蚀刻防止层的顶表面以及像素限定层的顶表面上。第一无机封装层覆盖多个第一孔中的每个第一孔的内部的第二电极的整体和多个第一孔中的每个第一孔的内表面的整体，并且多个第一孔中的每个第一孔的整体被有机封装层填充。
[0025]
在示例性实施例中，所述方法还包括：在像素限定层中形成第一接触孔；以及在像素限定层上形成阻挡层。阻挡层围绕第一接触孔，并且多个第一孔是通过干法刻蚀第二平坦化层和像素限定层而形成。
[0026]
在示例性实施例中，所述方法还包括：在形成多个第一孔之后，通过湿法蚀刻去除阻挡层。
[0027]
在示例性实施例中，所述方法还包括：在第二平坦化层与像素限定层之间形成第二蚀刻防止层。
[0028]
在示例性实施例中，第二蚀刻防止层与第一电极同时形成。
[0029]
在示例性实施例中，所述方法还包括在第二蚀刻防止层上形成第三蚀刻防止层。
[0030]
在示例性实施例中，所述方法还包括：形成穿过第二平坦化层和像素限定层的多个第二孔；以及在多个第二孔中的每个第二孔的底表面上且在第一平坦化层上形成第二蚀刻防止层。第一平坦化层、第二平坦化层和像素限定层延伸到设置在显示区域外部的非显示区域中。
[0031]
在示例性实施例中，中间层和第二电极形成在第二蚀刻防止层的顶表面以及像素限定层的顶表面上。第一无机封装层覆盖多个第二孔中的每个第二孔的内部的第二电极的整体和多个第二孔中的每个第二孔的内表面的整体，并且多个第二孔中的每个第二孔的整体被有机封装层填充。
[0032]
在示例性实施例中，多个第一孔是通过用激光照射与第一蚀刻防止层对应的位置而形成的。
附图说明
[0033]
通过参照附图详细地描述本公开的示例性实施例，本公开的以上及其它特征将变得更加明显。
[0034]
图1是示意性地示出根据示例性实施例的显示设备的平面图。
[0035]
图2a和图2b是根据示例性实施例的包括在显示设备中的一个像素的等效电路图。
[0036]
图3是示意性地示出根据示例性实施例的图1的区域iii的平面图。
[0037]
图4是根据示例性实施例的图3的显示设备的沿着线iva-ivb截取的剖视图。
[0038]
图5a至图5h是示意性地示出根据示例性实施例的形成图4的区域a中的第一孔的制造工艺的剖视图。
[0039]
图6是示意性地示出根据实施例的显示设备的部分的剖视图。
[0040]
图7是示意性地示出根据示例性实施例的显示设备的部分的剖视图。
[0041]
图8是示意性地示出根据示例性实施例的显示设备的部分的剖视图。
[0042]
图9a至图9e是示意性地示出根据示例性实施例的形成图8的第一孔的制造工艺的剖视图。
[0043]
图10是根据示例性实施例的图1的显示设备的沿着线xa-xb截取的剖视图。
[0044]
图11a至图11d是示意性地示出根据示例性实施例的形成图10的第二孔的工艺的部分的平面图。
具体实施方式
[0045]
在下文中将参照附图更充分地描述示例性实施例。贯穿附图，同样的附图标记可以表示同样的元件。
[0046]
如这里所使用的，术语“和/或”包括相关所列项目中的一个或更多个的任何组合和所有组合。贯穿公开，表述“a、b或c中的至少一个(种/者)”和表述“a、b和c中的至少一个(种/者)”指示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者以及a、b和c中的全部。
[0047]
将理解的是，尽管可以在这里使用术语“第一”、“第二”等描述各种元件，但是这些元件不应受这些术语限制。因此，示例性实施例中的“第一”元件可以在另一示例性实施例中被描述为“第二”元件。
[0048]
如这里所使用的，除非上下文清楚地另外指出，否则单数形式“一个(种/者)”和“该(所述)”也意图包括复数形式。
[0049]
还将理解的是，这里所使用的术语“包括”和/或“包含”说明所陈述的特征或元件的存在，但不排除存在或者添加一个或更多个其它特征或元件。
[0050]
将理解的是，当诸如膜、区域、层或元件的组件被称为“在”另一组件“上”、“连接到”、“结合到”或者“邻近于”另一组件时，它可以直接在所述另一组件上、连接到、结合到或者邻近于所述另一组件，或者可以存在中间组件。例如，将理解的是，当层、区域或元件被称为“电连接到”另一层、区域或元件时，它可以直接电连接或者间接电连接到所述另一层、区域或元件。还将理解的是，当组件被称为“在”两个组件“之间”时，它可以是所述两个组件之间的唯一组件，或者也可以存在一个或更多个中间组件。还将理解的是，当组件被称为“覆盖”另一组件时，它可以是覆盖所述另一组件的唯一组件，或者一个或更多个中间组件也可以覆盖所述另一组件。用于描述元件之间的关系的其它词语应当以同样的方式来诠释。
[0051]
当可以不同地实现一些示例性实施例时，可以与所描述的顺序不同地执行特定工艺顺序。例如，可以基本同时执行或者以与所描述的顺序相反的顺序执行两个连续描述的工艺。
[0052]
这里，当一个值被描述为约等于另一值或者基本与另一值相同或相等时，将理解
的是，所述值在测量误差内彼此相等，或者如果可测量地不相等，则如本领域普通技术人员将理解的其在数值上足够接近，以功能性地彼此相等。例如，如这里所使用的术语“约(大约)”包括所陈述的值，并且表示：考虑到所讨论的测量和与特定量的测量相关的误差(即，测量系统的限制)，在由本领域普通技术人员所确定的特定值的可接受的偏差范围内。例如，如本领域普通技术人员所理解的，“约(大约)”可以表示在一个或更多个标准偏差内。此外，将理解的是，虽然根据示例性实施例参数可以在这里被描述为具有“约(大约)”特定值，但是如本领域普通技术人员将理解的是参数可以是测量误差内的精确特定值或近似特定值。
[0053]
在下面的示例中，x轴、y轴和z轴不限于直角坐标系的三个轴，并且可以在更广泛的意义上诠释。例如，x轴、y轴和z轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。
[0054]
能够在这里描述的示例性实施例中使用并显示图像的显示设备的示例可以包括例如液晶显示(lcd)设备、电泳显示设备、有机发光二极管(oled)显示设备、无机电致发光(el)显示设备、场发射显示设备、表面传导电子发射器显示设备、等离子体显示设备和阴极射线管显示设备。
[0055]
在下文中，将把有机发光二极管(oled)显示设备作为根据示例性实施例的显示设备的示例来描述。然而，根据示例性实施例的显示设备不限于此，并且可以使用各种类型的显示设备，包括但不限于上述类型的显示设备。
[0056]
图1是示意性地示出根据示例性实施例的显示设备的平面图。图2a和图2b是根据示例性实施例的显示设备中的一个像素的等效电路图，图3是示意性地示出根据示例性实施例的图1的区域iii的平面图，图4是根据示例性实施例的图3的显示设备的沿着线iva-ivb截取的剖视图。
[0057]
参照图1，显示设备1包括基底100上的显示区域da。显示区域da包括在第一方向上延伸的多条数据线dl以及连接到多条数据线dl和在与第一方向交叉的第二方向上延伸的多条扫描线sl的像素p。像素p中的每个可以连接到在第一方向上延伸的驱动电压线pl。
[0058]
一个像素p可以发射红光、绿光、蓝光或白光。在示例中，一个像素p可以包括有机发光二极管(oled)。此外，每个像素p还可以包括诸如以薄膜晶体管、电容器等为例的器件。
[0059]
显示区域da可以通过从像素p发射的光来提供一定图像。非显示区域nda在显示区域da外部。例如，非显示区域nda可以围绕显示区域da。
[0060]
其中未布置像素p的非显示区域nda不提供图像。第一电源电压线10和提供与第一电源电压线10的电压不同的电压的第二电源电压线20可以位于非显示区域nda中。
[0061]
第一电源电压线10可以包括第一主电压线11和第一连接线12，第一主电压线11和第一连接线12位于显示区域da的一侧处。例如，当显示区域da具有矩形形状时，第一主电压线11可以定位为与显示区域da的一侧对应。第一连接线12可以在第一方向上从第一主电压线11远离显示区域da延伸。第一连接线12可以连接到端子单元30的第二端子32。
[0062]
第二电源电压线20可以包括第二主电压线21和第二连接线22，第二主电压线21部分地围绕第一主电压线11的两端和显示区域da，第二连接线22在第一方向上从第二主电压线21远离显示区域da延伸。例如，当显示区域da具有矩形形状时，第二主电压线21可以沿着第一主电压线11的两端和显示区域da的除与第一主电压线11相邻的一侧之外的侧面延伸。第二连接线22可以在第一方向上基本平行于第一连接线12延伸，并且可以连接到端子单元
30的第三端子33。第二电源电压线20可以弯曲，以围绕第一电源电压线10的端部。
[0063]
端子单元30可以位于基底100的端部上并且可以包括多个端子，所述多个端子包括第一端子31、第二端子32和第三端子33。在示例性实施例中，端子单元30未被绝缘层覆盖。在这种情况下，端子单元30可以被暴露，因此端子单元30可以电连接到诸如以柔性印刷电路板或驱动器集成电路(ic)芯片为例的控制器。
[0064]
控制器可以将从外部提供的多个图像信号转变为多个图像数据信号，并且可以通过第一端子31将转变后的信号提供到显示区域da。此外，控制器可以接收垂直同步信号、水平同步信号和时钟信号，可以生成用于控制第一栅极驱动单元和第二栅极驱动单元中的每者的驱动的控制信号，并且可以通过端子将生成的控制信号提供到第一栅极驱动单元和第二栅极驱动单元中的每者。
[0065]
控制器可以通过第二端子32和第三端子33将不同的电压提供到第一电源电压线10和第二电源电压线20中的每者。
[0066]
第一电源电压线10可以将第一电源电压(见图2a和图2b的elvdd)提供到每个像素p，第二电源电压线20可以将第二电源电压(见图2a和图2b的elvss)提供到每个像素p。
[0067]
例如，可以通过与第一电源电压线10连接的驱动电压线pl将第一电源电压elvdd提供到每个像素p。可以将第二电源电压elvss提供到每个像素p中的有机发光二极管(见图2a和图2b的oled)的阴极。在这种情况下，第二电源电压线20的第二主电压线21可以在非显示区域nda中与有机发光二极管oled的阴极接触。
[0068]
用于向每个像素p的多条扫描线sl提供扫描信号的扫描驱动器以及用于向多条数据线dl提供数据信号的数据驱动器可以进一步位于非显示区域nda中。
[0069]
围绕显示区域da的第一坝部110和与第一坝部110分隔开的第二坝部120可以设置在非显示区域nda中。
[0070]
当使用喷墨工艺形成包括诸如以构成薄膜封装层(见图4的400)的单体为例的有机材料的有机封装层(见图4的420)时，第一坝部110和第二坝部120可以用作用于防止有机材料沿基底100的边缘的方向流动的坝。因此，第一坝部110和第二坝部120可以防止在基底100的边缘处由有机封装层420形成边缘尾部。
[0071]
参照图2a，每个像素p可以包括与扫描线sl和数据线dl连接的像素电路pc以及与像素电路pc连接的有机发光二极管oled。
[0072]
像素电路pc可以包括驱动薄膜晶体管t1、开关薄膜晶体管t2和存储电容器cst。开关薄膜晶体管t2可以被构造为根据通过扫描线sl输入的扫描信号sn将通过数据线dl输入的数据信号dm传送到驱动薄膜晶体管t1。
[0073]
存储电容器cst可以连接到开关薄膜晶体管t2和驱动电压线pl，并且可以存储与从开关薄膜晶体管t2传输的电压和供应到驱动电压线pl的第一电源电压elvdd(或驱动电压)之间的差对应的电压。
[0074]
驱动薄膜晶体管t1可以连接到驱动电压线pl和存储电容器cst，并且可以根据存储在存储电容器cst中的电压值来控制从驱动电压线pl流过有机发光二极管oled的驱动电流。由于驱动电流，有机发光二极管oled可以发射具有一定亮度的光。
[0075]
在图2a中，像素电路pc包括两个薄膜晶体管和一个存储电容器。然而，示例性实施例不限于此。
[0076]
参照图2b，像素电路pc可以包括驱动薄膜晶体管t1和开关薄膜晶体管t2、补偿薄膜晶体管t3、第一初始化薄膜晶体管t4、第一发射控制薄膜晶体管t5、第二发射控制薄膜晶体管t6以及第二初始化薄膜晶体管t7。
[0077]
在图2b中，信号线sln(其中n是正整数)、sln-1、el和dl、初始化电压线vl和驱动电压线pl设置在每个像素p中。然而，示例性实施例不限于此。例如，在示例性实施例中，信号线sln、sln-1、el和dl中的至少一条和/或初始化电压线vl可以在相邻像素中被共享。
[0078]
驱动薄膜晶体管t1的漏电极可以经由第二发射控制薄膜晶体管t6电连接到有机发光二极管oled。驱动薄膜晶体管t1可以接收数据信号dm，并且根据开关薄膜晶体管t2的开关操作将驱动电流供应到有机发光二极管oled。
[0079]
开关薄膜晶体管t2的栅电极可以连接到第一扫描线sln，开关薄膜晶体管t2的源电极可以连接到数据线dl。开关薄膜晶体管t2的漏电极可以连接到驱动薄膜晶体管t1的源电极，并且可以经由第一发射控制薄膜晶体管t5连接到驱动电压线pl。
[0080]
开关薄膜晶体管t2可以根据通过第一扫描线sln提供的第一扫描信号sn而导通，并且可以执行将提供到数据线dl的数据信号dm提供到驱动薄膜晶体管t1的源电极的开关操作。
[0081]
补偿薄膜晶体管t3的栅电极可以连接到第一扫描线sln。补偿薄膜晶体管t3的源电极可以连接到驱动薄膜晶体管t1的漏电极，并且可以经由第二发射控制薄膜晶体管t6连接到有机发光二极管oled的像素电极。补偿薄膜晶体管t3的漏电极可以一起连接到存储电容器cst的一个电极、第一初始化薄膜晶体管t4的源电极和驱动薄膜晶体管t1的栅电极。补偿薄膜晶体管t3可以根据通过第一扫描线sln提供的第一扫描信号sn而导通，并且可以将驱动薄膜晶体管t1的栅电极连接到漏电极，从而二极管连接驱动薄膜晶体管t1。
[0082]
第一初始化薄膜晶体管t4的栅电极可以连接到第二扫描线sln-1(前一扫描线)。第一初始化薄膜晶体管t4的漏电极可以连接到初始化电压线vl。第一初始化薄膜晶体管t4的源电极可以一起连接到存储电容器cst的一个电极、补偿薄膜晶体管t3的漏电极和驱动薄膜晶体管t1的栅电极。第一初始化薄膜晶体管t4可以根据通过第二扫描线sln-1提供的第二扫描信号sn-1而导通，并且可以通过将初始化电压vint提供到驱动薄膜晶体管t1的栅电极来执行初始化驱动薄膜晶体管t1的栅电极的电压的初始化操作。
[0083]
第一发射控制薄膜晶体管t5的栅电极可以连接到发射控制线el。第一发射控制薄膜晶体管t5的源电极可以连接到驱动电压线pl。第一发射控制薄膜晶体管t5的漏电极可以连接到驱动薄膜晶体管t1的源电极和开关薄膜晶体管t2的漏电极。
[0084]
第二发射控制薄膜晶体管t6的栅电极可以连接到发射控制线el。第二发射控制薄膜晶体管t6的源电极可以连接到驱动薄膜晶体管t1的漏电极和补偿薄膜晶体管t3的源电极。第二发射控制薄膜晶体管t6的漏电极可以电连接到有机发光二极管oled的像素电极。第一发射控制薄膜晶体管t5和第二发射控制薄膜晶体管t6可以根据通过发射控制线el提供的发射控制信号en而同时导通。因此，第一电源电压elvdd可以被提供到有机发光二极管oled，驱动电流可以流过有机发光二极管oled。
[0085]
第二初始化薄膜晶体管t7的栅电极可以连接到第二扫描线sln-1。第二初始化薄膜晶体管t7的源电极可以连接到有机发光二极管oled的像素电极。第二初始化薄膜晶体管t7的漏电极可以连接到初始化电压线vl。第二初始化薄膜晶体管t7可以根据通过第二扫描
线sln-1提供的第二扫描信号sn-1而导通，因此可以初始化有机发光二极管oled的像素电极。
[0086]
在图2b中，第一初始化薄膜晶体管t4和第二初始化薄膜晶体管t7连接到第二扫描线sln-1。然而，示例性实施例不限于此。例如，在示例性实施例中，第一初始化薄膜晶体管t4可以连接到作为前一扫描线的第二扫描线sln-1并且可以根据第二扫描信号sn-1来驱动，第二初始化薄膜晶体管t7可以连接到附加的信号线(例如，后一扫描线)并且可以根据提供到对应扫描线的信号来驱动。
[0087]
存储电容器cst的一个电极可以连接到驱动电压线pl。存储电容器cst的另一电极可以一起连接到驱动薄膜晶体管t1的栅电极、补偿薄膜晶体管t3的漏电极和第一初始化薄膜晶体管t4的源电极。
[0088]
对电极(例如，有机发光二极管oled的阴极)可以接收第二电源电压elvss(或共电源电压)。有机发光二极管oled可以从驱动薄膜晶体管t1接收驱动电流，并且因此可以发光。
[0089]
将理解的是，像素电路pc不限于上面参照图2a和图2b描述的薄膜晶体管和存储电容器的数量以及电路设计。例如，根据示例性实施例，可以对薄膜晶体管和存储电容器的数量以及电路设计进行各种修改。
[0090]
参照图3，多个像素p布置在图1的区域iii中。多个像素p可以被像素限定层113围绕，间隔件115可以布置在像素限定层113上。穿过有机绝缘层的多个第一孔th1可以形成在像素(多个像素)p之间。
[0091]
在图3中，像素p中的每个具有相同尺寸的矩形形状。然而，示例性实施例不限于此。例如，根据示例性实施例，可以修改像素p的尺寸、形状以及布置。
[0092]
间隔件115可以布置在多个像素p中的部分像素p之间。例如，间隔件115可以布置在多个像素p中的一些像素p之间而不是全部像素p之间，并且可以以不均匀的方式布置。间隔件115可以在使用掩模沉积包括发射层的中间层(见图4的320)的工艺期间保持掩模与基底之间的分离，因此可以防止在沉积工艺期间中间层320被掩模冲压或撕裂的缺陷或者减少在沉积工艺期间中间层320被掩模冲压或撕裂的缺陷。
[0093]
间隔件115可以包括与像素限定层113相同的材料。当使用半色调掩模形成像素限定层113时，间隔件115可以由与像素限定层113相同的材料形成为与像素限定层113不同的高度。
[0094]
第一孔th1可以形成在多个像素p中的部分像素p之间。例如，第一孔th1可以形成在多个像素p中的一些像素p之间而不是全部像素p之间，并且可以以不均匀的方式形成。第一孔th1可以形成在像素限定层113和第二平坦化层111(见图4)中，以具有穿透像素限定层113和第二平坦化层111的一定开口空间，使得下面将描述的薄膜封装层400可以固定到背板(back plane)。
[0095]
参照图4，缓冲层101可以位于基底100上，驱动薄膜晶体管t1、开关薄膜晶体管t2和存储电容器cst可以位于缓冲层101上。
[0096]
基底100可以包括各种材料，诸如以玻璃、金属或塑料为例。例如，基底100可以包括包含聚合物树脂(诸如聚醚砜(pes)、聚丙烯酸酯(par)、聚醚酰亚胺(pei)、聚萘二甲酸乙二醇酯(pen)、聚对苯二甲酸乙二醇酯(pet)、聚苯硫醚(pps)、聚芳酯、聚酰亚胺(pi)、聚碳
酸酯(pc)或乙酸丙酸纤维素(cap))的柔性基底。
[0097]
可以包括例如氧化硅(sio
x
)和/或氮化硅(sin
x
)的缓冲层101可以形成在基底100上，以防止或减少杂质的侵入。
[0098]
驱动薄膜晶体管t1可以包括驱动半导体层a1和驱动栅电极g1，开关薄膜晶体管t2可以包括开关半导体层a2和开关栅电极g2。第一栅极绝缘层103设置在驱动半导体层a1与驱动栅电极g1之间以及开关半导体层a2与开关栅电极g2之间。第一栅极绝缘层103可以包括无机绝缘材料，诸如以氧化硅(sio
x
)、氮化硅(sin
x
)或氮氧化硅(sion)为例。
[0099]
驱动半导体层a1和开关半导体层a2可以包括例如非晶硅或多晶硅。在示例性实施例中，驱动半导体层a1和开关半导体层a2可以包括包含例如铟(in)、镓(ga)、锡(sn)、锆(zr)、钒(v)、铪(hf)、镉(cd)、锗(ge)、铬(cr)、钛(ti)和锌(zn)中的至少一种的氧化物。
[0100]
驱动半导体层a1可以包括与驱动栅电极g1叠置且其中未掺杂杂质的驱动沟道区、以及位于驱动沟道区的两侧处且其中掺杂有杂质的驱动源区和驱动漏区。驱动源电极s1和驱动漏电极d1可以分别连接到驱动源区和驱动漏区。
[0101]
开关半导体层a2可以包括与开关栅电极g2叠置且其中未掺杂杂质的开关沟道区、以及位于开关沟道区的两侧处且其中掺杂有杂质的开关源区和开关漏区。开关源电极s2和开关漏电极d2可以分别连接到开关源区和开关漏区。
[0102]
驱动栅电极g1和开关栅电极g2可以包括例如钼(mo)、铝(al)、铜(cu)和/或钛(ti)，并且可以具有单层或多层结构。
[0103]
在示例性实施例中，存储电容器cst可以与驱动薄膜晶体管t1叠置。在这种情况下，可以减小存储电容器cst和驱动薄膜晶体管t1的区域，并且可以提供高质量图像。例如，驱动栅电极g1可以是存储电容器cst的第一存储电容器电极ce1。第二存储电容器电极ce2可以与第一存储电容器电极ce1叠置，且第二栅极绝缘层105设置在第一存储电容器电极ce1与第二存储电容器电极ce2之间。第二栅极绝缘层105可以包括无机绝缘材料，诸如以氧化硅(sio
x
)、氮化硅(sin
x
)和氮氧化硅(sion)为例。
[0104]
驱动薄膜晶体管t1、开关薄膜晶体管t2和存储电容器cst可以被层间绝缘层107覆盖。
[0105]
层间绝缘层107可以包括无机材料层，诸如以氮氧化硅(sion)、氧化硅(sio
x
)和/或氮化硅(sin
x
)为例。
[0106]
数据线dl可以位于层间绝缘层107上，并且数据线dl可以通过穿透到层间绝缘层107、第二栅极绝缘层105和第一栅极绝缘层103中的接触孔与开关薄膜晶体管t2的开关半导体层a2接触。数据线dl可以用作开关源电极s2。
[0107]
驱动源电极s1、驱动漏电极d1、开关源电极s2和开关漏电极d2可以布置在层间绝缘层107上，并且驱动源电极s1和驱动漏电极d1或者开关源电极s2和开关漏电极d2可以通过穿透到层间绝缘层107、第二栅极绝缘层105和第一栅极绝缘层103中的接触孔与驱动半导体层a1或开关半导体层a2接触。
[0108]
此外，数据线dl、驱动源电极s1、驱动漏电极d1、开关源电极s2和开关漏电极d2可以被无机保护层覆盖。
[0109]
无机保护层可以具有例如氮化硅(sin
x
)和氧化硅(sio
x
)的单层或多层结构。无机保护层可以防止在非显示区域nda中暴露的部分布线(例如，在与数据线dl相同的工艺中一
起形成的布线)被图案化像素电极310时使用的蚀刻剂损坏。
[0110]
驱动电压线pl可以位于与数据线dl的层不同的层上。这里，当组件a和组件b被描述为位于不同层上时，其可以意味着至少一个绝缘层设置在组件a与组件b之间(例如，组件a和组件b中的一个位于至少一个绝缘层下方，组件a和组件b中的另一个位于所述至少一个绝缘层上方)。第一平坦化层109可以设置在驱动电压线pl与数据线dl之间，驱动电压线pl可以被第二平坦化层111覆盖。
[0111]
驱动电压线pl可以具有包括例如铝(al)、铜(cu)、钛(ti)及其合金中的至少一种的单层或多层结构。在示例性实施例中，驱动电压线pl可以具有ti/al/ti的三层结构。
[0112]
图4示出了驱动电压线pl位于第一平坦化层109上的构造。然而，示例性实施例不限于此。例如，在示例性实施例中，驱动电压线pl可以通过形成在第一平坦化层109中的通孔与形成在和数据线dl同一层上的下附加电压线接触。
[0113]
第一平坦化层109和第二平坦化层111可以具有单层或多层结构。
[0114]
第一平坦化层109和第二平坦化层111可以包括有机绝缘材料。在示例中，有机绝缘材料可以包括诸如聚甲基丙烯酸甲酯(pmma)或聚苯乙烯(ps)的通用聚合物、具有酚类基团的聚合物衍生物、丙烯酰类聚合物、芳醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物和乙烯醇类聚合物。
[0115]
此外，第一平坦化层109和第二平坦化层111可以包括无机绝缘材料。在示例性实施例中，无机绝缘材料可以包括例如氮氧化硅(sion)、氧化硅(sio
x
)和氮化硅(sin
x
)。
[0116]
有机发光二极管oled可以位于第二平坦化层111上。有机发光二极管oled可以包括像素电极310、对电极330和中间层320，中间层320设置在像素电极310与对电极330之间并且包括发射层320b。
[0117]
像素电极310可以连接到形成在第一平坦化层109上的连接线cl，连接线cl可以连接到驱动薄膜晶体管t1的驱动漏电极d1。
[0118]
像素电极310可以包括透明电极或反射电极。
[0119]
当像素电极310包括透明电极时，像素电极310可以包括透明导电层。透明导电层可以包括例如氧化铟锡(ito)、氧化铟锌(izo)、氧化锌(zno)、氧化铟(in2o3)、氧化铟镓(igo)和氧化铝锌(azo)中的至少一种。在这种情况下，除了透明导电层之外，像素电极310还可以包括可以改善光效率的半透明层。半透明层可以包括例如形成为具有几微米(μm)至几十微米(μm)厚度的薄膜的银(ag)、镁(mg)、铝(al)、铂(pt)、钯(pd)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、锂(li)、钙(ca)和镱(yb)中的至少一种。
[0120]
当像素电极310包括反射电极时，像素电极310可以包括反射层和透明导电层，反射层包括例如ag、mg、al、pt、pd、au、ni、nd、ir、cr及其化合物中的至少一种，透明导电层在反射层上和/或下。透明导电层可以包括例如ito、izo、zno、in2o3、igo和azo中的至少一种。
[0121]
然而，示例性实施例不限于此，像素电极310可以包括各种材料。此外，可以根据示例性实施例进行其中像素电极310的结构具有单层或多层结构的各种修改。
[0122]
像素限定层113可以位于像素电极310上。如图4中所示，像素限定层113可以覆盖像素电极310的至少一个边缘。例如，如图4中所示，像素限定层113可以覆盖像素电极310的第一边缘，并且可以覆盖像素电极310的与第一边缘相对的第二边缘。因此，像素限定层113可以覆盖多个像素p中的每个的像素电极310的至少一个边缘。
[0123]
像素限定层113可以具有暴露像素电极310的开口，从而限定像素p。此外，像素限定层113可以增大像素电极310的端部与对电极330之间的距离，从而防止其间产生电弧。像素限定层113可以包括有机材料，诸如以聚酰亚胺或六甲基二硅氧烷(hmdso)为例。
[0124]
中间层320可以包括发射层320b、设置在发射层320b下的第一功能层320a和/或设置在发射层320b上的第二功能层320c。发射层320b可以包括发射具有特定颜色的光的聚合物或小分子量有机材料。
[0125]
第一功能层320a可以具有单层或多层结构。例如，当第一功能层320a包括聚合物材料时，第一功能层320a可以包括具有单层结构的空穴传输层(htl)并且可以包括聚-(3,4)-乙撑-二氧噻吩(pedot)或聚苯胺(pani)。当第一功能层320a包括小分子量材料时，第一功能层320a可以包括空穴注入层(hil)和空穴传输层(htl)。
[0126]
在示例性实施例中，第二功能层320c可以不被包括在中间层320中。然而，示例性实施例不限于此。例如，当第一功能层320a和发射层320b包括小分子量材料时，可以形成第二功能层320c。第二功能层320c可以具有单层或多层结构。第二功能层320c可以包括电子传输层(etl)和/或电子注入层(eil)。
[0127]
中间层320的发射层320b可以位于显示区域da中的像素p中的每个中。发射层320b可以形成在通过像素限定层113的开口暴露的像素电极310的上方。中间层320的第一功能层320a和第二功能层320c可以形成为位于多个像素电极310上的整体层。可以使用诸如以真空沉积为例的各种方法来形成中间层320。
[0128]
对电极330可以位于显示区域da的上部，以覆盖显示区域da。例如，对电极330可以一体地形成在多个有机发光二极管oled中，并且可以与多个像素电极310对应。对电极330可以电连接到将在下面描述的第二电源电压线20。
[0129]
对电极330可以包括透明电极或反射电极。当对电极330包括透明电极时，对电极330可以包括例如ag、al、mg、li、ca、cu、lif/ca、lif/al、mgag和caag中的至少一种，并且可以具有厚度为几微米(μm)至几十微米(μm)的薄膜的形式。
[0130]
当对电极330包括反射电极时，对电极330可以包括例如ag、al、mg、li、ca、cu、lif/ca、lif/al、mgag和caag中的至少一种。然而，对电极330的构造和材料不限于此，并且可以根据示例性实施例修改。
[0131]
间隔件115可以布置在像素限定层113上。间隔件115可以沿朝向薄膜封装层400的方向从像素限定层113突出，并且可以在沉积包括发射层320b的中间层320的工艺中保持掩模与基底100之间的分离，从而防止在沉积工艺期间中间层320被掩模冲压或者撕裂的缺陷。
[0132]
间隔件115可以包括有机材料，诸如以聚酰亚胺或hmdso为例。间隔件115可以布置在稍后将描述的第一坝部110和第二坝部120中的至少一个上，因此可以用于防止湿气移动或者减少湿气移动并且用于形成阶梯高度的坝部。
[0133]
薄膜封装层400可以覆盖并保护有机发光二极管oled不被例如湿气或氧损坏。
[0134]
薄膜封装层400可以覆盖显示区域da，并且可以延伸到显示区域da的外部。薄膜封装层400可以包括至少一个有机封装层和至少一个无机封装层。在示例性实施例中，薄膜封装层400可以包括第一无机封装层410、有机封装层420和第二无机封装层430。
[0135]
第一无机封装层410可以覆盖对电极330，并且可以包括例如氧化硅、氮化硅和/或
氮氧化硅。
[0136]
附加层(诸如以覆盖层为例)可以设置在第一无机封装层410与对电极330之间。覆盖层可以包括例如氧化硅(sio2)、氮化硅(sin
x
)、氧化锌(zno2)、氧化钛(tio2)、氧化锆(zro2)、氧化铟锡(ito)、氧化铟锌(izo)、alq3、cupc、cbp、a-npb和zio2的至少一种有机材料或无机材料，以改善光效率。在示例性实施例中，覆盖层可以引起关于在有机发光二极管oled中生成的光的等离子体共振现象。例如，覆盖层可以包括纳米颗粒。此外，覆盖层可以防止有机发光二极管oled被在用于形成薄膜封装层400的化学气相沉积(cvd)工艺或溅射工艺中生成的热和等离子体损坏。例如，覆盖层可以包括由双酚型环氧树脂、环氧化丁二烯树脂、氟型环氧树脂和线型酚醛环氧树脂中的至少一种形成的环氧类材料。
[0137]
此外，包括lif的层可以设置在第一无机封装层410与覆盖层之间。
[0138]
第一无机封装层410沿着其下方的结构形成，因此，第一无机封装层410的顶表面基本不是平坦的。有机封装层420可以覆盖并平坦化第一无机封装层410。有机封装层420的与显示区域da对应的顶表面可以是基本平坦的(例如，完全平坦或者在测量误差内近似平坦)。
[0139]
有机封装层420可以包括例如聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚碳酸酯、聚酰亚胺、聚磺酸乙二酯、聚甲醛、聚芳酯、六甲基二硅氧烷、丙烯酸类树脂(例如，聚甲基丙烯酸甲酯，聚丙烯酸)中的至少一种或其组合。
[0140]
第二无机封装层430可以覆盖有机封装层420，并且可以包括例如氧化硅、氮化硅和/或氮氧化硅。第二无机封装层430可以被沉积，以在显示设备1的端部上与第一无机封装层410直接接触，从而有机封装层420可以被密封，使得有机封装层420不被暴露到显示设备1的外部。
[0141]
然而，在形成薄膜封装层400之后的后续工艺中会发生薄膜封装层400从显示设备1的背板剥离的缺陷。该后续工艺可以是例如在薄膜封装层400上形成触摸传感器层(未示出)的工艺或者在偏振膜(未示出)附着在薄膜封装层400上之前去除粘附到薄膜封装层400上的保护膜的工艺，在上述工艺期间，当外力施加到薄膜封装层400时，会发生剥离缺陷。背板可以是在紧接形成薄膜封装层400之前的显示设备1的结构。
[0142]
例如，当在紧接形成薄膜封装层400之前形成对电极330时，在包括对电极330的显示设备1与薄膜封装层400之间会发生剥离缺陷。例如，当在紧接形成薄膜封装层400之前在对电极330与薄膜封装层400之间形成上述覆盖层时，在包括覆盖层的显示设备1与薄膜封装层400之间会发生剥离缺陷。例如，当在覆盖层与第一无机封装层410之间形成包括lif的层时，在包括包含lif的层的显示设备1与薄膜封装层400之间会发生剥离缺陷。此外，当在紧接形成薄膜封装层400之前在对电极330与薄膜封装层400之间进一步添加另一功能层时，包括有机发光二极管oled和功能层的显示设备1可以被理解为背板。
[0143]
在示例性实施例中，为了减少薄膜封装层400的剥离缺陷，可以在显示区域da中的多个像素p之间形成相对于薄膜封装层400用作锚的多个第一孔th1。多个第一孔th1可以增大薄膜封装层400和背板的粘合强度，因此防止上述缺陷的发生。
[0144]
多个第一孔th1可以与像素电极310分隔开，可以穿过第二平坦化层111和像素限定层113，并且可以形成为具有一定的开口空间。
[0145]
第一蚀刻防止层es1在形成第一孔th1的位置处位于第一平坦化层109上。例如，第
一蚀刻防止层es1的位置可以与第一孔th1的位置对应。第一蚀刻防止层es1可以与连接线cl分隔开，可以包括与连接线cl相同的材料，并且可以在与连接线cl相同的工艺中形成。第一蚀刻防止层es1可以被构造为在形成第一孔th1的工艺期间(例如，当通过干法蚀刻形成第一孔th1的开口空间时)防止第一平坦化层109及其下的显示设备1的各种布线、电极和电路的劣化或者减少第一平坦化层109及其下的显示设备1的各种布线、电极和电路的劣化。
[0146]
中间层320和对电极330可以形成在第一孔th1的底表面上。例如，中间层320和对电极330可以形成在第一孔th1与第一蚀刻防止层es1之间。在示例性实施例中，中间层320的第一功能层320a和第二功能层320c形成在第一孔th1的内部(以及第一孔th1的外部)，中间层320的发射层320b不形成在第一孔th1的内部。这是因为发射层320b仅沉积在使用图案化金属掩模而在每个像素p中图案化的发射区域中，并且第一功能层320a和第二功能层320c不在每个像素p中图案化而是可以作为公共层沉积在所有像素p上。对电极330可以以与第一功能层320a和第二功能层320c类似的方式作为公共层沉积在所有像素p上。
[0147]
薄膜封装层400的第一无机封装层410形成在第一孔th1的内部的对电极330上。第一无机封装层410不是仅形成在第一孔th1的底表面上，而是整体地形成在包括第二平坦化层111的侧表面111s、像素限定层113的侧表面113s和像素限定层113的底表面113b的第一孔th1的内表面上。例如，第一无机封装层410可以沿着第一孔th1的内表面的整体共形地形成，使得在第一孔th1内的第一无机封装层410中不存在断裂或间隙。
[0148]
第一无机封装层410在第一孔th1内部的底表面上与对电极330直接接触，在第二平坦化层111的侧表面111s上与第二平坦化层111直接接触，并且在像素限定层113的底表面113b和侧表面113s上与像素限定层113直接接触。结果，可以增大第一无机封装层410与有机绝缘层之间的接触面积，因此，可以改善薄膜封装层400的粘附性。
[0149]
有机封装层420填充第一孔th1的整个内部。例如，有机封装层420填充第一孔th1的整体。例如，在示例性实施例中，形成在第一孔th1中的开口的形状是底切形状，在底切形状中，在像素限定层113和第二平坦化层111彼此相遇的边界表面处，像素限定层113的侧表面113s比第二平坦化层111的侧表面111s进一步突出到第一孔th1中。因此，底切形状的开口被有机封装层420填充，使得第一孔th1可以用作增大薄膜封装层400与背板之间的粘合强度的锚。例如，在示例性实施例中，有机封装层420的设置在第一孔th1中且在像素限定层113下方的区域中(例如，在第二平坦化层111内的区域中)的部分的宽度比有机封装层420的设置在第一孔th1中且在第二平坦化层111上方的区域中(例如，在像素限定层113内的区域中)的部分的宽度大，因此形成增大薄膜封装层400与背板之间的粘合强度的锚结构。
[0150]
如上所述，在根据示例性实施例的显示设备1中，多个第一孔th1形成在显示区域da中的多个像素p之间。结果，可以增大薄膜封装层400与背板之间的粘合强度，因此，可以减少薄膜封装层400从背板剥离的缺陷。
[0151]
在下文中，将参照图5a至图5h描述根据示例性实施例的形成图4的第一孔th1的制造工艺。
[0152]
图5a至图5h是示意性地示出根据示例性实施例的形成图4的区域a中的第一孔th1的制造工艺的剖视图。
[0153]
参照图5a，可以在第一平坦化层109上形成第一蚀刻防止层es1，并且可以在第一蚀刻防止层es1上形成第二平坦化层111。可以在第二平坦化层111上形成具有形成在其中
的第一接触孔cnt1的像素限定层113。
[0154]
参照图5b，可以在第二平坦化层111和像素限定层113上形成光致抗蚀剂pr，并且可以使用第一掩模m1执行光刻工艺，第一掩模m1具有透光部分m11和遮光部分m12，光通过透光部分m11传输，光不通过遮光部分m12传输。
[0155]
参照图5c，可以显影光致抗蚀剂pr，使得可以保留部分光致抗蚀剂图案pr'。
[0156]
参照图5d，可以使用沉积工艺形成阻挡层bl，并且可以去除剩余的光致抗蚀剂图案pr'。当从平面图观看时，阻挡层bl围绕第一接触孔cnt1。
[0157]
参照图5e，可以使用阻挡层bl作为蚀刻掩模来蚀刻像素限定层113和第二平坦化层111，从而形成第一孔th1。第一孔th1可以通过例如干法蚀刻形成。
[0158]
参照图5f，可以通过例如湿法蚀刻去除阻挡层bl，然后可以形成第一孔th1。形成在第一孔th1中的开口的形状可以是底切uc的形状，在底切uc的形状中，在像素限定层113和第二平坦化层111彼此相遇的边界表面处，像素限定层113的侧表面113s比第二平坦化层111的侧表面111s更多地突出到第一孔th1中。基于像素限定层113与第二平坦化层111之间的边界表面，形成在像素限定层113中的开口的第一宽度w1可以比形成在第二平坦化层111中的开口的第二宽度w2小。例如，在所述边界表面处，像素限定层113的端部可以比第二平坦化层111的端部进一步向第一孔th1中突出δw，因此，底切uc可以形成在像素限定层113的底表面上。
[0159]
第一蚀刻防止层es1的宽度w0可以比第一宽度w1和第二宽度w2大。因此，可以防止第一平坦化层109和设置在第一平坦化层109下的显示设备1的各种布线、电极和电路因干法蚀刻而劣化。
[0160]
参照图5g，可以在第一孔th1中沉积中间层320和对电极330。可以在第一孔th1的底表面和像素限定层113的顶表面上形成中间层320和对电极330。例如，可以基于第一孔th1的底切uc而切断中间层320和对电极330。形成在第一孔th1中的中间层320可以包括第一功能层320a和第二功能层320c，并且不包括发射层320b。
[0161]
可以通过例如物理气相沉积(pvd)形成中间层320和对电极330。在示例中，可以使用例如溅射、热蒸发、电子束蒸发、激光分子束外延和脉冲激光沉积中的一种工艺来形成中间层320和对电极330。
[0162]
参照图5h，可以在第一孔th1中形成包括第一无机封装层410、有机封装层420和第二无机封装层430的薄膜封装层400。
[0163]
第一无机封装层410不是仅形成在第一孔th1的底表面上，而是还可以形成在包括第二平坦化层111的侧表面111s、像素限定层113的侧表面113s和像素限定层113的底表面113b的第一孔th1的内表面的整体上。
[0164]
可以通过例如与pvd相比具有更高的阶梯覆盖率的cvd或原子层沉积(ald)来形成第一无机封装层410。在示例中，可以使用例如热cvd、等离子体cvd、金属有机cvd(mocvd)和氢化物气相外延(hvpe)中的一种工艺来形成第一无机封装层410。
[0165]
在形成第一无机封装层410之后，形成有机封装层420。第一孔th1的内部的整体可以被有机封装层420填充。在形成有机封装层420之后，可以形成第二无机封装层430。
[0166]
图6是示意性地示出根据示例性实施例的显示设备2的一部分的剖视图。例如，图6与根据示例性实施例的图3的显示设备1的沿着线iva-ivb截取的剖视图对应。
[0167]
为了便于解释，下面的描述将主要集中于图6的示例性实施例与上述图4的示例性实施例之间的差异，并且可以省略对先前描述的元件和方面的进一步描述。
[0168]
参照图6，第二蚀刻防止层es2可以位于第二平坦化层111与像素限定层113之间。第二蚀刻防止层es2可以与像素电极310分隔开。第二蚀刻防止层es2可以包括与像素电极310相同的材料。
[0169]
当执行干法蚀刻以形成第一孔th1的开口时，由于干法蚀刻的工艺分散性(process dispersion)，像素限定层113会被过蚀刻。然而，在示例性实施例中，第二蚀刻防止层es2可以位于像素限定层113与第二平坦化层111之间，并且可以防止像素限定层113的过蚀刻，使得有效地形成第一孔th1的底切形状。
[0170]
如上所述，可以有效地形成第一孔th1的底切形状，因此，第一无机封装层410可以形成在第一孔th1的内表面的整体上。因此，可以增大第一无机封装层410与有机绝缘层(诸如以像素限定层113和第二平坦化层111为例)接触的接触面积，并且可以改善薄膜封装层400的粘附性。此外，具有底切形状的第一孔th1的整体被有机封装层420填充，从而增大了薄膜封装层400与背板之间的粘合强度。
[0171]
图7是示意性地示出根据示例性实施例的显示设备3的一部分的剖视图。例如，图7与根据示例性实施例的图3的显示设备1的沿着线iva-ivb截取的剖视图对应。
[0172]
为了便于解释，下面的描述将主要集中于图7的示例性实施例与上述图6的示例性实施例之间的差异，并且可以省略对先前描述的元件和方面的进一步描述。
[0173]
参照图7，第二蚀刻防止层es2可以位于第二平坦化层111与像素限定层113之间，并且第三蚀刻防止层es3可以进一步位于第二蚀刻防止层es2上。第三蚀刻防止层es3可以包括例如金属、无机层或氧化物层。
[0174]
即使在图7的示例性实施例中包括第二蚀刻防止层es2，也会在执行干法蚀刻以形成第一孔th1的开口的同时过蚀刻像素限定层113，因此，会无法获得具有期望形状的底切。然而，在示例性实施例中，可以在第二蚀刻防止层es2上进一步形成第三蚀刻防止层es3。因此，可以防止像素限定层113被过蚀刻，使得可以形成具有期望形状的底切。
[0175]
图8是示意性地示出根据示例性实施例的显示设备4的一部分的剖视图。例如，图8与根据示例性实施例的图3的显示设备1的沿着线iva-ivb截取的剖视图对应。
[0176]
为了便于解释，下面的描述将主要集中于图8的示例性实施例与上述图4的示例性实施例之间的差异，并且可以省略对先前描述的元件和方面的进一步描述。
[0177]
参照图8，第一孔th1的形状不是底切形状。例如，基于像素限定层113与第二平坦化层111之间的边界表面，形成在像素限定层113中的开口的宽度和形成在第二平坦化层111中的开口的宽度可以彼此大致相等。
[0178]
尽管图8的示例性实施例中的第一孔th1不具有底切形状，但是第一无机封装层410形成在第一孔th1的内部的整体上，使得可以增大第一无机封装层410与有机绝缘层(诸如以像素限定层113和第二平坦化层111为例)之间的接触面积，因此，可以改善薄膜封装层400的粘附性。此外，第一孔th1的内部的整体可以被有机封装层420填充，因此，可以增大薄膜封装层400与背板之间的粘合强度。
[0179]
图9a至图9e是示意性地示出根据示例性实施例的形成图8的第一孔th1的制造工艺的剖视图。
[0180]
参照图9a，可以在第一平坦化层109上形成第一蚀刻防止层es1，并且可以在第一蚀刻防止层es1上形成第二平坦化层111。在第二平坦化层111上形成像素限定层113。与图5a相比，在制造工艺中的此时，第一接触孔cnt1未形成在像素限定层113中。
[0181]
参照图9b，可以在像素限定层113上设置第二掩模m2，第二掩模m2包括透光部分m21和遮光部分m22，光通过透光部分m21传输，光不能通过遮光部分m22传输，并且可以用激光l照射第二掩模m2。
[0182]
参照图9c，可以在用激光l照射与第一孔th1对应的位置之后形成第一孔th1。形成在第一孔th1中的开口的形状不是底切形状。例如，基于像素限定层113与第二平坦化层111之间的边界表面，形成在像素限定层113中的开口的宽度w12和形成在第二平坦化层111中的开口的宽度w12可以彼此大致相等。
[0183]
参照图9d，可以在第一孔th1中沉积中间层320和对电极330。可以在第一孔th1的底表面和像素限定层113的顶表面上形成中间层320和对电极330。形成在第一孔th1中的中间层320可以包括第一功能层320a和第二功能层320c，并且不包括发射层320b。
[0184]
因为可以使用与cvd相比具有更低的阶梯覆盖率的pvd形成中间层320和对电极330，所以在示例性实施例中，中间层320和对电极330不沉积在第一孔th1的内表面上。
[0185]
参照图9e，可以在第一孔th1中形成包括第一无机封装层410、有机封装层420和第二无机封装层430的薄膜封装层400。
[0186]
第一无机封装层410不是仅形成在第一孔th1的底表面上，而是还可以形成在包括第二平坦化层111的侧表面111s和像素限定层113的侧表面113s的第一孔th1的内表面的整体上。可以使用与pvd相比具有更高的阶梯覆盖率的cvd形成第一无机封装层410。
[0187]
在形成第一无机封装层410之后，形成有机封装层420。第一孔th1的内部的整体可以被有机封装层420填充。在形成有机封装层420之后，形成第二无机封装层430。
[0188]
在图9a至图9e中，示出了第一蚀刻防止层es1。然而，示例性实施例不限于此。例如，因为可以通过调节激光的功率来调节激光束的照射深度，所以即使当第一蚀刻防止层es1被去除时也可以防止第一平坦化层109和在第一平坦化层109下的元件劣化。此外，在示例性实施例中，可以去除第一蚀刻防止层es1，以防止因第一蚀刻防止层es1而引起反射比增大。
[0189]
此外，在图9b中，可以使用包括透光部分m21和遮光部分m22的第二掩模m2指定激光照射区域。然而，示例性实施例不限于此。例如，根据示例性实施例，可以使用除了第二掩模m2之外的用于传输/屏蔽激光照射的各种方式。
[0190]
图9a至图9e中示出了使用激光l形成图8的第一孔th1的工艺。然而，示例性实施例不限于此。例如，在示例性实施例中，可以使用不同的工艺(包括例如光刻工艺)来形成图8的第一孔th1。
[0191]
在下文中，将参照图10描述根据示例性实施例的显示设备5。图10与根据示例性实施例的图1的显示设备1的沿着线xa-xb截取的剖视图对应。
[0192]
参照图10，在示例性实施例中，多个第二孔th2可以形成在非显示区域nda中，并且第一坝部110和第二坝部120可以位于第二孔th2的外部。类似于图4的示例性实施例，在图10的示例性实施例中，第一孔th1可以形成在显示区域da中。
[0193]
从显示区域da延伸的第一平坦化层109、第二平坦化层111和像素限定层113可以
延伸到非显示区域nda中，使得它们设置在非显示区域nda以及显示区域da中。
[0194]
多个第四蚀刻防止层es4可以位于第一平坦化层109上，第五蚀刻防止层es5可以位于第二平坦化层111与像素限定层113之间。穿过像素限定层113和第二平坦化层111的多个第二孔th2可以位于第四蚀刻防止层es4上。
[0195]
第四蚀刻防止层es4可以包括与图4的第一蚀刻防止层es1和/或连接线cl相同的材料，并且可以在与图4的第一蚀刻防止层es1和/或连接线cl相同的工艺中形成。在形成第二孔th2的工艺期间(例如，当通过例如干法蚀刻形成第二孔th2的开口空间时)，第四蚀刻防止层es4可以防止第一平坦化层109及其下的显示设备5的各种布线、电极和电路劣化。
[0196]
第五蚀刻防止层es5可以包括与像素电极310相同的材料。当执行干法蚀刻以形成第二孔th2的开口时，由于干法蚀刻的工艺分散性，像素限定层113会被过蚀刻。然而，在示例性实施例中，设置在像素限定层113与第二平坦化层111之间的第五蚀刻防止层es5可以防止像素限定层113被过蚀刻，从而使得有效地形成第二孔th2的底切形状。
[0197]
在示例性实施例中，中间层320和对电极330不是仅形成在显示区域da中，而是还可以延伸到并且形成在显示区域da的外部的非显示区域nda的一部分中。
[0198]
中间层320可以形成在第四蚀刻防止层es4上方的第二孔th2的底表面上。在示例性实施例中，中间层320的第一功能层320a和第二功能层320c可以形成在第二孔th2内部，中间层320的发射层320b不形成在第二孔th2内部。
[0199]
对电极330可以形成在中间层320上方。类似于中间层320，在示例性实施例中，对电极330可以形成在第二孔th2的底表面上并且不形成在第二孔th2的侧表面上。
[0200]
类似于第一功能层320a和第二功能层320c，对电极330可以作为公共层沉积在全部像素p上。对电极330可以形成在第二孔th2的内部的底表面上，并且也可以形成在第二孔th2的外部的顶表面上。
[0201]
因为对电极330可以在其中形成第二孔th2的开口的外部一体地连接，所以当从基本与基底100平行的平面观察时，从显示区域da延伸的对电极330可以电连接到上述第二电源电压线20。
[0202]
第五蚀刻防止层es5、像素限定层113和对电极330在平面图中的布置关系将基于其中形成第二孔th2的区域参照图11a至图11d来描述。图11a至图11d是示意性地示出根据示例性实施例的形成图10的第二孔th2的工艺的一部分的平面图。
[0203]
参照图11a，可以在第二平坦化层111上形成具有多个开口op1的第五蚀刻防止层es5。可以使用图案化工艺(诸如以光刻工艺为例)形成开口op1。第五蚀刻防止层es5可以在开口op1外部的空间中一体地连接。在这种情况下，在示例性实施例中，开口op1内部的第二平坦化层111未被去除，并且第二平坦化层111可以位于开口op1内部。
[0204]
参照图11b，可以在开口op1和第五蚀刻防止层es5上形成像素限定层113。
[0205]
参照图11c，可以干法蚀刻第二平坦化层111和像素限定层113，使得可以形成第二孔th2。
[0206]
第五蚀刻防止层es5可以防止像素限定层113被过度地蚀刻，使得有效地形成具有底切形状的第二孔th2。在这种情况下，可以去除设置在第二孔th2的内部的第二平坦化层111，并且可以使像素限定层113堆叠在第二孔th2的外部的第五蚀刻防止层es5上。
[0207]
尽管如参照图3描述的多个第一孔th1可以形成在显示区域da中，但是将第一孔
th1附加地布置在像素p之间的非发射区域中会随着分辨率增大而引起空间限制。然而，为了考虑到这一点，在示例性实施例中，第二孔th2可以形成在非显示区域nda中。因为显示设备5的各种布线、电极和电路可以布置在第二孔th2下方的非显示区域nda中，所以每单位面积可以密集地形成比第一孔th1的数量多的数量的第二孔th2，而没有因分辨率引起的空间限制。
[0208]
尽管图11c示出了第二孔th2的形状是圆形形状，但是示例性实施例不限于此。例如，可以对第二孔th2的形状和布置进行各种修改。
[0209]
参照图11d，在形成第二孔th2之后，顺序地沉积中间层320和对电极330。图11d示出了对电极330，而省略了中间层320。对电极330可以覆盖中间层320的整体，并且可以形成在比中间层320宽的区域中。在形成中间层320之后，可以在第二孔th2内部的底表面上形成对电极330，并且也可以在第二孔th2外部的顶表面上形成对电极330。
[0210]
因为对电极330在其中形成第二孔th2的开口的外部一体地连接，所以当从基本与基底100平行的平面观察时，从显示区域da延伸的对电极330可以电连接到上述第二电源电压线20。
[0211]
返回参照图10，对电极330可以经由设置在第二孔th2与第一坝部110之间的像素电极连接线310a连接到第二电源电压线20。像素电极连接线310a可以是从上述第五蚀刻防止层es5延伸的线。像素电极连接线310a可以包括与像素电极310相同的材料。
[0212]
第一无机封装层410可以形成在对电极330上。第一无机封装层410不是仅形成在第二孔th2的底表面上，而是还可以形成在包括第二平坦化层111的侧表面111s、像素限定层113的侧表面113s和像素限定层113的底表面113b的第二孔th2的内表面的整体上。
[0213]
第一无机封装层410在第二孔th2内部的底表面上与对电极330直接接触，在第二平坦化层111的侧表面111s上与第二平坦化层111直接接触，并且在像素限定层113的底表面113b和像素限定层113的侧表面113s上与像素限定层113直接接触。结果，可以通过增大第一无机封装层410与有机绝缘层之间的接触面积来改善薄膜封装层400的粘附性。
[0214]
第二孔th2的内部的整体可以被有机封装层420填充。因为形成在第二孔th2中的开口的形状是底切形状(在底切形状中，在像素限定层113和第二平坦化层111彼此相遇的边界表面处，像素限定层113的侧表面113s比第二平坦化层111的侧表面111s进一步突出到第二孔th2中)，所以底切形状的开口被有机封装层420填充使得第二孔th2可以用作增大薄膜封装层400与背板之间的粘合强度的锚。
[0215]
在第二孔th2的外部，第一坝部110和第二坝部120可以位于它们与第二电源电压线20叠置的位置处。
[0216]
第一坝部110可以形成为具有包括与第二平坦化层111相同的材料的第一层111a、包括与像素限定层113相同的材料的第二层113a以及包括与间隔件115相同的材料的第三层115a。然而，构成第一坝部110的层不限于此，并且可以修改层的数量和材料。
[0217]
第一坝部110的部分可以与在非显示区域nda中延伸的对电极330叠置。对电极330的端部可以延伸到第二电源电压线20。结果，可以防止会另外影响形成在薄膜封装层400上的触摸传感器层的噪声或者减少会另外影响形成在薄膜封装层400上的触摸传感器层的噪声。
[0218]
第二坝部120可以形成为具有包括与第一平坦化层109相同的材料的第一层109b、
包括与第二平坦化层111相同的材料的第二层111b、包括与像素限定层113相同的材料的第三层113b以及包括与间隔件115相同的材料的第四层115b。然而，构成第二坝部120的层不限于此，并且可以修改层的数量和材料。
[0219]
第二坝部120可以形成为比第一坝部110高。例如，相对于基底100，第二坝部120的高度可以比第一坝部110的高度大。结果，可以防止有机封装层420通过翻越第二坝部120而形成边缘尾部，并且可以在使用掩模沉积中间层320的工艺期间保持掩模与基底100之间的分离，因此，可以在沉积工艺中防止中间层320可能被掩模冲压或撕裂的缺陷或者减少中间层320可能被掩模冲压或撕裂的缺陷。
[0220]
第二坝部120的第一层109b可以包覆第二电源电压线20的端部，从而防止第二电源电压线20在湿法蚀刻期间劣化。例如，第二坝部120的第一层109b可以覆盖第二电源电压线20的端部。
[0221]
第一无机封装层410和第二无机封装层430可以穿过显示区域da和其中形成有第二孔th2的区域，可以覆盖第一坝部110和第二坝部120，并且可以延伸到基底100的边缘附近。在第二坝部120的外部，第一无机封装层410和第二无机封装层430可以彼此直接接触，使得可以防止外部湿气或杂质通过有机封装层420渗透到显示设备5中。
[0222]
此外，如上所述，在示例性实施例中在非显示区域nda中形成的第二孔th2可以被构造为改善薄膜封装层400与背板之间的粘合强度，从而防止薄膜封装层400的剥离。此外，因为在基本与基底100垂直的方向上形成达到第二平坦化层111和像素限定层113的高度的开口空间，所以在使用具有流动性的有机材料形成有机封装层420的工艺中具有流动性的有机绝缘材料的回流速度可以减小。
[0223]
第二坝部120的高度可以比第一坝部110的高度大，使得可以防止有机封装层420通过翻越第二坝部120而在基底100的边缘处形成边缘尾部。然而，当减小第一坝部110与第二坝部120之间的距离以减小死区的宽度时，会难以控制有机封装层420的回流速度，因此，有机封装层420会翻越第二坝部120。
[0224]
作为形成在显示区域da和第一坝部110之间的多个开口空间的根据示例性实施例的第二孔th2可以减小在基底100的边缘的方向上流动的有机绝缘材料(例如，有机封装层420)的回流速度，使得有机绝缘材料可以在到达第二坝部120之前充分硬化，从而可以防止因有机绝缘材料而引起的边缘尾部的形成。
[0225]
根据示例性实施例，可以在显示区域和/或非显示区域中形成多个孔，使得可以改善薄膜封装层与背板之间的粘合强度，并且可以防止薄膜封装层的剥离。
[0226]
虽然已经参照本公开的示例性实施例具体示出并描述了本公开，但是本领域普通技术人员将理解的是，在不脱离由权利要求限定的本公开的精神和范围的情况下，可以对其进行形式上和细节上的各种改变。