半导体结构及其形成方法与流程

1.本技术涉及半导体技术领域，尤其涉及一种半导体结构及其形成方法。


背景技术：

2.stt-mram是性能相对较好的一种存储器，与toggle mram相比，stt-mram具有更高的密度、更低的功耗和成本。
3.stt-mram器件由许多磁性隧道结(mtj)单元组成，通过介电膜将所述mtj进行隔离，但是目前的介电膜介电常数较高，导致rc延迟，影响器件的速率。
4.因此，需要提供一种半导体结构及其形成方法，改善rc延迟，提高器件速率。


技术实现要素：

5.本技术解决的技术问题是提供一种半导体结构及其形成方法，能够改善rc延迟，提高器件效率。
6.为解决上述技术问题，本技术提供一种半导体结构的形成方法，包括：提供衬底，所述衬底表面形成有堆叠层，所述堆叠层包括层叠分布的固定层、隔离层及自由层；刻蚀所述堆叠层，形成分立的磁性隧道结，且所述磁性隧道结顶部的宽度大于底部的宽度；在所述磁性隧道结的侧壁形成侧墙，相邻所述侧墙之间具有缺口，所述缺口顶部的宽度小于底部的宽度；在所述缺口中填充电介质层，且所述电介质层中具有空气隙。
7.在本技术实施例中，所述磁性隧道结为底部钉扎，所述自由层的宽度大于所述隔离层、所述固定层的宽度，且所述隔离层和所述固定层的宽度相同，或者，所述自由层、所述隔离层及所述固定层的宽度依次逐渐递减。
8.在本技术实施例中，所述磁性隧道结为顶部钉扎，所述固定层的宽度大于所述自由层、所述隔离层的宽度，且所述自由层和所述隔离层的宽度相同，或者，所述固定层、所述隔离层及所述自由层的宽度依次逐渐递减。
9.在本技术实施例中，在所述缺口中填充电介质层的工艺包括：在所述缺口中沉积电介质材料，使所述缺口的顶部宽度逐渐减小，直至所述缺口的顶部封闭，在所述缺口的电介质材料中形成空气隙；平坦化所述电介质材料，使所述电介质材料的表面与所述磁性隧道结的顶面共面，形成电介质层。
10.在本技术实施例中，采用多步沉积工艺在所述缺口中沉积电介质材料，且每一步沉积工艺均包括沉积步骤和紫外处理步骤。
11.在本技术实施例中，所述沉积步骤采用的方法为化学气相沉积或物理气相沉积。
12.在本技术实施例中，每一步沉积工艺均形成一子电介质材料层，且每一所述子电介质材料层的厚度不大于500埃。
13.在本技术实施例中，所述电介质层的材料包括sio2、sion、sioc、sicoh及sicn中的至少一种。
14.在本技术实施例中，在所述磁性隧道结的侧壁形成侧墙的工艺包括：在所述磁性
隧道结的表面、侧壁及相邻所述磁性隧道结之间的衬底表面沉积侧墙材料，且所述磁性隧道结相邻侧壁的侧墙材料之间具有缺口，所述缺口顶部的宽度小于底部的宽度；刻蚀所述侧墙材料，仅保留所述磁性隧道结侧壁的侧墙材料，形成侧墙。
15.在本技术实施例中，所述侧墙的材料包括sin、sic和sicn中的至少一种。
16.在本技术实施例中，所述衬底包括：层间介质层，所述层间介质层中具有第一导电层；第一介电层，位于所述层间介质层表面，所述第一介电层中具有贯穿所述第一介电层的第二导电层，且所述第二导电层连接所述第一导电层和所述磁性隧道结。
17.在本技术实施例中，在所述缺口中填充电介质层之后，还包括：在所述电介质层和所述磁性隧道结的表面形成第二介电层；在所述第二介电层中形成贯穿所述第二介电层的通孔，且所述通孔暴露部分所述磁性隧道结的表面；在所述通孔中填满第三导电层。
18.本技术还提供一种半导体结构，包括：衬底；磁性隧道结，分立于所述衬底表面，所述磁性隧道结顶部的宽度大于底部的宽度，且所述磁性隧道结包括层叠分布固定层、隔离层及自由层；侧墙，位于所述磁性隧道结的侧壁；电介质层，位于相邻所述侧墙之间的衬底表面，所述电介质层的表面与所述磁性隧道结的顶面共面，且所述电介质层中具有空气隙。
19.在本技术实施例中，所述磁性隧道结为底部钉扎，所述自由层的宽度大于所述隔离层、所述固定层的宽度，且所述隔离层和所述固定层的宽度相同，或者，所述自由层、所述隔离层及所述固定层的宽度依次逐渐递减。
20.在本技术实施例中，所述磁性隧道结为顶部钉扎，所述固定层的宽度大于所述自由层、所述隔离层的宽度，且所述自由层和所述隔离层的宽度相同，或者，所述固定层、所述隔离层及所述自由层的宽度依次逐渐递减。
21.在本技术实施例中，所述电介质层包括若干层叠分布的子电介质层，且每一所述子电介质层的厚度不大于500埃。
22.在本技术实施例中，所述衬底包括：层间介质层，所述层间介质层中具有第一导电层；第一介电层，位于所述层间介质层表面，所述第一介电层中具有贯穿所述第一介电层的第二导电层，且所述第二导电层连接所述第一导电层和所述磁性隧道结。
23.在本技术实施例中，所述半导体结构还包括：第二介电层，位于所述电介质层和所述磁性隧道结的表面；第三导电层，位于所述第二介电层中且贯穿所述第二介电层，所述第三导电层连接所述磁性隧道结。
24.与现有技术相比，本技术技术方案的半导体结构及其形成方法具有如下有益效果：
25.在本技术技术方案的半导体结构的形成方法中，形成的磁性隧道结顶部的宽度大于底部的宽度，使得所述磁性隧道结的侧壁具有一定程度的倾斜，在所述磁性隧道结侧壁形成的侧墙也呈倾斜状，且侧墙和磁性隧道结侧壁的倾斜方向相同，因而相邻所述侧墙之间的缺口便呈顶部窄、底部宽的结构，向所述缺口中沉积电介质材料时，便会形成空气隙，所述空气隙能够明显降低电介质层的介电常数，改善器件的rc延迟，提高器件的效率。
26.进一步地，本技术技术方案通过多步沉积工艺在所述缺口中沉积形成电介质层，每一步的沉积工艺包括沉积步骤和紫外处理步骤，多步的沉积工艺较一步沉积工艺形成的电介质层更为致密，且现有技术中较难沉积的上corner和下corner的位置都可以较好地进行填充。且所述紫外处理步骤不仅能够降低电介质层的介电常数值，改善器件的rc延迟，同
时还可以使所述电介质层具有更高的强度和密度，不容易开裂，有利于后续的平坦化工艺。
附图说明
27.以下附图详细描述了本技术中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例，附图仅用于说明和描述的目的，并不旨在限制本技术的范围，其他方式的实施例也可能同样的完成本技术中的发明意图。应当理解，附图未按比例绘制。其中：
28.图1至图7为一种半导体结构的形成方法各步骤对应的结构示意图；
29.图8为本技术实施例中半导体结构的形成方法的流程示意图；
30.图9至20为本技术实施例的半导体结构的形成方法各步骤对应的结构示意图。
具体实施方式
31.以下描述提供了本技术的特定应用场景和要求，目的是使本领域技术人员能够制造和使用本技术中的内容。对于本领域技术人员来说，对所公开的实施例的各种局部修改是显而易见的，并且在不脱离本技术的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用。因此，本技术不限于所示的实施例，而是与权利要求一致的最宽范围。
32.参考图1，一种半导体结构的形成方法，包括：提供衬底10。所述衬底10包括第一介质层11和位于所述第一介质层11表面的第二介质层12所述第一介质层11中具有第一金属层13，所述第二介质层12中具有贯穿所述第二介质层12的第二金属层14，所述第一金属层13和所述第二金属层14连接。
33.参考图2和图3，在所述衬底10的表面依次沉积固定层15、隔离层16、自由层17。然后，刻蚀所述固定层15、隔离层16及自由层17，形成分立的磁性隧道结18。所述磁性隧道结18自上至下为常规的等宽结构，即所述固定层15、隔离层16及自由层17的宽度均相等。
34.参考图4和图5，在所述衬底10、所述磁性隧道结18的表面及所述磁性隧道结18的侧壁沉积侧墙材料。刻蚀所述衬底10、所述磁性隧道结18表面的侧墙材料，仅留下所述磁性隧道层18侧壁的侧墙材料，形成侧墙19。由于所述磁性隧道结18为等宽结构，因此相邻侧墙19之间相互平行且垂直于衬底10。
35.参考图6和图7，在所述衬底10、所述侧墙19及所述磁性隧道层18的表面沉积电介质层20。并研磨所述电介质层20，使所述电介质层20的表面和所述磁性隧道层18的顶面共面。由于相邻侧墙19相互平行，使得在相邻侧墙19之间的衬底10表面沉积电介质材料时，衬底10表面各处的沉积速度基本相同，电介质材料可以相对均匀的分布于相邻侧墙19之间，但是形成的电介质层20比较疏松，且k值较高，使器件的rc延迟较为严重。
36.基于此，本技术技术方案提供了一种半导体结构的形成方法，通过在电介质层中形成空气隙，以降低电介质层的k值，进而改善器件的rc延迟。
37.下面结合实施例和附图对本技术技术方案进行详细说明。
38.参考图8，本技术实施例提供了一种半导体结构的形成方法，包括：
39.步骤s1：提供衬底，所述衬底表面形成有堆叠层，所述堆叠层包括层叠分布固定层、隔离层及自由层；
40.步骤s2：刻蚀所述堆叠层，形成分立的磁性隧道结，且所述磁性隧道结顶部的宽度大于底部的宽度；
41.步骤s3：在所述磁性隧道结的侧壁形成侧墙，相邻所述侧墙之间具有缺口，所述缺口顶部的宽度小于底部的宽度；
42.步骤s4：在所述缺口中填充电介质层，且所述电介质层中具有空气隙。
43.参考图9，提供衬底100。所述衬底100可以包括层间介质层110，所述层间介质层110中具有第一导电层111，且所述第一导电层111的表面与所述层间介质层的顶面共面。所述层间介质层110起到隔离器件与第一层导电层111的作用，所述层间介质层110的材料可以包括氮化硅、氧化硅、氮氧化硅、碳氮氧化硅中的至少一种，所述第一导电层111可以包括金属，例如所述第一导电层111可以包括w、al、cu、ti、ta、tan、nisi、cosi、tin、tial和tasin中的至少一种。所述衬底100还可以包括第一介电层120，所述第一介电层120位于所述层间介质层110的表面，起到隔离各导电层的作用。所述第一介电层120的材料可以包括sio2、sioc、sin、sion和sicoh中的至少一种。
44.参考图10和图11，在所述第一介电层120中形成第二导电层122。首先，刻蚀所述第一介电层120，在所述第一介电层120中形成通孔121，且所述通孔贯穿所述第一介电层120，并暴露部分所述第一导电层111，采用的刻蚀工艺可以采用常规的湿法刻蚀工艺或干法刻蚀工艺。然后，在形成的通孔121中填充第二导电材料，并使第二导电材料的表面与所述第一介电层120的顶面共面，在所述通孔中形成第二导电层122。所述第二导电层122贯穿所述第一介电层120，且所述第二导电层121连接所述第一导电层120和后续工艺形成的磁性隧道结。所述第二导电层121的材料可以和所述第一导电层120的材料相同，所述第二导电层121的材料可以包括w、al、cu、ti、ta、tan、nisi、cosi、tin、tial和tasin中的至少一种。
45.参考图12，所述衬底100表面形成有堆叠层，所述堆叠层包括层叠分布的固定层131、隔离层132及自由层133。所述堆叠层用于制作磁性隧道结，磁性隧道结包括顶部钉扎和底部钉扎两种结构，这两种结构以所述固定层131在磁性隧道结中的位置来确定，当所述固定层131位于磁性隧道结的底部时，称为底部钉扎，当所述固定层131位于磁性隧道结的顶部时，称为顶部钉扎。根据实际需求选择制作的磁性隧道结为底部钉扎或顶部钉扎。本技术实施例以制作底部钉扎的磁性隧道结为例进行说明。
46.继续参考图12，当磁性隧道结为底部钉扎时，在所述衬底100的表面依次沉积固定层131、隔离层132及自由层133，可以通过化学气相沉积(cvd)、原子层沉积(ald)、物理气相沉积(pvd)、电子束蒸发或其他合适的工艺形成。所述固定层131、隔离层132及自由层133均可以为多层膜结构，例如所述固定层131，可以包括层叠分布的参考磁性层、非磁金属层及人工合成反铁磁层，其中所述人工合成反铁磁层也可以采用多层膜结构，所述隔离层132可以包括若干层绝缘层，所述自由层133可以包括磁性层和非磁层。附图12中的固定层131、隔离层132及自由层133仅作示意性表示，体现各层的相对位置关系，并非限定各层的具体结构。
47.参考图13，刻蚀所述堆叠层，形成分立的磁性隧道结130。例如，可以采用选择性的干法刻蚀工艺刻蚀所述堆叠层。在一些实施例中，干法刻蚀工艺可以包括使用气体混合物的等离子体干法刻蚀，所述气体混合物可以包括氩气、氧气和氦气、三氟甲烷和氦气、四氟化碳、二氟甲烷、氯气和氧气、溴化氢或上述的组合，并通过调节气体混合物的比例来控制
所述磁性隧道结130的形状，以保证所述磁性隧道结130顶部的宽度大于底部的宽度。
48.在本技术实施例中，所述磁性隧道结130为底部钉扎，所述自由层133的宽度大于所述隔离层132、所述固定层131的宽度，其中所述隔离层132和所述固定层的宽度相等。
49.参考图14，在一些实施例中，所述自由层133、所述隔离层132及所述固定层131的宽度依次逐渐递减，例如可以呈倒梯形。
50.在其他实施例中，所述磁性隧道结130为顶部钉扎，位于顶部的所述固定层131的宽度大于所述自由层133、所述隔离层132的宽度，而所述自由层133和所述隔离层132的宽度相同，或者，所述固定层131、所述隔离层132及所述自由层133的宽度依次逐渐递减，例如可以呈倒梯形。
51.所述磁性隧道结130顶部的宽度大于底部的宽度，可以使后续形成的侧墙呈倾斜状，为形成空气隙提供条件。
52.参考图15，在所述磁性隧道结130的表面、侧壁及相邻所述磁性隧道结130之间的衬底100表面沉积侧墙材料151，可以通过化学气相沉积、原子层沉积、物理气相沉积、电子束蒸发或其他合适的工艺进行沉积，所述侧墙材料可以包括sin、sic和sicn中的至少一种。由于所述磁性隧道结130的顶部宽度大于底部宽度所以所述磁性隧道结130的侧壁具有一定程度的倾斜，因此沉积于所述磁性隧道结130侧壁的侧墙材料151也呈倾斜状，且侧墙材料151的倾斜方向与所述磁性隧道结130的倾斜方向一致。所述磁性隧道结130相邻侧壁的侧墙材料之间具有缺口140，且由于侧倾材料呈倾斜状，故所述缺口140顶部的宽度与底部的宽度不同且缺口140顶部的宽度小于底部的宽度。
53.参考图16，刻蚀所述磁性隧道结130表面及相邻所述磁性隧道结130之间的衬底100表面的侧墙材料，仅保留所述磁性隧道结130侧壁的侧墙材料，形成侧墙150。因此，相邻所述侧墙150之间具有缺口140，且所述缺口140顶部的宽度小于底部的宽度。
54.参考图17至图19，在所述缺口140中填充电介质层160，且所述电介质层中具有空气隙161。在所述缺口140中填充电介质层160时，通过在所述缺口140中沉积电介质材料，使所述缺口140的顶部宽度逐渐减小，直至所述缺口140的顶部封闭，从而使形成的电介质材料中具有空气隙170。
55.为了使使a位置(上corner)和b位置(下corner)处可以更好的填充，形成的电介质层160更致密，本技术实施例采用多步沉积工艺，且每一步沉积工艺不仅包括沉积步骤(deposition)，还包括紫外处理步骤(uv cure)。所述紫外处理步骤不仅能够降低电介质层160的介电常数值，同时还可以使所述电介质层160具有更高的强度和密度，不容易开裂。当然，在其他实施例中，每一步沉积工艺也可仅包括沉积步骤。
56.本技术实施例的沉积步骤和紫外处理步骤循环进行，可以避免形成的电介质层160出现疏松，防止后续研磨工艺出现塌陷问题。所述沉积步骤采用的方法可以是化学气相沉积、物理气相沉积或是原子层沉积，每一步沉积均可以形成一层子电介质材料层。由于前述工艺形成的侧墙150为倾斜状，且相邻侧墙150之间的缺口140的顶部宽度小于底部宽度，因此，在进行每一步沉积工艺时，a位置沉积的电介质材料通常比较厚，使得缺口140顶部的宽度始终小于底部的宽度，进入缺口140下部的等离子体和反应物的量始终比缺口140上部少，所以每沉积一次电介质材料，所述缺口140的顶部宽度会有一定程度的减小，进行若干次沉积工艺之后，所述缺口140的顶部宽度减小至零，此时所述缺口140的顶部封闭，且沉积
的多层电介质材料中形成了空气隙170。
57.在本技术实施例中，每一步沉积形成的子电介质材料层的厚度不宜超过500埃，若所述子电介质材料层的厚度过大，会导致所述多步沉积工艺可循环的次数过少，进而使形成的电介质层160的强度、密度等性能较差，甚至无法形成空气隙170。同时，所述子电介质材料层的厚度还影响形成空气隙170的位置，要通过调整所述子电介质材料层的厚度来调整所述空气隙170的位置位于缺口140中，即位于相邻所述侧墙150之间。若所述空气隙170最终形成在所述缺口140上方或部分位于所述缺口140上方，那么也会在后续的平坦化工艺中被研磨去除或部分去除，也无法发挥降低介电常数的作用。
58.请参考图17和图18，所述多步沉积工艺具体可以包括如下工艺步骤：
59.在所述磁性隧道结130的表面及相邻所述侧墙150之间的衬底100表面形成第一子电介质材料层161；
60.紫外处理所述第一子电介质材料层161；
61.在紫外处理后的所述第一子电介质材料层161表面沉积第二子电介质材料层(未示出)，且每沉积一层子电介质材料层，所述缺口140的顶部宽度减小一定值；
62.紫外处理所述第二子电介质材料层；
63.依次类推，在紫外处理后的第n子电介质材料层(未示出)表面沉积第n+1子电介质材料层(未示出)时，所述缺口140的顶部封闭，如图18所示；以及，紫外处理所述第n+1子电介质材料层，其中n为大于1的自然数，且位于相邻所述侧墙150之间的电介质材料层中形成有空气隙170。
64.在其他实施例中，多步沉积工艺具体也可仅包括若干步沉积工艺：
65.在所述磁性隧道结130的表面及相邻所述侧墙150之间的衬底100表面沉积电介质材料，形成第一子电介质材料层161；
66.在所述第一子电介质材料层161表面沉积第二子电介质材料层(未示出)，且每沉积一层子电介质材料层，所述缺口140的顶部宽度减小一定值；
67.依次类推，在第n子电介质材料层(未示出)表面沉积第n+1子电介质材料层(未示出)时，所述缺口140的顶部封闭，其中n为大于1的自然数，且位于相邻所述侧墙150之间的电介质材料层中形成有空气隙170。
68.参考图19，为了暴露出所述磁性隧道结130的表面，需要平坦化所述电介质材料。平坦化的工艺可以是化学机械研磨或物理机械研磨，研磨后使所述电介质材料的表面与所述磁性隧道结130的顶面共面，最终形成电介质层160。所述电介质层160的材料可以包括sio2、sion、sioc、sicoh及sicn中的至少一种。由于本技术实施例的电介质层160是通过若干次的沉积步骤和紫外处理步骤交替形成的，因此，形成的所述电介质层160的密度和强度较高，在研磨过程中不会发生塌陷。
69.参考图20，在所述缺口140中填充电介质层160之后，还包括：
70.在所述电介质层160和所述磁性隧道结130的表面形成第二介电层180，所述第二介电层的材料可以包括sio2、sioc、sin、sion和sicoh中的至少一种；
71.在所述第二介电层180中形成贯穿所述第二介电层180的通孔，且所述通孔暴露部分所述磁性隧道结130的表面；
72.在所述通孔中填满第三导电层190，所述第三导电层190连接所述磁性隧道结130。
73.本技术实施例通过使所述磁性隧道结顶部的宽度大于底部的宽度，进而使所述磁性隧道结侧壁的侧墙呈倾斜状，那么相邻所述侧墙之间的缺口便呈顶部窄、底部宽的结构，再通过多步沉积工艺在所述缺口中沉积形成电介质层，在沉积工艺过程中，缺口顶部的等离子体、反应物的量明显较缺口底部多，因此，缺口顶部的沉积速度较快，会出现顶部率先封闭的现象，从而在所述电介质层中空气隙结构。由于空气隙的存在，降低了所述电介质层的介电常数，进而显著改善器件的rc延迟。
74.参考图20，本技术实施例还提供一种半导体结构，包括：衬底100；磁性隧道结130，分立于所述衬底100表面，所述磁性隧道结130顶部的宽度大于底部的宽度，且所述磁性隧道结130包括层叠分布固定层131、隔离层132及自由层133；侧墙150，位于所述磁性隧道结130的侧壁；电介质层160，位于相邻所述侧墙150之间的衬底表面，所述电介质层160的表面与所述磁性隧道结130的顶面共面，且所述电介质层160中具有空气隙170。
75.在本技术实施例中，所述衬底100可以包括：层间介质层110，所述层间介质层110中具有第一导电层111；第一介电层120，位于所述层间介质层110表面，所述第一介电层120中具有贯穿所述第一介电层120的第二导电层122，且所述第二导电层122连接所述第一导电层111和所述磁性隧道结130。
76.所述磁性隧道结130包括两种结构：底部钉扎和顶部钉扎。在本技术实施例中，所述磁性隧道结130为底部钉扎，所述固定层131位于所述磁性隧道结130的最底层，所述固定层表面依次是隔离层132、自由层133。其中，所述自由层133的宽度大于所述隔离层132、所述固定层131的宽度，且所述隔离层132和所述固定层131的宽度相同。在其他实施例中，所述自由层133、所述隔离层132及所述固定层131的宽度依次逐渐递减，例如所述磁性隧道结130呈倒梯形。
77.在一些实施例中，所述磁性隧道结130为顶部钉扎，所述自由层133位于所述磁性隧道结130的最底层，所述自由层133表面依次是自由层133、固定层131。所述固定层131的宽度大于所述自由层133、所述隔离层132的宽度，且所述自由层133和所述隔离层132的宽度相同，或者，所述固定层131、所述隔离层132及所述自由层133的宽度依次逐渐递减，例如所述磁性隧道结130呈倒梯形。
78.在本技术实施例中，所述电介质层包括若干层叠分布的子电介质层，且每一所述子电介质层的厚度不大于500埃。
79.本技术实施例的半导体结构还可以包括：第二介电层180，位于所述电介质层160和所述磁性隧道结130的表面；第三导电层190，位于所述第二介电层180中且贯穿所述第二介电层180，所述第三导电层190连接所述磁性隧道结130。
80.在本技术实施例的半导体结构中，所述电介质层中形成有空气隙，由于空气的介电常数较低，因此会明显降低整个电介质层的介电常数，显著改善器件的rc延迟，提高器件效率。
81.综上所述，在阅读本技术内容之后，本领域技术人员可以明白，前述申请内容可以仅以示例的方式呈现，并且可以不是限制性的。尽管这里没有明确说明，本领域技术人员可以理解本技术意图囊括对实施例的各种合理改变，改进和修改。这些改变，改进和修改都在本技术的示例性实施例的精神和范围内。
82.应当理解，本实施例使用的术语
″
和/或
″
包括相关联的列出项目中的一个或多个
的任意或全部组合。应当理解，当一个元件被称作
″
连接
″
或
″
耦接
″
至另一个元件时，其可以直接地连接或耦接至另一个元件，或者也可以存在中间元件。
83.类似地，应当理解，当诸如层、区域或衬底之类的元件被称作在另一个元件
″
上
″
时，其可以直接在另一个元件上，或者也可以存在中间元件。与之相反，术语
″
直接地
″
表示没有中间元件。还应当理解，术语
″
包含
″
、
″
包含着
″
、
″
包括
″
或者
″
包括着
″
，在本技术文件中使用时，指明存在所记载的特征、整体、步骤、操作、元件和/或组件，但并不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
84.还应当理解，尽管术语第一、第二、第三等可以在此用于描述各种元件，但是这些元件不应当被这些术语所限制。这些术语仅用于将一个元件与另一个元件区分开。因此，在没有脱离本技术的教导的情况下，在一些实施例中的第一元件在其他实施例中可以被称为第二元件。相同的参考标号或相同的参考标记符在整个说明书中表示相同的元件。
85.此外，本技术说明书通过参考理想化的示例性截面图和/或平面图和/或立体图来描述示例性实施例。因此，由于例如制造技术和/或容差导致的与图示的形状的不同是可预见的。因此，不应当将示例性实施例解释为限于在此所示出的区域的形状，而是应当包括由例如制造所导致的形状中的偏差。例如，被示出为矩形的蚀刻区域通常会具有圆形的或弯曲的特征。因此，在图中示出的区域实质上是示意性的，其形状不是为了示出器件的区域的实际形状也不是为了限制示例性实施例的范围。