半导体设备封装和其制造方法与流程

本公开涉及一种半导体设备封装和其制造方法，且更具体地说，涉及一种包含天线的半导体设备封装和其制造方法。

背景技术：

例如手机等无线通信设备通常包含用于发射和接收射频(rf)信号的天线。类似地，无线通信设备包含各自安置在电路板的不同部分上的天线和通信模块。根据类似的方法，单独地制造天线和通信模块，并在将天线和通信模块放置在电路板上之后将其电连接到一起。因此，所述两组件可能带来单独的制造成本。此外，可能难以减少无线通信设备的大小以达成合适紧凑型产品设计。为减小成本和封装大小，提供封装中天线(antenna-in-package，aip)方法。一般来说，在aip系统中普遍使用有机衬底。然而，归因于有机衬底的工艺限制，难以达成细间距(小于15/15μm)，且有机衬底的厚度是相对厚的，这将阻碍aip系统的小型化。

技术实现要素：

根据本公开的一些实施例，一种半导体设备封装包含载体、发射设备、第一构建电路和第一封装体。所述载体具有第一表面、与所述第一表面相对的第二表面以及从所述第一表面延伸到所述第二表面的侧面。所述发射元件安置于载体的所述第一表面上。所述第一构建电路安置于所述载体的所述第二表面上。所述第一封装体包封所述载体的所述侧面。

根据本公开的一些实施例，一种半导体设备封装包含托脚层(stand-offlayer)、发射元件和第一构建电路。所述托脚层具有第一表面、与所述第一表面相对的第二表面以及从所述第一表面延伸到所述第二表面的侧面。所述发射元件安置于所述托脚层的第一表面上。所述第一构建电路安置于所述托脚层的所述第二表面上。第一构建电路的侧面和托脚层的侧面不共面。

根据本公开的一些实施例，一种制造半导体设备封装的方法包含(a)提供多个彼此分隔开的发射设备；(b)形成第一封装体以覆盖所述发射设备的侧表面；和(c)在所述发射设备上形成第一构建电路。

附图说明

图1a说明根据本公开的一些实施例的半导体设备封装的横截面图。

图1b说明根据本公开的一些实施例的半导体设备封装的横截面图。

图2a说明根据本公开的一些实施例的半导体设备封装的横截面图。

图2b说明根据本公开的一些实施例的半导体设备封装的横截面图。

图2c说明根据本公开的一些实施例的半导体设备封装的横截面图。

图2d说明根据本公开的一些实施例的半导体设备封装的横截面图。

图3说明根据本公开的一些实施例的半导体设备封装的横截面图。

图4说明根据本公开的一些实施例的半导体设备封装的横截面图。

图5说明根据本公开的一些实施例的半导体设备封装的横截面图。

图6a、图6b、图6c、图6d、图6e、图6f、图6g、图6h和图6i说明根据本公开的一些实施例的半导体制造方法。

图7a、图7b、图7c、图7d、图7e和图7f说明根据本公开的一些实施例的半导体制造方法。

图8a、图8b、图8c、图8d、图8e和图8f说明根据本公开的一些实施例的半导体制造方法。

贯穿图式和具体实施方式使用共用参考标号来指示相同或类似组件。根据以下结合附图作出的详细描述将容易理解本公开。

具体实施方式

图1a说明根据本公开的一些实施例的半导体设备封装1a的横截面图。半导体设备封装1a包含载体10、电路层11、13、14、互连结构12a、12b、电子组件15、电触点16和封装体17、18和19。

在一些实施例中，载体10(还可称为托脚层)可以是或包含玻璃衬底。在一些实施例中，载体10可以是或包含其上安置有一或多个发射组件(例如，天线、发光设备、传感器等)的发射设备。载体10可包含导电衬垫、迹线和互连件(例如通孔)。在一些实施例中，载体10可包含透明材料。在一些实施例中，载体10可包含不透明材料。相较于有机衬底，控制玻璃载体的厚度更容易，这可有助于半导体设备封装1的小型化。载体10包含具有小于约5的介电常数(dk)的材料。载体10包含具有小于约3的dk的材料。载体10包含具有小于约0.005的损耗角正切或耗散因子(df)的材料。载体10包含具有小于约0.003的损耗角正切或df的材料。在一些实施例中，载体10的厚度是约400μm。在一些实施例中，载体10的热膨胀系数(cte)在约0.5到约13的范围内。在一些实施例中，载体10的cte在约3.6到约8.5的范围内。

载体10具有表面101、与表面101相对的表面102以及在表面101与表面102之间延伸的侧面103。导电层10p安置在载体10的表面102上。在一些实施例中，导电层10p界定图案化天线，例如定向天线、全向天线、天线阵列。举例来说，导电层10p界定贴片天线。导电层10p是或包含导电材料，例如金属或金属合金。导电材料的实例包含金(au)、银(ag)、铜(cu)、铂(pt)、钯(pd)、其它金属或合金，或其两个或更多个的组合。在一些实施例中，导电层10p可替换为一或多个发光设备或传感器。

电路层11(或构建电路)具有背离载体10的表面111、与表面111相对的表面112以及在表面111与表面112之间延伸的侧面113。载体10安置于电路层11的表面112上。载体10连接到电路层11的表面112。载体10与电路层11的表面112接触。在一些实施例中，电路层11的侧面113和载体10的侧面103非共面或不连续。举例来说，载体10的侧面103从电路层11的侧面113凹入。举例来说，载体10的宽度小于电路层11的宽度。

电路层11包含一或多个导电层(例如重布层、rdl)11c和一或多个介电层11d。导电层11c的一部分由介电层11d覆盖或包封，而导电层11c的另一部分从介电层11d暴露以提供电连接。在一些实施例中，导电层11c的面向载体10并且从介电层11d暴露的表面与载体10的表面101接触。在一些实施例中，导电层11c可以是或包含一或多个天线辐射方向图、发光设备、传感器等。

在一些实施例中，介电层11d可包含预浸复合纤维(例如，预浸体)、硼磷硅玻璃(bpsg)、氧化硅、氮化硅、氮氧化硅、未掺杂的硅玻璃(usg)、其中的两种或更多种的任何组合，等等。预浸体的实例可包含但不限于通过堆叠或层合数个预浸材料/片材形成的多层结构。在一些实施例中，取决于设计规格，可存在任何数目个导电层11c。在一些实施例中，导电层11c由au、ag、cu、pt、pd或其合金形成，或包含au、ag、cu、pt、pd或其合金。

封装体17安置于电路层11的表面112上。封装体17覆盖载体10和导电层10p。封装体17覆盖载体10的表面102和侧面103。在一些实施例中，封装体17具有与电路层11的侧面113大体上共面的侧面173。载体10的侧面103从封装体17的侧面173凹入。举例来说，载体10的侧面103与封装体17的侧面173之间存在距离。在一些实施例中，封装体17包含具有填充剂的环氧树脂、模制原料(例如，环氧模制原料或其它模制原料)、聚酰亚胺、酚类化合物或材料、包含分散在其中的硅酮的材料，或其组合。

一或多个互连结构12a(例如，导电柱或导电元件)安置于电路层11的表面111上。互连结构12a电连接到电路层11(即，电连接到到从介电层11d暴露的导电层11c)。在一些实施例中，互连结构12a界定天线结构。互连结构12a是或包含例如金属或金属合金的导电材料的。导电材料的实例包含au、ag、cu、pt、pd或其合金。

封装体18安置于电路层11的表面111上。封装体18覆盖互连结构12a。在一些实施例中，封装体18具有与电路层11的侧面113大体上共面的侧面183。在一些实施例中，封装体18包含具有填充剂的环氧树脂、模制原料(例如，环氧模制原料或其它模制原料)、聚酰亚胺、酚类化合物或材料、包含分散在其中的硅酮的材料，或其组合。

电路层13(或构建电路)安置在封装体18上。电路层13具有一或多个介电层13d和一或多个导电层13c。在一些实施例中，介电层13d可包含与介电层11d相同的材料。替代地，介电层13d与介电层11d可包含不同材料。导电层13c电连接到互连结构12a。在一些实施例中，取决于设计规格，可存在任何数目个导电层13c。

一或多个互连结构12b(例如导电柱或导电元件)安置在电路层13的背离电路层11的表面上。互连结构12b电连接到电路层13。互连结构12b是或包含例如金属或金属合金的导电材料的。导电材料的实例包含au、ag、cu、pt、pd或其合金。

电子组件15安置在电路层13的背离电路层11的表面上。电子组件15可以是主动电子组件，例如集成电路(ic)芯片或裸片。电子组件15的主动表面面向电路层13。电子组件15通过电触点(例如焊料球)电连接到电路层13(例如电连接到导电层13c)，且电连接可通过例如倒装芯片技术来实现。

封装体19安置在电路层13的背离电路层11的表面上。封装体19覆盖互连结构12b和电子组件15。在一些实施例中，封装体19具有与电路层13的侧面大体上共面的侧面。在一些实施例中，封装体19包含具有填充剂的环氧树脂、模制原料(例如，环氧模制原料或其它模制原料)、聚酰亚胺、酚类化合物或材料、包含分散在其中的硅酮的材料，或其组合。

电路层14(或构建电路)安置在封装体19上。电路层14具有一或多个介电层14d和一或多个导电层14c。在一些实施例中，介电层14d可包含与介电层11d相同的材料。替代地，介电层14d与介电层11d可包含不同材料。导电层14c电连接到互连结构12b。在一些实施例中，取决于设计规格，可存在任何数目个导电层14c。

电触点16安置在从介电层14d暴露的导电层14c上。在一些实施例中，电触点16可包含焊料或其它合适的材料。

在一些实施例中，载体10的侧面103可与电路层11的侧面113共面。举例来说，载体10的侧面103从封装体17暴露。这类结构可通过以下步骤形成：(i)提供玻璃晶片；(ii)在玻璃晶片上形成电路层11、13、14、互连结构12a、12b和封装体17、18、19和电子组件15；和(iii)穿过电路层11、13、14、封装体17、18、19和载体晶片执行单分。为了满足天线结构的性能需要，玻璃晶片应选择具有相对较低dk(例如小于5)的材料。然而，具有相对较低dk的玻璃晶片也将具有相对较低cte(例如小于13)。归因于玻璃晶片与封装体17之间的cte失配(例如封装体通常具有大于20的cte)，将出现翘曲问题。随着玻璃晶片的大小增加，翘曲问题变得更加严重，这可引起玻璃晶片开裂或损坏。

根据如图1a中所展示的实施例，载体10的侧面103从电路层11的侧面111凹入。这类结构可通过以下步骤形成(随后描述详述操作)：(i)对玻璃晶片执行单分以将玻璃晶片分割成多个玻璃载体(例如，如图1a中所示的载体10)；(ii)附接释放膜上的玻璃载体(将玻璃载体彼此分隔开)；和(iii)在玻璃载体上形成电路层11、13、14、互连结构12a、12b和封装体17、18、19和电子组件15。由于分割后的玻璃载体的大小比玻璃晶片的大小小得多，所以可明显减轻翘曲问题。另外，由于不必选择具有接近封装体17的cte的较高cte的载体10的材料，因此可选择具有较低cte(还具有较低dk)的材料作为载体10。这将增强半导体设备封装1a的天线结构的性能。此外，载体10的厚度也可减小，这将促进半导体设备封装1a的小型化。

图1b说明根据本公开的一些实施例的半导体设备封装1b的横截面图。半导体设备封装1b类似于如图1a中所展示的半导体设备封装1a，且下文描述其间的差异。

电子组件15安置在电路层13的面向电路层14的表面上。电子组件15具有通过粘合层15a(例如，daf)接合或附接到电路层13的表面的背侧表面。电子组件15具有面向电路层14并且通过互连结构15c(例如，导电柱)电连接到电路层14的主动表面。

图2a说明根据本公开的一些实施例的半导体设备封装2a的横截面图。半导体设备封装2a类似于如图1a中所展示的半导体设备封装1a，且下文描述其间的差异。

电路层11的侧面113从封装体17的侧面173或封装体18的侧面183凹入。举例来说，在电路层11的侧面113和封装体18的侧面183的侧面之间存在间隙。举例来说，电路层11的侧面113被封装体18覆盖。举例来说，电路层11的宽度小于封装体18的宽度。封装体18可直接接触封装体18。

在一些实施例中，电路层11的侧面113可与如图2a中所示的载体10的侧面103大体上共面。举例来说，电路层11的宽度与载体10的宽度大体相同。在一些实施例中，如图2b中所示，电路层11的侧面113不与载体10的侧面103和封装体18的侧面183共面，图2b说明半导体设备封装2b的横截面图。举例来说，电路层11的宽度大于载体10的宽度并且小于封装体18的宽度。

图2c示出根据本公开的一些实施例的半导体设备封装2c的横截面图。半导体设备封装2c类似于如图2a中所展示的半导体设备封装2a，且下文描述其间的差异。

电子组件15安置在电路层13的面向电路层14的表面上。电子组件15具有通过粘合层15a(例如，daf)接合或附接到电路层13的表面的背侧表面。电子组件15具有面向电路层14并且通过互连结构15c(例如，导电柱)电连接到电路层14的主动表面。

图2d示出根据本公开的一些实施例的半导体设备封装2d的横截面图。半导体设备封装2d类似于如图2b中所展示的半导体设备封装2b，且下文描述其间的差异。

电子组件15安置在电路层13的面向电路层14的表面上。电子组件15具有通过粘合层15a(例如，daf)接合或附接到电路层13的表面的背侧表面。电子组件15具有面向电路层14并且通过互连结构15c(例如，导电柱)电连接到电路层14的主动表面。

图3说明根据本公开的一些实施例的半导体设备封装3的横截面图。半导体设备封装3类似于如图1a中所展示的半导体设备封装1a，且下文描述其间的差异。

半导体设备封装3可包含两个部分3a和3b。部分3a包含电路层13a、封装体19、电子组件15、电路层14和互连结构12b，所述电路层13a包含一或多个介电层13d1和一或多个导电层13c1。部分3b包含电路层13b、封装体17、18、电路层11和载体10，所述电路层13b包含一或多个介电层13d2和一或多个导电层13c2。部分3a和部分3b可经分别制造并且接着通过电触头31s(例如，焊球)彼此连接。这将增加半导体设备封装3的良品率。在一些实施例中，底部填充物31h可安置于部分3a与部分3b之间以覆盖电触头31s。在一些实施例中，部分3a的宽度与部分3b的宽度相同。替代地，取决于设计规格，部分3a的宽度可大于或小于部分3b的宽度。

图4说明根据本公开的一些实施例的半导体设备封装4的横截面图。半导体设备封装4类似于如图3中所示的半导体设备封装3，且下文描述其间的差异。

电子组件15安置在电路层13a的面向电路层14的表面上。电子组件15具有通过粘合层15a(例如，daf)接合或附接到电路层13a的表面的背侧表面。电子组件15具有面向电路层14并且通过互连结构15c(例如，导电柱)电连接到电路层14的主动表面。

图5示出根据本公开的一些实施例的半导体设备封装5的横截面图。半导体设备封装5类似于如图3中所示的半导体设备封装3，且下文描述其间的差异。

电子组件15安置在电路层14的面向电路层13a的表面上。电子组件15具有通过粘合层15a(例如，daf)接合或附接到电路层14的表面的背侧表面。电子组件15具有面向电路层13a并且通过互连结构15c(例如，导电柱)电连接到电路层13a的主动表面。

图6a、图6b、图6c、图6d、图6e、图6f、图6g、图6h和图6i说明根据本公开的一些实施例的半导体制造方法。在一些实施例中，图6a、图6b、图6c、图6d、图6e、图6f、图6g、图6h和图6i中的方法可用以制造图1a中的半导体设备封装1a。

参考图6a，提供载体10'。载体10'可以是晶圆类型、面板类型或条带类型。在一些实施例中，载体10'可以是玻璃晶片。导电层10p形成于载体10'上。在一些实施例中，导电层10p可为天线辐射方向图、发光设备或传感器。

参考图6b，进行单分操作以将载体10'分割成包含载体10的多个载体。包含载体10的载体安置于释放膜69上。载体彼此分隔开。举例来说，在任何两个相邻载体之间存在间隙或距离。接着进行重构工艺。在一些实施例中，在单分操作之前，可执行薄化操作以通过例如研磨或任何其它合适的工艺减小载体10'的厚度。

参考图6c，封装体17形成来释放膜69上以覆盖包含载体10的载体和导电层10p。在一些实施例中，通过例如转移模制技术、压缩技术或任何其它合适的技术形成封装体17。

参考图6d，移除释放膜69以暴露载体10的背离封装体17的表面。包含一或多个导电层11c和一或多个介电层11d的电路层11形成于包含载体10的载体的暴露表面上。通过例如(但不限于)光刻技术形成介电层11d。互连结构12a接着形成于电路层11上以电连接到电路层11。在一些实施例中，可通过例如(但不限于)镀覆技术形成互连结构12a。

参考图6e，封装体18形成于电路层11上以覆盖互连层12a。在一些实施例中，封装体18可形成为完全覆盖互连结构12a。通过例如研磨或任何其它合适的技术移除封装体18的一部分，以暴露互连结构12a的顶部部分用于电连接。在一些实施例中，通过例如转移模制技术、压缩技术或任何其它合适的技术形成封装体18。

参考图6f，包含一或多个导电层13c和一或多个介电层13d的电路层13形成于封装体18上并且电连接到从封装体18暴露的互连结构12a。互连结构12b形成于电路层13上以电连接到电路层13。电子组件15接着安置于电路层13上并且电连接到电路层13。在一些实施例中，电子组件15可通过倒装芯片或任何其它合适的工艺连接到电路层13。

参考图6g，封装体19形成于电路层13上以覆盖互连结构12b和电子组件15。在一些实施例中，封装体19可形成为完全覆盖互连结构12b和电子组件15。通过例如研磨或任何其它合适的技术移除封装体19的一部分，以暴露互连结构12b的顶部部分用于电连接。在一些实施例中，通过例如转移模制技术、压缩技术或任何其它合适的技术形成封装体19。

参考图6h，包含一或多个导电层14c和一或多个介电层14d的电路层14形成于封装体19上并且电连接到从封装体19暴露的互连结构12b。电触头16接着安置于从介电层14d暴露的导电层14c上。

参考图6i，可执行单分以将包含如图1a中所示半导体封装设备1a的个别半导体封装设备分隔开。也就是说，穿过电路层11、13、14和封装体17、18和19执行单分。可通过例如使用划片机、激光器或其它适当的切割技术执行所述单分。

图7a、图7b、图7c、图7d、图7e和图7f说明根据本公开的一些实施例的半导体制造方法。在一些实施例中，图7a、图7b、图7c、图7d、图7e和图7f中的方法可用以制造图2a中的半导体设备封装2a。可在图6c中的操作之后进行图7a中的操作。如图7a、图7b、图7c、图7d、图7e和图7f中示出的操作类似于如图6d、图6e、图6f、图6g、图6h和图6i中所示的操作，且下文描述其间的差异。

参考图7a，各自包含一或多个导电层11c和一或多个介电层11d的多个电路层11形成于包含载体10的载体的暴露表面上。电路层11中的每一个形成于包含载体10的对应载体上。电路层11彼此分隔开。举例来说，在任何两个相邻电路层11之间存在间隙或距离。在一些实施例中，电路层11的宽度与对应载体的宽度大体相同。替代地，电路层11的宽度大于对应载体的宽度。

参考图7b，封装体18形成于电路层11和封装体17上以覆盖互连层12a。封装体18与电路层11的侧面和封装体17接触。

根据如图7a、图7b、图7c、图7d、图7e和图7f中所示的实施例，通过形成电路层11，所述电路层11在对应载体上彼此分隔开，电路层11不位于切划线处。因此，可在如图7f中所示的单分操作期间进一步缓解翘曲问题。

图8a、图8b、图8c、图8d、图8e和图8f说明根据本公开的一些实施例的半导体制造方法。图8a中的操作可在图6d中的操作之后进行。如图8a、图8b、图8c、图8d、图8e和图8f中所示的操作类似于如图6d、图6e、图6f、图6g、图6h和图6i中所示的操作，且下文描述其间的差异。

参考图8a，在形成电路层11和互连结构12a之后，进行切割操作(例如，半切割操作)以形成开口80h，将电路层11分割成多个个别电路层。经分割电路层11彼此分隔开。举例来说，在任何两个相邻电路层11之间存在间隙或距离。在一些实施例中，电路层11的宽度与对应载体的宽度大体相同。替代地，电路层11的宽度大于对应载体的宽度。

还在切割操作期间移除封装体17的一部分。举例来说，开口80h延伸到封装体17中且不穿透封装体17。

参考图8b，封装体18形成于电路层11上和开口80h内以覆盖互连层12a。封装体18与电路层11的侧面和封装体17接触。封装体18与开口80h的底侧和侧壁接触。

在形成如图8f中所说明的半导体设备封装8的单分操作之后，封装体17可界定凹部或梯级结构(其为开口80h的一部分)，且封装体18延伸于所述凹部内。举例来说，封装体17可包含与载体10的顶面大体上共面的第一顶表面和与封装体18接触的第二表面。举例来说，封装体17可包含与封装体18接触的第一侧表面和从封装体18暴露的第二侧表面。在一些实施例中，封装体17的第二侧表面与封装体18的侧面大体上共面。

如本文中所使用，术语“基本上”、“大体”、“近似”和“约”用于指示和解释小的变化。举例来说，当结合数值使用时，术语可指小于或等于所述数值的±10％的变化范围，如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。作为另一实例，膜或层的厚度“基本上均匀”可指膜或层的平均厚度的小于或等于±10％的标准偏差，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％，或小于或等于±0.05％。术语“基本上共面”可以指沿同一平面定位的在数微米内的两个表面，例如，沿同一平面定位的在40μm内、30μm内、20μm内、10μm内或1μm内。如果两个表面或组件之间的角为例如90°±10°，例如，±5°、±4°、±3°、±2°、±1°、±0.5°、±0.1°或±0.05°，那么所述两个表面或组件可被认为“基本上垂直”。当结合事件或情况使用时，术语“基本上”、“基本”、“近似地”和“约”可指其中事件或情况精确出现的例子，以及其中事件或情况非常近似出现的例子。

如本文所用，除非上下文另外明确规定，否则单数术语“一(a/an)”和“所述”可包含复数指示物。在一些实施例的描述中，提供于另一组件“上”或“上方”的组件可涵盖前一组件直接在后一组件上(例如，与后一组件物理接触)的情况，以及一或多个中间组件位于前一组件与后一组件之间的情况。

如本文所使用，术语“导电”、“导电性”和“导电率”指代输送电流的能力。导电材料通常指示展示对于电流流动的极少或零对抗的那些材料。导电性的一个量度是西门子/米(s/m)。通常，导电材料是电导率大于约10⁴s/m(例如至少10⁵s/m或至少10⁶s/m)的一种材料。材料的导电率有时可随温度而改变。除非另外规定，否则在室温下测量材料的导电性。

另外，有时在本文中按范围格式呈现量、比率和其它数值。应理解，此类范围格式是出于便利和简洁目的而使用，且应灵活地理解，不仅包含明确地指定为范围极限的数值，而且包含涵盖于所述范围内的所有个别数值或子范围，如同明确地指定每一数值和子范围一般。

尽管已参考本公开的特定实施例描述并说明本公开，但这些描述和说明并不限制本公开。所属领域的技术人员可清楚地理解，可进行各种改变，且可在实施例内替代等效元件而不脱离如由所附权利要求书定义的本公开的真实精神和范围。图示可能未必按比例绘制。归因于制造工艺中的变化等等，本公开中的工艺再现与实际设备之间可能存在区别。可存在未特定说明的本公开的其它实施例。应将所述说明书和图式视为说明性的，而非限制性的。可做出修改，以使特定情况、材料、物质组成、方法或工艺适应于本公开的目标、精神以及范围。所有所述修改都既定在此所附权利要求书的范围内。虽然已参看按特定次序执行的特定操作描述本文中所公开的方法，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序和分组不是对本公开的限制。