SONOS存储器及其制造方法与流程

本发明涉及集成电路制造技术领域，特别涉及一种sonos存储器及其制造方法。

背景技术：

非易失性存储器(nonvolatiememorydevice，nvm)包括掩模可编程只读存储器(mrom)、可擦除可编程只读存储器（eprom)、电可擦可编程只读存储器(eeprom)及闪存(flash)等。

浮栅结构的闪存，其采用多晶硅存储电荷，要保证浮栅(floatinggate，fg)相对于控制栅(controlgate，cg)有较高的电容耦合系数，会使浮栅和控制栅的叠层厚度过大，而随着半导体存储器尺寸的缩小，所述浮栅结构的闪存与cmos器件整合在一起会越来越困难。

而sonos(silicon-oxide-nitride-oxide-silicon，硅/二氧化硅/氮化硅/二氧化硅/硅)存储器不存在电容耦合机制，对氮化硅的厚度无限制，其叠层高度仅为浮栅结构的闪存的一半，克服了浮栅的技术瓶颈。sonos存储器相对于浮栅结构的闪存，可以和标准的cmos工艺完美兼容。

但是sonos存储器容易出现源漏极被击穿的现象，而且随着电子产品的进一步发展，人们希望电子产品的存储装置尺寸更小、性能更高。因此需要设计一种新型的sonos存储器，使其具有更小的特征尺寸、更低的操作电压以及更强的电荷存储能力，且能够降低源漏极被击穿的可能性。

技术实现要素：

本发明的目的在于提供一种sonos存储器及其制造方法，以提高sonos存储器的电荷存储能力、减小操作电压以及降低源漏极被击穿的可能性。

为了实现上述目的以及其他相关目的，本发明提供一种sonos存储器的制造方法，包括：

提供一衬底，且所述衬底上形成有控制栅；

刻蚀所述控制栅一侧的所述衬底，形成l型沟槽，所述l型沟槽包括沟槽底壁以及沟槽侧壁，所述沟槽底壁靠近所述控制栅的一端与所述沟槽侧壁的底端连接；

在所述l型沟槽上形成ono介质层，所述ono介质层包括第一氧化层、氮化硅层以及第二氧化层，所述第一氧化层和所述氮化硅层均为l型结构，并且，所述第一氧化层覆盖所述控制栅的侧壁、所述沟槽侧壁以及所述沟槽底壁的部分区域，所述氮化硅层覆盖所述第一氧化层，所述第二氧化层覆盖所述氮化硅层；以及，

通过源漏离子注入工艺在所述控制栅和所述ono介质层两侧的衬底上形成源极及漏极。

可选的，在所述的sonos存储器的制造方法中，在形成所述ono介质层之前还包括：在所述沟槽底壁上进行轻掺杂离子注入工艺，以形成轻掺杂区。

可选的，在所述的sonos存储器的制造方法中，所述轻掺杂区的深度大于所述漏极的离子注入深度。

可选的，在所述的sonos存储器的制造方法中，所述l型沟槽的深度大于所述源极的离子注入深度。

可选的，在所述的sonos存储器的制造方法中，形成所述l型沟槽的具体过程包括：

在所述衬底以及所述控制栅上形成一层光刻胶；

采用曝光和显影技术，图形化所述光刻胶，定义出l型沟槽区域，所述l型沟槽区域位于所述控制栅的一侧；

采用干法刻蚀工艺，刻蚀所述l型沟槽区域的衬底，形成所述l型沟槽；

去除所述光刻胶。

可选的，在所述的sonos存储器的制造方法中，所述衬底和所述控制栅之间还包括栅极氧化层。

可选的，在所述的sonos存储器的制造方法中，所述第一氧化层的形成方法包括原位水蒸气法。

可选的，在所述的sonos存储器的制造方法中，所述第一氧化层的厚度为15å~25å，所述氮化硅层的厚度为60å~80å。

可选的，在所述的sonos存储器的制造方法中，所述第二氧化层的截面形状为矩形。

为了实现上述目的以及其他相关目的，本发明还提供了一种sonos存储器，采用上述所述的sonos存储器的制造方法制备得到。

综上所述，本发明提供了一种sonos存储器的制造方法，通过在控制栅一侧的所述衬底上形成l型沟槽，使得源极和漏极之间的有效沟道增长，以降低源漏极被击穿的可能性。而且在所述l型沟槽中形成了ono介质层，且其中的氮化硅层为l型结构，由于热载流子的运动方向是水平的，其非常容易进入到l型的氮化硅层中，即氮化硅层中存储的电子更多，其存储能力增强，而且需要的操作电压也更低。

附图说明

图1是一种浮栅结构的闪存的结构示意图；

图2是一种sonos存储器的结构示意图；

图3是本发明一实施例的sonos存储器的制造方法的流程图；

图4-图7是本发明一实施例的sonos存储器的制造方法的各步骤的结构示意图；

图8是本发明一实施例的sonos存储器的结构俯视图；

图9-图12是本发明一实施例的sonos存储器在编程、擦除以及读取时的电位示意图；

其中，

图1中：

110-衬底，120-浮栅，130-控制栅，111-源极，112-漏极；

图2中：

210-衬底，220-栅极氧化层，230-控制栅，211-源极，212-漏极；

图3-图12中：

311-深n阱区，312-p阱，313-n阱，3141-沟槽侧壁，3142-沟槽底壁，315-轻掺杂区，316-漏极，317-p+区域，318-源极，320-氧化层，321-栅极氧化层，330-多晶硅层，331-控制栅，341-第一氧化层，342-氮化硅层，343-第二氧化层。

具体实施方式

参见图1，传统的浮栅结构的闪存的结构包括衬底110、浮栅(floatinggate，fg)120以及控制栅(controlgate，cg)130，所述浮栅120和控制栅130的材料为多晶硅，在所述浮栅120的两侧的衬底110中形成有源极111和漏极112，且所述衬底110与浮栅120之间形成有氧化硅层（图中未标注），所述浮栅120和控制栅130之间也形成有氧化硅层。所述浮栅结构的闪存采用多晶硅存储电荷，要保证浮栅120相对于控制栅130有较高的电容耦合系数，其浮栅120和控制栅130的叠层厚度过大，随着半导体存储器尺寸的缩小，与cmos存储器整合在一起会越来越困难。

参阅图2，传统的sonos存储器的结构包括衬底210、位于所述衬底210上方的栅极氧化层220以及位于所述栅极氧化层220上方的控制栅230，且所述控制栅230两侧的所述衬底210中形成有源极（s）211以及漏极（d）212。相对于传统的浮栅结构的闪存，sonos存储器不存在电容耦合机制，其对氮化硅的厚度无限制，其叠层高度仅为浮栅结构的闪存的一半，能够克服浮栅的技术瓶颈，而且sonos存储器相对于浮栅结构的闪存有更强的电荷存储能力，较低的操作电压和功率，可以和标准的cmos工艺完美兼容。

但是图2中的sonos存储器容易出现源漏极被击穿现象，而且随着电子产品的进一步发展，业界希望电子产品的存储装置尺寸更小，且性能更高。

为了提高sonos存储器的电荷存储能力、减小操作电压以及降低源漏极被击穿的可能性，本发明提供了一种sonos存储器的制造方法，参阅图3，所述方法包括：

步骤一：提供一衬底，且所述衬底上形成有控制栅；

步骤二：刻蚀所述控制栅一侧的所述衬底，形成l型沟槽，所述l型沟槽包括沟槽底壁以及沟槽侧壁，所述沟槽底壁靠近所述控制栅的一端与所述沟槽侧壁的底端连接；

步骤三：在所述l型沟槽上形成ono介质层，所述ono介质层包括第一氧化层、氮化硅层以及第二氧化层，所述第一氧化层和所述氮化硅层均为l型结构，并且，所述第一氧化层覆盖所述控制栅的侧壁、所述沟槽侧壁以及所述沟槽底壁的部分区域，所述氮化硅层覆盖所述第一氧化层，所述第二氧化层覆盖所述氮化硅层；以及，

步骤四：通过源漏离子注入工艺在所述控制栅和所述ono介质层两侧的衬底上形成源极及漏极。

以下结合附图4-12和具体实施例对本发明实施例提出的sonos存储器及其制造方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

参阅图4，提供一衬底，所述衬底可以为未掺杂的单晶硅衬底、掺杂有杂质的单晶硅衬底、绝缘体上硅（soi）衬底等其中的一种。在所述衬底中还可以形成各种掺杂区和其他合适的部件（图中未示出）等。例如，图4中所述衬底中形成有深n阱区(dnw)311、p阱(pw)312、n阱(nw)313以及浅沟槽隔离区（图中未标出）。其中，深n阱区311、p阱312、n阱313具体形成过程可以包括：首先，通过光刻技术定义出浅沟槽隔离区，并通过刻蚀工艺形成隔离沟槽，然后通过化学气相沉积工艺在隔离沟槽中填充介质，从而形成浅沟槽隔离结构；然后，通过离子注入工艺在所述衬底中注入n型掺杂离子形成所述深n阱区311，所述n型掺杂离子例如为磷(p)离子、砷(as)离子、锑(sb)离子；接着，采用光刻技术定义出p阱区域，并通过离子注入工艺在所述衬底中注入p型掺杂离子形成p阱312，所述p型掺杂离子例如为硼(b)离子、氟化硼(bf2+)离子、镓(ga)离子、铟(in)离子；再下一步，通过光刻技术定义出n阱区域，并通过离子注入在所述衬底中注入n型掺杂离子形成n阱313，所述n阱313位于所述浅沟道隔离结构内侧，并与所述p阱312相邻。所述光刻技术是制造晶体管及它们之间的连结的关键技术，在半导体制程上一般是指以光束经由光罩对晶圆(wafer)上的光阻照射；以电子束、离子束经由光罩、图规(stencil)对晶圆上的光阻照射；或不经由光罩、图规，对晶圆上的光阻直接照射（直写），使光阻产生极性变化、主链断链、主链交连等化学作用，经显影后将光罩、图规或直写的特定图案转移至晶圆上。

参阅图5，在所述衬底上形成氧化层320，即在所述p阱312和n阱313的上方形成氧化层320。所述氧化层320的形成可以利用本领域公知的沉积或外延生长技术，包括但不限于热氧化或化学气相沉积（cvd）。例如，采用热炉管工艺形成所述氧化层320。所述氧化层320的材料优选为氧化硅，所述氧化层320的厚度优选为150å~250å。

继续参阅图5，在所述氧化层320上形成多晶硅（poly）层330，且所述多晶硅层330的形成可以利用本领域公知的沉积或外延生长技术，包括但不限于化学气相沉积（cvd）。例如，采用低压化学气相沉积法形成所述多晶硅层330。所述多晶硅层330的厚度优选为1500å~2500å。

参阅图6，采用光刻技术定义出栅极区域，并对所述栅极区域的多晶硅层330和氧化层320进行刻蚀形成控制栅331以及栅极氧化层321。所述栅极氧化层321设置在所述衬底与所述控制栅331之间，使它们相互电绝缘，即所述栅极氧化层321用来阻挡存储的电荷进入所述控制栅331。

在形成所述控制栅331以及栅极氧化层321之后，在所述衬底以及控制栅331上形成一层光刻胶；采用曝光和显影技术，图形化所述光刻胶，定义出l型沟槽区域，所述l型沟槽区域位于所述控制栅331的一侧；对所述l型沟槽区域的衬底进行刻蚀以形成l型沟槽，所述刻蚀优选为干法刻蚀；最后去除所述光刻胶。所述l型沟槽包括沟槽底壁3142以及沟槽侧壁3141，所述沟槽底壁3142靠近所述控制栅331的一端与所述沟槽侧壁3141的底端连接。所述沟槽底壁3142可以倾斜设置在所述沟槽底壁3142一端上，进一步优选的，所述沟槽底壁3142垂直设置在所述沟槽底壁3142一端上。下面的实施例均以所述沟槽底壁3142垂直设置在所述沟槽底壁3142一端上进行详述。

参阅图7和图8，在形成l型沟槽之后，通过轻掺杂离子注入工艺，在所述l型沟槽（沟槽底壁3142）处的衬底上形成轻掺杂区315，所述轻掺杂区315位于所述p阱312上方，且轻掺杂离子注入工艺注入的离子为n型掺杂离子，即所述轻掺杂区315为n型轻掺杂区（nldd）。所述轻掺杂区315的深度大于所述漏极的离子注入深度。所述轻掺杂区315的浓度会影响热载流子的注入效应，进而影响编程、擦除以及读取的操作电压。因此，可以通过改变所述轻掺杂区315的浓度来实现sonos存储器操作电压的可控调整。例如，所述轻掺杂区315的浓度增加会改善热载流子的注入效应，降低编程、擦除以及读取的操作电压。当载流子（例如电子或者空穴）从外界获得了很大能量时，即可成为热载流子。例如在强电场作用下，载流子沿着电场方向不断漂移，不断加速，即可获得很大的动能，从而可成为热载流子。

继续参阅图7，在所述l型沟槽上形成ono介质层，所述ono介质层从内到外依次包括第一氧化层341、氮化硅层342以及第二氧化层343，其中所述第一氧化层341和所述氮化硅层342均为l型结构，第二氧化层343为矩形结构，并且，所述第一氧化层341覆盖所述控制栅331的侧壁、所述沟槽侧壁3141以及所述沟槽底壁3142的部分区域，所述氮化硅层342覆盖所述第一氧化层341，所述第二氧化层343覆盖所述氮化硅层342。

在所述l型沟槽上形成ono介质层的过程包括：在所述l型沟槽上生成ono薄膜，然后对所述ono薄膜进行刻蚀形成所述ono介质层。具体的过程包括：首先，在所述l型沟槽上形成一层第一氧化物薄膜，所述第一氧化物薄膜覆盖所述控制栅331的侧壁、所述沟槽侧壁3141以及所述沟槽底壁3142，采用干法刻蚀的方法对所述第一氧化物薄膜进行刻蚀形成第一氧化层341；然后在所述第一氧化层341上形成一层氮化物薄膜，并采用干法刻蚀形成氮化物层342；最后在所述氮化物层342上形成第二氧化物薄膜，并采用干法刻蚀形成第二氧化层343。所述第一氧化物薄膜的形成方法优选为原位水蒸气法。所述氮化物薄膜和第二氧化物薄膜的形成方法可以利用本领域公知的沉积或外延生长技术。例如，采用化学气相沉积法形成所述氮化物薄膜和第二氧化物薄膜。

所述第一氧化层341的材料优选为氧化硅，而利用原位水蒸气法可以提高氧化硅的表面均匀度。所述第一氧化层341用来阻挡存储的电荷返回到衬底。因此，可以通过所述第一氧化层341的厚度来实现sonos存储器的操作电压的可控调节。随着所述第一氧化层341的厚度的增加，所述sonos存储器的操作电压会增大，是因为：在所述sonos存储器进行编程时，所述第一氧化层341太厚，会使得热载流子不容易进入到所述氮化硅层342中，sonos存储器需要采用较大的操作电压才能使热载流子进入所述氮化硅层342中。若所述第一氧化层341的厚度太薄，则不能很好的阻挡存储的电荷返回到衬底，sonos存储器的存储不稳定。因此，所述第一氧化层341的厚度优选为15å~25å，在此区间，所述sonos存储器的操作电压较低，且存储稳定。所以，本发明可以通过改变第一氧化层341的厚度来提高存储的稳定性，从而改进sonos存储器的存储性能。

所述氮化硅层342的厚度优选为60å~80å。所述氮化硅层342用来存储电荷，可以通过工艺改变存储电荷氮化硅层si/n原子百分比从而改变能带结构，提高俘获电荷的数量和稳定性。所述氮化硅层342包括平行于所述沟槽底壁3142的氮化硅层水平部以及平行于所述沟槽侧壁3141的氮化硅层垂直部，所述氮化硅层垂直部的底端与所述氮化硅层水平部靠近控制栅331的一端连接。存储在氮化硅层中的电子或者空穴，由于第一氧化层341的高势垒和一定的厚度不能返回到衬底中，从而保持较好的存储电荷保持能力。所述第一氧化层341包括平行于所述沟槽底壁3142的第一氧化层水平部以及平行于所述沟槽侧壁3141的第一氧化层垂直部，所述第一氧化层垂直部的底端与所述第一氧化层水平部靠近控制栅331的一端连接。且所述第一氧化层水平部位于所述氮化硅层水平部与所述沟槽底壁3142之间，所述第一氧化层垂直部位于所述沟槽侧壁3141（或者所述控制栅331的侧壁）与氮化硅层垂直部之间。

继续参阅图7，通过源漏离子注入工艺在所述控制栅331和ono介质层两侧的衬底上形成源极318及漏极316。所述第一氧化层341覆盖所述控制栅331的侧壁、所述沟槽侧壁3141以及所述沟槽底壁3142的部分区域，其中所述沟槽底壁3142的部分区域包括部分所述轻掺杂区315所在的沟槽底壁的区域，为在所述暴露出的轻掺杂区315上形成漏极提供空间。除此之外，在进行源漏离子注入工艺时，还会在所述n阱313上形成n+区域，且将n+区域、n阱313和深n阱区311（dnw）连接起来可以将整个sonos存储器隔离，防止外界电位影响。所述l型沟槽的深度需要大于源极318的离子注入深度，以使在操作电压的作用下形成的热载流子的运动方向（即电流方向）能够与所述第一氧化层垂直部以及所述氮化硅层垂直部垂直，使得所述热载流子更容易遂穿过所述第一氧化层341进入到所述氮化硅层中，有助于增加氮化硅层的存储能力以及降低操作电压。

在所述控制栅331下面，且设置在所述源极318与漏极316之间的部分称为沟道，其在源极318与漏极316之间提供了电流通路。所述源极318和所述漏极316中掺杂相应导电类型的离子，例如n型掺杂离子。所述控制栅331用于控制所述源极318和所述漏极316之间的电流流通。所述源极318位于所述沟槽侧壁3141的顶端所在的衬底处，而所述漏极316位于所述沟槽底壁3142处，即所述源极318和所述漏极316之间存在高度差，所述源极318与所述漏极316之间的有效沟道并非是直线型，因此，所述源极318与所述漏极316之间的有效沟道会增长，有利于克服短沟道效应，减小源极和漏极被击穿的可能性，有利于实现更小的特征尺寸。而且，可以通过增加所述l型沟槽的深度来增加所述源极318与所述漏极316之间的有效沟道长度。如此一来，随着sonos存储器尺寸的缩减，即使所述源极318和所述漏极316之间的绝对距离缩减，然而，由于所形成的有效导电沟道非直线型，从而仍可有效改善sonos存储器的短沟道效应。

在所述源极318及漏极316形成之后，还需要采用p掺杂离子注入，在所述源极318的远离所述控制栅331的一侧形成p+区域317。

图8中示出了sonos存储器的俯视图，所述控制栅331延伸到所述n阱313之外的部分用于接线。图8中示出的存储器为单一结构，即只有一个控制栅以及源极及漏极。而所述存储器也可以为双结构，即在p阱上形成两个控制栅，且两个控制栅周围的其他结构对称分布。例如，从所述p阱的一侧边开始，依次形成有第一p+区域、第一源极、第一控制栅、第一ono介质层、漏极、第二ono介质层、第二控制栅、第二源极以及第二p+区域。两个控制栅共用一个漏极，且两个控制栅之间的区域形成沟槽。由于第一源极与漏极，第二源极与漏极均不处于同一水平面，因此，两组源极与漏极之间的有效沟道长度均增加，可以有效的降低源漏极被击穿的可能性。又由于，所述ono介质层具有l型的氮化硅，因此，也能取得减小操作电压，增加存储能力的效果。

参阅图9，通过在所述p+区域317、源极318、漏极316以及控制栅331上通入一定的电压来实现sonos存储器的编程、擦除和读取。其中，所述p+区域317接入电压的一端称为b端，所述源极318接入电压的一端称为s端，所述控制栅331接入电压的一端称为g端，所述漏极316接入电压的一端称为d端。通过施加电压改变ono介质层中的存储电子的状态，决定sonos存储器的工作情况。

例如，参阅图10，在一个具体的编程操作中，s端、b端接电压+0v（即vs=0v,vb=0v），d端接电压phv（即vd=phv），所述phv为正高压，g端接电压1~3v（即vg=1~3v），在受到s和d端电压作用下，部分电子会通过热载流子(hotelectroninjection)机制进入到氮化硅层342中，并存储在所述氮化硅层342中。由于所述l型沟槽上形成有l型的氮化硅层，热载流子主要存储在氮化硅层垂直部中，由于电流的方向是水平的，其更容易进入到氮化硅层垂直部中，氮化硅层的存储能力增强，存储的电子也更多，而且需要的栅极电压（即g端电压）比较低，例如栅极电压为vdd（即sonos存储器内部的工作电压）。而传统的sonos存储器的热载流子是存储在氮化硅层中的水平方向上的，若要存储到氮化硅层中需要的栅极电压会很高。因此，本发明提供的sonos存储器在编程时具有更低的操作电压。

参阅图11，在一个具体的擦除操作中，s端、b端以及g端接电压phv，d端接电压phv-2v，在b端电压作用下，通过电子隧穿效应fn(flower-nordheimtunneling)，氮化硅层中电子会被拉进衬底中，为擦除状态。由于本发明可以通过采用较薄的第一氧化层，使得所述电子遂穿所需要电压降低。

参阅图12，在一个具体的读取操作中，d端和g端接vdd,s端和b端接0v。氮化硅层中的电子状态会影响sonos存储器的开启电压，编程状态时，氮化硅里面存储电子，sonos存储器的开启电压增大，读取的电流偏小“1”。擦除状态时，氮化硅里面存储电子相对编程状态会变少，sonos存储器的开启电压减小，读到的电流偏大“0”。

综上所述，本发明提供了一种sonos存储器的制造方法，通过在控制栅一侧的衬底上形成l型沟槽，使得源极和漏极之间的有效沟道增长，以降低源漏极被击穿的可能性。而且在所述l型沟槽中形成了ono介质层，且其中的氮化硅层为l型，由于电流的方向是水平的，其非常容易进入到垂直方向上的氮化硅层中，即热载离子主要是存储在垂直方向上的氮化硅层中，存储的电子更多，其存储能力增强，而且需要的操作电压也比较低。

此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。

可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

而且还应该理解的是，本发明并不限于此处描述的特定的方法、化合物、材料、制造技术、用法和应用，它们可以变化。还应该理解的是，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”、“一种”以及“该”包括复数基准，除非上下文明确表示相反意思。因此，例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。因此，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此处描述的结构将被理解为还引述该结构的功能等效物。可被解释为近似的语言应该被那样理解，除非上下文明确表示相反意思。