半导体结构及其制作方法与流程

1.本发明涉及半导体领域，尤其是涉及一种具有不同应力的帽盖层的电阻式随机存取存储器(rram)。


背景技术：

2.电阻式随机存取存储器(resistive random access memory,rram)具有简单结构、低工作电压、高运作速度、良好耐久性且与cmos制作工艺相容等优点。rram是可替代传统的闪存存储器之最有前景的替代物，以达到缩小元件尺寸目的。rram正在诸如光盘和非挥发性存储器阵列的各种元件中被广泛应用。
3.rram单元将数据存储在能够被引发相变的材料层内。在所有或部分的层内，材料可以引发相变，并在高电阻状态和低电阻状态之间互相切换。不同的电阻状态被侦测后，可以表示为“0”或“1”。在典型的rram单元中，数据存储层包括非晶金属氧化物，在施加足够的电压后，电压可形成跨越过数据存储层的金属桥，也就形成低电阻状态。接着，可以通过施加高电流密度的脉冲或以其他方式，以分解或融化所有或部分的金属结构，使金属桥断裂，并且恢复高电阻状态。然后当数据存储层迅速冷却后，将再次从高电阻状态转变成低电阻状态。


技术实现要素：

4.本发明提供一种半导体结构，包含一基底，一电阻式随机存取存储器位于该基底上，包含有一上电极、一下电极以及一电阻转换层位于该上电极以及该下电极之间，以及一帽盖层，覆盖于该电阻式随机存取存储器外侧，其中该帽盖层具有一上半部分以及一下半部分，且该上半部分与该下半部分所包含的应力不同。
5.本发明另提供一种半导体结构的形成方法，包含提供一基底，形成一电阻式随机存取存储器于该基底上，该电阻式随机存取存储器包含有一上电极、一下电极以及一电阻转换层位于该上电极以及该下电极之间，以及形成一帽盖层，覆盖于该电阻式随机存取存储器外侧，其中该帽盖层具有一上半部分以及一下半部分，且该上半部分与该下半部分所包含的应力不同。
6.本发明特征在于，在初始化(forming)步骤进行之前，先对覆盖在电阻式随机存取存储器外的帽盖层进行离子掺杂，在帽盖层内部形成应力梯度(也就是应力随着不同位置而逐渐改变)，以符合forming步骤所需要的晶格排列，降低后续forming步骤所需的能量，并且可以加快电阻式随机存取存储器的载流子迁移速率，提高电阻式随机存取存储器的品质。
附图说明
7.图1到图5为本发明第一优选实施例制作半导体结构的示意图。
8.主要元件符号说明
9.100:电阻式随机存取存储器
10.102:介电层
11.104:接触结构
12.110:下电极
13.112:电阻转换层
14.114:上电极
15.119:凹陷缺口
16.120:帽盖层
17.121:斜面帽盖层
18.122:上半部分
19.124:下半部分
20.130:介电层
21.132:接触结构
22.a1:第一角度
23.a2:第二角度
24.p1:部分蚀刻步骤
25.p2:第一次离子掺杂步骤
26.p3:第二次离子掺杂步骤
具体实施方式
27.为使熟悉本发明所属技术领域的一般技术者能更进一步了解本发明，下文特列举本发明的优选实施例，并配合所附的附图，详细说明本发明的构成内容及所欲达成的功效。
28.为了方便说明，本发明的各附图仅为示意以更容易了解本发明，其详细的比例可依照设计的需求进行调整。在文中所描述对于图形中相对元件的上下关系，在本领域的人都应能理解其是指物件的相对位置而言，因此都可以翻转而呈现相同的构件，此都应同属本说明书所揭露的范围，在此容先叙明。
29.请参考图1至图5，图1到图5绘示根据本发明第一较佳实施例制作半导体结构的示意图。如图1所示，首先提供一电阻式随机存取存储器(rram)100与一接触结构104电连接。其中，接触结构104可能位于一单层或是多层介电层中，并且其下方可能与另一接触结构或导线电连接。以本实施例为例，接触结构104位于介电层102内，在接触结构104下方还有另一导线(图未示)，导线与接触结构电连接。此处所述的介电层102例如是半导体结构中的金属层间介电层(imd)的其中一层，导线与接触结构104则例如是位于imd中的导线或是导电通孔(via)等。介电层102的材质可能包含有氧化硅、氮化硅、氮氧化硅等绝缘材料，而导线与接触结构104例如包含有导电材质，例如钨、钴、铜、铝等金属或是其他导电材料等，本发明不限于此。
30.电阻式随机存取存储器100位于介电层102上并且与接触结构104电连接。一般来说，电阻式随机存取存储器100可至少包含有下电极110、电阻转换层112以及上电极114。其中，下电极110与上电极114的材质例如是钛、钽、氮化钛、氮化钽等导电材质，而电阻转换层112包含例如介电常数大于4的介电材料，例如是选自氧化铪(hafnium oxide，hfo2)、硅酸
铪氧化合物(hafnium silicon oxide，hfsio4)、硅酸铪氮氧化合物(hafnium silicon oxynitride，hfsion)、氧化铝(aluminum oxide，al2o3)、氧化镧(lanthanum oxide，la2o3)、氧化钽(tantalum oxide，ta2o5)、氧化钇(yttrium oxide，y2o3)、氧化锆(zirconium oxide，zro2)、钛酸锶(strontium titanate oxide，srtio3)、硅酸锆氧化合物(zirconium silicon oxide，zrsio4)、锆酸铪(hafnium zirconium oxide，hfzro4)、锶铋钽氧化物(strontium bismuth tantalate,srbi2ta2o9,sbt)、锆钛酸铅(lead zirconate titanate,pbzr
x
ti
1-x
o3,pzt)、钛酸钡锶(barium strontium titanate,ba
x
sr
1-x
tio3,bst)、或其组合所组成的群组。
31.另外，除了上述材质之外，电阻式随机存取存储器100也可能包含有更多层材料层，也属于本发明的涵盖范围内。以本发明的其中一实施例为例，电阻式随机存取存储器100由下而上依序包含有下电极(材质为tan)、电阻转换层(材质为ta2o5)、金属层(材质为铱(ir))以及上电极(材质为tan)。此结构也属于本发明的涵盖范围内。但值得注意的是此结构仅为本发明的其中一示例，而由其他材料所组成的电阻式随机存取存储器也属于本发明的涵盖范围。
32.接着，对电阻式随机存取存储器100进行一部分蚀刻步骤，将电阻式随机存取存储器100的一部分移除，并且形成一具有上窄下宽剖面轮廓的电阻式随机存取存储器100。更详细而言，部分蚀刻步骤p1例如为离子束蚀刻，调整离子束蚀刻的角度，使其移除上电极114与电阻转换层112较多体积，而移除下电极110较少体积，因此离子束蚀刻完成后，电阻式随机存取存储器100的上电极114的宽度(图1中所标示的宽度w1)将会小于下电极110的宽度(图1中所标示的宽度w2)。此外，在一些实施例中，可以调整部分蚀刻步骤p1的角度，使得下电极110与电阻转换层112之间形成一凹陷缺口119。
33.接着，如图2所示，当电阻式随机存取存储器100形成之后，在电阻式随机存取存储器100的表面形成一帽盖层120，帽盖层120的材质例如为氮化硅。另外，当帽盖层120形成在凹陷缺口119表面时，帽盖层120停留在凹陷缺口119上，并在电阻式随机存取存储器100的电阻转换层112旁边形成一斜面帽盖层121。
34.一般的电阻式随机存取存储器生产完成后，将会先对刚生产好的可变电阻式存储器进行初始化，此过程被称为初始化(forming)，forming的过程中对电阻式随机存取存储器施加偏压，当电场超过临界值时介电层会发生击穿现象，使介电层从高阻值转为低阻值。而从forming之后发生改变阻值的现象，若是从高阻态到低阻态的过程称之为设定(set)，相反地，从低阻态到高阻态的过程称之为重设(reset)。在上述forming步骤完成后，申请人发现覆盖在电阻式随机存取存储器外的帽盖层的应力也会随之改变，其中电阻式随机存取存储器上半部(例如电阻转换层水平中线上方)的帽盖层容易呈现压力(compressive force)，而电阻式随机存取存储器下半部(例如电阻转换层的水平中线下方)的帽盖层容易呈现拉力(tensile force)。造成此现象的原因可能是由于在进行forming的过程中，氧原子的迁移导致帽盖层的晶格排列发生改变。
35.申请人发现，若在forming步骤进行之前，就主动对覆盖在电阻式随机存取存储器外的帽盖层的应力进行调整，则可能可以降低forming步骤所需要的能量，此外，也可以通过调整帽盖层的应力来精细地调整电阻式随机存取存储器的特性(例如增加氧原子的迁移速率等)。
36.为了达到以上目的，本发明在形成覆盖于电阻式随机存取存储器100的帽盖层120之后，如图3～图4所示，对帽盖层120进行两次以上的离子掺杂步骤，其中两次离子掺杂步骤以不同的角度对帽盖层120进行掺杂，对帽盖层的不同区域进行不同种类的离子掺杂，并在帽盖层120内形成应力梯度(stress gradient)，也就是应力随着位置而逐渐改变的结构。
37.更详细而言，以本实施例为例，图3中先对帽盖层120进行一第一次离子掺杂步骤p2，此第一次离子掺杂步骤p2掺杂的离子例如为硼离子，并且以与水平面夹角为第一角度a1的方向朝向帽盖层120进行离子掺杂。其中第一角度a1与水平面(例如x方向)之间的夹角较佳大于60度。由于上述硼离子的尺寸较小，小于帽盖层120内部的其他原子(氮原子、硅原子)的晶格，造成帽盖层120呈现拉力。另外值得注意的是，上述斜面帽盖层121可以帮助在第一次离子掺杂步骤p2过程中收集更多的掺杂离子，因此在电阻式随机存取存储器100的电阻转换层112旁边的区域应力改变将会更明显。
38.接着，如图4所示，再对帽盖层120进行一第二次离子掺杂步骤p3，此第二次离子掺杂步骤p3掺杂的离子例如为磷、氩、锗等离子，并且以与水平方向(x轴)夹角为第二角度a2的方向朝向帽盖层120进行离子掺杂。其中本发明中第一角度a1不同于第二角度a2，其中第一角度a1较佳大于第二角度a2。本实施例中，第二角度a2与水平面(例如x方向)之间的夹角较佳小于45度。由于上述硼离子的尺寸较大，因此会挤压帽盖层120内部的其他原子(氮原子、硅原子)的晶格，造成帽盖层120呈现压力。第二次离子掺杂步骤p3主要针对帽盖层120的上半部分122(例如电阻转换层112的水平中线以上的部分)进行离子掺杂，因此第二次离子掺杂步骤p3进行后，帽盖层120的上半部将会转换为压力，而帽盖层120的下半部分124(例如电阻转换层112的水平中线以下的部分)可能仍然维持拉力。本实施例中，帽盖层120具有上半部分122与下半部分124具有不同程度的应力组合，例如上半部122分包含有压力，且下半部分124包含有拉力；或是上半部分122包含有一较大压力，下半部分124包含有一较小压力等。此外，上半部分122与下半部分124之间有一交界126，且交界126在水平方向(x方向)上与电阻转换层122重叠。
39.接着请参考图，如图5所示，形成一介电层130覆盖在电阻式随机存取存储器100上以及帽盖层120外。介电层130例如为一超低介电常数(ultra low-k，ulk)的介电材料，其介电常数较佳低于2.9，但不限于此。一般较常用的ulk材料可能包含black diamond(应用材料公司推出的碳搀杂氧化硅的低介电系数材料)、msq(methylsilsesquioxane)等、多孔silk(由dow chemical开发的一种低介电系数材料)等，但不限于此。然后在介电层130中形成一开口(图未示)，并且在开口中填入导电材料(图未示)后进行平坦化等步骤，以在开口中形成接触结构132，其中接触结构132与电阻式随机存取存储器100的上电极114电连接。接触结构132可以包含导电材质，例如钨、钴、铜、铝等。
40.因此，参考以上图1～图5，本发明提供了一种半导体结构以及其制作方法。
41.根据本发明的一实施例，提供一种半导体结构，包含一基底(介电层102)，一电阻式随机存取存储器100位于基底上，包含有一上电极114、一下电极110以及一电阻转换层112位于上电极114以及下电极112之间，以及一帽盖层120，覆盖于电阻式随机存取存储器100外侧，其中帽盖层120具有一上半部分122以及一下半部分124，且上半部分122与下半部分124所包含的应力不同。
42.根据本发明的一实施例，提供一种半导体结构的形成方法，包含提供一基底(介电层102)，形成一电阻式随机存取存储器100于基底上，电阻式随机存取存储器包含有一上电极114、一下电极110以及一电阻转换层112位于上电极114以及下电极110之间，以及形成一帽盖层120，覆盖于电阻式随机存取存储器100外侧，其中帽盖层120具有一上半部分122以及一下半部分124，且上半部分122与下半部分124所包含的应力不同。
43.在本发明的一些实施例中，其中上半部分122包含有压力，且下半部分124包含有拉力。
44.在本发明的一些实施例中，其中上半部分122包含有一较大压力，下半部分124包含有一较小压力。
45.在本发明的一些实施例中，其中上电极的一水平宽度w1小于下电极的一水平宽度w2。
46.在本发明的一些实施例中，其中上半部分122与下半部分124之间包含有一交界126，且交界126在一水平方向(x轴)上与电阻式随机存取存储器100的电阻转换层112重叠。
47.在本发明的一些实施例中，其中帽盖层120的材质包含有氮化硅。
48.在本发明的一些实施例中，其中下半部分124包含有第一离子，其中第一离子包含硼离子。
49.在本发明的一些实施例中，其中上半部分122包含有第二离子，其中第二离子包含磷离子、锗离子或氩离子。
50.在本发明的一些实施例中，其中在帽盖层120形成后，还包含进行一第一次离子掺杂步骤p2以及一第二次离子掺杂步骤p3，以分别对帽盖层120掺杂不同的离子。
51.在本发明的一些实施例中，其中第一次离子掺杂步骤p2以及第二次离子掺杂步骤p3进行时，对帽盖层120的掺杂角度不同(分别为第一角度a1与第二角度a2)。
52.在本发明的一些实施例中，其中帽盖层120形成之前，还包含先进行一部分蚀刻步骤p1，在电阻转换层122与下电极110之形成一凹陷缺口119。
53.综上所述，本发明的一些实施例中，在forming步骤进行之前，先对覆盖在电阻式随机存取存储器外的帽盖层进行离子掺杂，在帽盖层内部形成应力梯度(也就是应力随着不同位置而逐渐改变)，以符合forming步骤所需要的晶格排列，降低后续forming步骤所需的能量，并且可以加快电阻式随机存取存储器的载流子迁移速率，提高电阻式随机存取存储器的品质。
54.以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。