存储器器件、磁性隧道结存储器器件及其形成方法与流程

本公开实施方式是涉及一种存储器器件、磁性隧道结存储器器件及其形成方法。

背景技术：

半导体存储器器件广泛用于现代电子器件中。一些半导体存储器器件使用包含底部电极、存储器元件以及顶部电极的相应垂直堆叠的存储单元。举例来说，磁性隧道结存储器器件可使用这种垂直堆叠，其中存储器元件包含磁性隧道结。磁性隧道结需要在没有金属污染的情况下进行图案化，以避免内部电短路。

技术实现要素：

本公开提供一种磁性隧道结存储器器件，包括：垂直堆叠，包括参考磁化结构、非磁性隧道阻挡以及自由磁化结构，且定位在半导体衬底上方；顶部电极，上覆所述自由磁化结构的中心部分；以及内介电间隔件，上覆所述自由磁化结构的周边部分且横向包围所述顶部电极，且包含锥形外侧壁，所述锥形外侧壁相对于垂直方向具有在2度到10度范围内的锥角。

本公开提供一种存储器器件，包括：场效应晶体管，定位在半导体衬底上；金属内连线结构，形成于上覆所述场效应晶体管的介电材料层中；以及

磁性隧道结(mtj)存储单元的阵列，形成于上覆所述介电材料层的介电基质层中，其中所述阵列内的每一磁性隧道结存储单元包括：垂直堆叠，包括参考磁化结构、非磁性隧道阻挡以及自由磁化结构，且定位在半导体衬底上方；顶部电极，上覆所述自由磁化结构的中心部分；内介电间隔件，上覆所述自由磁化结构的周边部分且横向包围所述顶部电极，且包含锥形外侧壁；以及外介电间隔件，横向包围所述内介电间隔件和所述垂直堆叠，且由所述介电基质层横向包围。

本公开提供一种在半导体衬底上形成磁性隧道结存储器器件的方法，包括：形成包括顶部电极和硬掩模部分的柱堆叠，所述顶部电极与所述硬掩模部分在含有连续参考磁化层、连续非磁性隧道阻挡层以及连续自由磁化层的垂直堆叠上方彼此横向间隔开；通过在所述柱堆叠上方沉积连续介电衬里且通过各向异性地刻蚀所述连续介电衬里来形成内介电间隔件；以及使用所述内介电间隔件和所述硬掩模部分作为刻蚀掩模来各向异性地刻蚀所述连续自由磁化层、所述连续非磁性隧道阻挡层以及所述连续参考磁化层。其中：形成含有相应参考磁化结构、相应非磁性隧道阻挡以及相应自由磁化结构的垂直堆叠；且所述垂直堆叠中的每一个具有与所述内介电间隔件中的相应一个的外底部周边重合的顶部周边。

附图说明

结合附图阅读以下具体实施方式会最好地理解本公开的各方面。应注意，根据业界中的标准惯例，各种特征未按比例绘制。实际上，为了论述清楚起见，可任意增大或减小各种特征的尺寸。

图1是根据本公开的实施例的在形成在介电材料层中形成的互补金属氧化物半导体(complementarymetal-oxide-semiconductor；cmos)晶体管和金属内连线结构之后的示例性结构的垂直横截面视图。

图2是根据本公开的实施例的在形成介电顶盖层、通孔层级介电层以及下部电极接触通孔腔之后的示例性结构的垂直横截面视图。

图3是根据本公开的实施例的在形成连续金属阻挡层和金属通孔填充材料部分之后的示例性结构的垂直横截面视图。

图4是根据本公开的实施例的在形成连续底部电极材料层、连续非磁性金属缓冲层、连续合成反铁磁层、连续非磁性隧道阻挡层、连续自由磁化层、至少一个连续顶盖层、连续顶部电极材料层、连续介电衬垫层以及硬掩模材料层之后的示例性结构的垂直横截面视图。

图5是根据本公开的实施例的在使硬掩模材料层图案化成硬掩模部分之后的示例性结构的垂直横截面视图。

图6是根据本公开的实施例的在包含顶部电极、介电衬垫以及硬掩模部分的柱堆叠之后的示例性结构的垂直横截面视图。

图7是根据本公开的实施例的在连续介电衬里的顺应沉积之后的示例性结构的垂直横截面视图。

图8是根据本公开的实施例的在形成内介电间隔件之后的示例性结构的垂直横截面视图。

图9是根据本公开的实施例的在形成包含合成反铁磁结构、非磁性隧道阻挡层、自由磁化层以及至少一个顶盖层的离散垂直堆叠的阵列之后的示例性结构的垂直横截面视图。

图10是根据本公开的实施例的在垂直堆叠周围形成外介电间隔件的阵列之后的示例性结构的垂直横截面视图。

图11是根据本公开的实施例的在形成非磁性金属阻挡层、底部电极以及底部电极连接通孔结构之后的示例性结构的垂直横截面视图。

图12是根据本公开的实施例的在形成刻蚀终止介电层、氧化硅衬里层以及第一介电基质层之后的示例性结构的垂直横截面视图。

图13是根据本公开的实施例的在使第一介电基质层平坦化的化学机械平坦化工艺之后的示例性结构的垂直横截面视图。

图14是根据本公开的实施例的在逻辑区中形成第二介电基质层和通孔腔之后的示例性结构的垂直横截面视图。

图15是根据本公开的实施例的在逻辑区中形成集成线和通孔腔以及在存储阵列区中形成单元接触腔之后的示例性结构的垂直横截面视图。

图16是根据本公开的实施例的在逻辑区中形成集成线和通孔结构以及在存储阵列区中形成金属单元接触结构之后的示例性结构的垂直横截面视图。

图17是根据本公开的实施例的在形成在额外介电材料层中形成的额外金属内连线结构之后的示例性结构的垂直横截面视图。

图18是示出本公开的方法的一般处理步骤的流程图。

附图标号说明

9：半导体衬底；

100：存储阵列区；

101：存储单元；

108：介电顶盖层；

110：通孔层级介电层；

121：下部电极接触通孔腔；

122：金属阻挡；

122l：连续金属阻挡层；

124：金属通孔填充材料部分；

126：底部电极；

126l：连续底部电极材料层；

128：非磁性金属缓冲层；

128l：连续非磁性金属缓冲层；

140：合成反铁磁结构；

140l：连续合成反铁磁层；

141：铁磁硬掩模；

141l：连续铁磁硬层；

142：反铁磁耦合结构；

142l：连续反铁磁耦合层；

143：参考磁化结构；

143l：连续参考磁化层；

146：非磁性隧道阻挡；

146l：连续非磁性隧道阻挡层；

148：自由磁化结构；

148l：连续自由磁化层；

158：顶盖结构；

158l：连续顶盖层；

160：顶部电极；

160l：连续顶部电极材料层；

161：内介电间隔件；

161l：连续介电衬里；

162：第一介电间隔件；

164：第二介电间隔件；

166：介电衬垫；

166l：连续介电衬垫层；

168：硬掩模部分；

168l：硬掩模材料层；

170：刻蚀终止介电层；

172：氧化硅衬里层；

176：第一介电基质层；

178：第二介电基质层；

181：通孔腔；

183：集成线和通孔腔；

184：集成线和通孔结构；

187：单元接触腔；

188：金属单元接触结构；

200：逻辑区；

601：接触层级介电材料层；

610：第一金属线层级介电材料层；

612：器件接触通孔结构；

618：第一金属线结构；

620：第二线和通孔层级介电材料层；

622：第一金属通孔结构；

628：第二金属线结构；

630：第三线和通孔层级介电材料层；

632：第二金属通孔结构；

638：第三金属线结构；

640：第四线和通孔层级介电材料层；

642：第三金属通孔结构；

648：第四金属线结构；

660：第六线和通孔层级介电材料层；

662：第五金属通孔结构；

668：第六金属线结构；

700：互补金属氧化物半导体电路；

720：浅沟槽隔离结构；

732：源极区；

735：半导体沟道；

738：漏极区；

742：源极侧金属半导体合金区；

748：漏极侧金属半导体合金区；

750：栅极结构；

752：栅介电质；

754：栅电极；

756：介电栅极间隔件；

758：栅极顶盖介电质；

1810、1820、1830：步骤；

tp：共同锥形平面。

具体实施方式

以下公开提供用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述组件和布置的具体实例以简化本公开。当然，这些仅是实例且并不意欲为限制性的。举例来说，在以下描述中，第一特征在第二特征上方或第二特征上形成可包含第一特征与第二特征直接接触地形成的实施例，且也可包含可在第一特征与第二特征之间形成额外特征以使得第一特征与第二特征可不直接接触的实施例。此外，本公开可在各种实例中重复附图标号和/或字母。这一重复是出于简化和清晰的目的，且本身并不规定所论述的各种实施例和/或配置之间的关系。

另外，为易于描述，本文中可使用例如“在……下方(beneath)”、“在……之下(below)”、“下部(lower)”、“在……之上(above)”、“上部(upper)”以及类似物的空间相对术语来描述如图中所示出的一个元件或特征与另一个元件或特征的关系。除图中所描绘的定向外，空间相对术语意欲涵盖器件在使用或操作中的不同定向。装置可以其它方式定向(旋转90度或处于其它定向)，且本文中所使用的空间相对描述词同样可相应地进行解释。除非另外明确指出，否则假定带有相同附图标号的元件具有相同的材料组合物和相同的厚度范围。

本公开涉及半导体器件，且更具体来说，涉及一种使用自对准介电间隔件来使磁性隧道结图案化的半导体存储器器件和其形成方法。通常，本公开的结构和方法可用作包含在其侧壁上不含金属残留物的磁性隧道结的存储器器件。包含金属材料的硬掩模部分可用于使顶部电极和之下的磁性隧道结图案化。硬掩模部分可用于两个单独各向异性刻蚀工艺中以使顶部电极和之下的磁性隧道结图案化。在使用第一各向异性刻蚀工艺使顶部电极图案化之后，具有锥形外侧壁的内介电间隔件可形成于顶部电极周围。第二各向异性刻蚀工艺可使用硬掩模部分与内介电间隔件的组合来使磁性隧道结图案化。可能在第二各向异性刻蚀工艺期间生成的金属残留物可通过内介电间隔件与顶部电极间隔开。因此，可防止这种金属残留物造成顶部电极与磁性隧道结之间的电短路(即，电连接)。

应理解，根据本公开的实施例的存储器器件可包括单个离散存储单元、存储单元的一维阵列或存储单元的二维阵列。还应理解，本公开的存储单元的一维阵列可实施为存储单元的周期性一维阵列，且本公开的存储单元的二维阵列可实施为存储单元的周期性二维阵列。此外，虽然使用其中存储单元的二维阵列形成于第五金属内连线层层级内的实施例来描述本公开(所述第五金属内连线层层级通常称为第五线和通孔(line-and-via)(m5+v4)层层级)，但本文中明确预期其中存储单元的二维阵列可形成于不同金属内连线层层级内的实施例。

参考图1，示出根据本公开的实施例的示例性结构。示例性结构可包含可以是可商购的硅半导体衬底的半导体衬底9。包含例如氧化硅的介电材料的浅沟槽隔离结构720可形成于半导体衬底9的上部部分中。合适的掺杂的半导体井(例如p型井和n型井)可形成于由浅沟槽隔离结构720的连续部分横向围封的每一区域内。场效应晶体管可形成于半导体衬底9的顶部表面上方。举例来说，每一场效应晶体管可包含源极区732、漏极区738、包含延伸于源极区732与漏极区738之间的半导体衬底9的表面部分的半导体沟道735以及栅极结构750。每一栅极结构750可包含栅介电质752、栅电极754、栅极顶盖介电质758以及介电栅极间隔件756。源极侧金属半导体合金区742可形成于每一源极区732上，且漏极侧金属半导体合金区748可形成于每一漏极区738上。

示例性结构可包含其中可随后形成存储器元件的阵列的存储阵列区100，以及其中可形成支持存储器元件的阵列的操作的逻辑器件的逻辑区200。在一个实施例中，存储阵列区100中的器件(例如场效应晶体管)可包含底部电极存取晶体管，所述底部电极存取晶体管提供对随后待形成的存储单元的底部电极的存取。在这一处理步骤处，可在逻辑区200中形成顶部电极存取晶体管，所述顶部电极存取晶体管提供对随后待形成的存储单元的顶部电极的存取。逻辑区200中的器件(例如场效应晶体管)可提供操作随后待形成的存储单元的阵列可能需要的功能。具体来说，逻辑区中的器件可配置成控制存储单元的阵列的编程操作、擦除操作以及感测(读取)操作。举例来说，逻辑区中的器件可包含感测电路和/或顶部电极偏压电路。形成于半导体衬底9的顶部表面上的器件可包含互补金属氧化物半导体(cmos)晶体管且任选地包含额外半导体器件(例如电阻器、二极管、电容器等)，且统称为cmos电路700。

形成于介电材料层中的不同金属内连线结构可随后形成于半导体衬底9和器件(例如场效应晶体管)上方。介电材料层可包含例如接触层级介电材料层601、第一金属线层级介电材料层610、第二线和通孔层级介电材料层620、第三线和通孔层级介电材料层630以及第四线和通孔层级介电材料层640。金属内连线结构可包含：器件接触通孔结构612，形成于接触层级介电材料层601中且接触cmos电路700的相应组件；第一金属线结构618，形成于第一金属线层级介电材料层610中；第一金属通孔结构622，形成于第二线和通孔层级介电材料层620的下部部分中；第二金属线结构628，形成于第二线和通孔层级介电材料层620的上部部分中；第二金属通孔结构632，形成于第三线和通孔层级介电材料层630的下部部分中；第三金属线结构638，形成于第三线和通孔层级介电材料层630的上部部分中；第三金属通孔结构642，形成于第四线和通孔层级介电材料层640的下部部分中；以及第四金属线结构648，形成于第四线和通孔层级介电材料层640的上部部分中。在一个实施例中，第二金属线结构628可包含连接到存储元件的阵列的源极侧电源的源极线。由源极线提供的电压可通过设置在存储阵列区100中的存取晶体管施加到底部电极。

介电材料层(介电材料层601、介电材料层610、介电材料层620、介电材料层630、介电材料层640)中的每一个可包含介电材料，例如未掺杂的硅酸盐玻璃、掺杂的硅酸盐玻璃、有机硅酸盐玻璃、非晶形氟化碳、其多孔变体或其组合。金属内连线结构(金属内连线结构612、金属内连线结构618、金属内连线结构622、金属内连线结构628、金属内连线结构632、金属内连线结构638、金属内连线结构642、金属内连线结构648)中的每一个可包含至少一种导电材料，所述导电材料可以是金属衬里层(例如金属氮化物或金属碳化物)与金属填充材料的组合。每一金属衬里层可包含tin、tan、wn、tic、tac以及wc，且每一金属填充材料部分可包含w、cu、al、co、ru、mo、ta、ti、其合金和/或其组合。还可使用公开的所涵盖范围内的其它合适的材料。在一个实施例中，第一金属通孔结构622和第二金属线结构628可通过双镶嵌工艺形成为集成线和通孔结构，第二金属通孔结构632和第三金属线结构638可通过双镶嵌工艺形成为集成线和通孔结构，和/或第三金属通孔结构642和第四金属线结构648可通过双镶嵌工艺形成为集成线和通孔结构。虽然使用其中存储单元的阵列形成于第四线和通孔层级介电材料层640上方的实施例来描述本公开，但本文中明确预期其中存储单元的阵列可形成于不同金属内连线层层级处的实施例。

参考图2，介电顶盖层108和通孔层级介电层110可依序形成于金属内连线结构和介电材料层上方。举例来说，介电顶盖层108可形成于第四金属线结构648的顶部表面上和第四线和通孔层级介电材料层640的顶部表面上。介电顶盖层108可包含介电顶盖材料，所述介电顶盖材料可保护例如第四金属线结构648的之下的金属内连线结构。在一个实施例中，介电顶盖层108可包含可提供高耐刻蚀性的材料，即，也可在刻蚀通孔层级介电层110的后续各向异性刻蚀工艺期间充当刻蚀终止材料的介电材料。举例来说，介电顶盖层108可包含碳化硅或氮化硅，且可具有在5纳米到30纳米范围内的厚度，但还可使用更小和更大的厚度。

通孔层级介电层110可包含可用于介电材料层(介电材料层601、介电材料层610、介电材料层620、介电材料层630、介电材料层640)的任何材料。举例来说，通孔层级介电层110可包含未掺杂的硅酸盐玻璃或通过正硅酸四乙酯(tetraethylorthosilicate；teos)的分解来沉积的掺杂的硅酸盐玻璃。通孔层级介电层110的厚度可在50纳米到200纳米范围内，但还可使用更小和更大的厚度。介电顶盖层108和通孔层级介电层110可形成为平面毯覆(未图案化)层，所述平面毯覆层具有延伸穿过存储阵列区100和逻辑区200的相应平面顶部表面和相应平面底部表面。

通孔腔可穿过通孔层级介电层110和介电顶盖层108形成。举例来说，光刻胶层(未绘示)可施加在通孔层级介电层110上方，且可进行图案化以在上覆第四金属线结构648中的相应一个的存储阵列区100的区域内形成开口。可执行各向异性刻蚀，以穿过通孔层级介电层110和介电顶盖层108转印光刻胶层中的图案。通过各向异性刻蚀工艺形成的通孔腔在本文中称为下部电极接触通孔腔121，因为底部电极连接通孔结构随后形成于下部电极接触通孔腔121中。下部电极接触通孔腔121可具有锥形侧壁，所述锥形侧壁具有1度到10度范围内的锥角(相对于垂直方向)。第四金属线结构648的顶部表面可物理地暴露于每一下部电极接触通孔腔121的底部处。随后可例如通过灰化去除光刻胶层。

参考图3，连续金属阻挡层122l可形成为连续材料层。连续金属阻挡层122l可覆盖第四金属线结构648的物理地暴露的顶部表面、下部电极接触通孔腔121的锥形侧壁以及通孔层级介电层110的顶部表面，而没有穿过其的任何孔。连续金属阻挡层122l可包含例如tin、tan和/或wn的导电金属氮化物。还可使用公开的所涵盖范围内的其它合适的材料。连续金属阻挡层122l的厚度可在3纳米到20纳米范围内，但还可使用更小和更大的厚度。

例如钨或铜的金属填充材料可沉积在下部电极接触通孔腔121的剩余体积中。上覆包含连续金属阻挡层122l的最顶部表面的水平面的金属填充材料的部分可通过例如化学机械平坦化的平坦化工艺来去除，以形成金属通孔填充材料部分124。每一金属通孔填充材料部分124可具有可与连续金属阻挡层122l的最顶部表面共面的顶部表面。

参考图4，包含连续底部电极材料层126l、连续非磁性金属缓冲层128l、连续合成反铁磁层140l、连续非磁性隧道阻挡层146l、连续自由磁化层148l、至少一个连续顶盖层158l以及连续顶部电极材料层160l的层堆叠可形成于连续金属阻挡层122l和金属通孔填充材料部分124上方。层堆叠内的层可通过相应化学气相沉积工艺或相应物理气相沉积工艺来沉积。层堆叠内的每一层可沉积为始终具有相应均匀厚度的平面毯覆材料层。

连续底部电极材料层126l包含至少一种金属材料，例如tin、tan、wn、w、cu、al、ti、ta、ru、co、mo、pt、其合金和/或其组合。还可使用公开的所涵盖范围内的其它合适的材料。举例来说，连续底部电极材料层126l可包含钨(w)和/或可主要由钨(w)组成。连续底部电极材料层126l的厚度可在10纳米到100纳米范围内，但还可使用更小和更大的厚度。

连续非磁性金属缓冲层128l包含可充当晶种层的非磁性材料。具体来说，连续非磁性金属缓冲层128l可提供模板晶体结构，所述模板晶体结构沿着使连续合成反铁磁层140l内的参考层的磁化最大化的方向对准连续合成反铁磁层140l的材料的多晶颗粒。连续非磁性金属缓冲层128l可包含ti、cofeb合金、nife合金、钌或其组合。连续非磁性金属缓冲层128l的厚度可在3纳米到30纳米范围内，但还可使用更小和更大的厚度。

连续合成反铁磁(syntheticantiferromagnet；saf)层140l可包含连续铁磁硬层141l、连续反铁磁耦合层142l以及连续参考磁化层143l的层堆叠。连续铁磁硬层141l和连续参考磁化层143l中的每一个可具有相应固定磁化方向。连续反铁磁耦合层142l在连续铁磁硬层141l的磁化与连续参考磁化层143l的磁化之间提供反铁磁耦合，使得连续铁磁硬层141l的磁化方向和连续参考磁化层143l的磁化方向在随后待形成的存储单元的操作期间保持固定。连续铁磁硬层141l可包含硬铁磁性材料，例如ptmn、irmn、rhmn、femn、osmn等。连续参考磁化层143l可包含硬铁磁性材料，例如co、cofe、cofeb、cofeta、nife、copt、cofeni等。还可使用公开的所涵盖范围内的其它合适的材料。连续反铁磁耦合层142l可包含钌或铱。可选择连续反铁磁耦合层142l的厚度，使得由连续反铁磁耦合层142l引起的交换相互作用使连续铁磁硬层141l和连续参考磁化层143l的相对磁化方向稳定在相反方向，即，处于反平行对准。在一个实施例中，可通过使连续铁磁硬层141l的磁化的幅度与连续参考磁化层143l的磁化的幅度相匹配来使连续saf层140l的净磁化最小化。连续saf层140l的厚度可在5纳米到30纳米范围内，但还可使用更小和更大的厚度。连续参考磁化层143l、连续反铁磁耦合层142l、连续铁磁硬层141l、连续底部电极材料层126l、金属通孔填充材料部分124、连续金属阻挡层122l中的每一个可始终具有相应均匀厚度。

连续非磁性隧道阻挡层146l可包含隧穿阻挡材料，所述隧穿阻挡材料可以是具有允许电子隧穿的厚度的电绝缘材料。举例来说，连续非磁性隧道阻挡层146l可包含氧化镁(mgo)、氧化铝(al2o3)、氮化铝(aln)、氮氧化铝(alon)、氧化铪(hfo2)或氧化锆(zro2)。还可使用公开的所涵盖范围内的其它合适的材料。连续非磁性隧道阻挡层146l的厚度可以是0.7纳米到1.3纳米，但还可使用更小和更大的厚度。

连续自由磁化层148l包含具有两个稳定磁化方向的铁磁性材料，所述两个稳定磁化方向平行或反平行于连续参考磁化层143l的磁化方向。连续自由磁化层148l包含硬铁磁性材料，例如co、cofe、cofeb、cofeta、nife、copt、cofeni等。还可使用公开的所涵盖范围内的其它合适的材料。连续自由磁化层148l的厚度可在1纳米到6纳米范围内，但还可使用更小和更大的厚度。

至少一个连续顶盖层158l包含至少一种顶盖材料。可用于至少一个连续顶盖层158l的示例性顶盖材料包含(但不限于)例如be、mg、al、ti、ta、w、ge、pt、ru、cu的金属材料、其合金以及其层堆叠。还可使用公开的所涵盖范围内的其它合适的材料。另外或替代地，至少一个连续顶盖层158l可包含导电金属氮化物。至少一个连续顶盖层158l的总厚度可在0.5纳米到5纳米范围内，但还可使用更小和更大的厚度。

连续顶部电极材料层160l包含至少一种金属材料，例如w、cu、al、ti、ta、ru、co、mo、pt、其合金和/或其组合。还可使用公开的所涵盖范围内的其它合适的材料。在一个实施例中，连续顶部电极材料层160l包含元素金属。举例来说，连续顶部电极材料层160l可包含钨(w)和/或可主要由钨(w)组成。连续顶部电极材料层160l的厚度可在30纳米到120纳米范围内，但还可使用更小和更大的厚度。

连续介电衬垫层166l包含介电衬垫材料，例如氧化硅、氮化硅或介电金属氧化物。举例来说，连续介电衬垫层166l可包含氧化硅和/或可主要由氧化硅组成。连续介电衬垫层166l的厚度可在5纳米到20纳米范围内，但还可使用更小和更大的厚度。

硬掩模材料层168l可沉积在连续介电衬垫层166l上方。硬掩模材料层168l包含可以是金属材料或介电材料的硬掩模材料。在一个实施例中，硬掩模材料层168l包含例如tin、tan和/或wn的至少一种金属氮化物材料和/或主要由所述至少一种金属氮化物材料组成。在一个实施例中，硬掩模材料层168l主要由可选自tin、tan以及wn的单种金属氮化物材料组成。硬掩模材料层168l的厚度可在40纳米到160纳米范围内，例如60纳米到120纳米范围内，但还可使用更小和更大的厚度。

参考图5，光刻胶层(未绘示)可施加在硬掩模材料层168l上方，且可以光刻方式图案化以形成彼此横向间隔开的离散图案化光刻胶材料部分。可执行各向异性刻蚀工艺以使用离散图案化光刻胶材料部分作为刻蚀掩模来刻蚀硬掩模材料层168l的未遮蔽部分。连续介电衬垫层166l可用作各向异性刻蚀工艺的刻蚀终止层。硬掩模材料层168l的每一图案化部分包括硬掩模部分168。

硬掩模部分168可形成于金属通孔填充材料部分124中的相应一个上方。在一个实施例中，硬掩模部分168中的每一个可具有与金属通孔填充材料部分124中的相应一个的区域交叠。在一个实施例中，硬掩模部分168和金属通孔填充材料部分124可形成为具有相同二维周期性的二维周期性阵列。每一硬掩模部分168可具有圆形、椭圆形、卵形、圆形多边形(即，通过圆化拐角从多边形得到的形状)、多边形或具有闭合周边的二维形状的水平横截面形状。每一硬掩模部分168的最大横向尺寸(例如底部表面的直径)可在20纳米到120纳米范围内，例如30纳米到90纳米范围内，但还可使用更小和更大的最大横向尺寸。硬掩模部分168的侧壁可相对于垂直方向以在1度到5度范围内(例如2度到4度范围内)的锥角逐渐变窄。随后可例如通过灰化去除光刻胶层。

参考图6，可执行各向异性刻蚀工艺以穿过连续介电衬垫层166l和连续顶部电极材料层160l转印硬掩模部分168中的图案。通过各向异性刻蚀工艺来刻蚀连续介电衬垫层166l和顶部电极材料层160l的未遮蔽部分。至少一个连续顶盖层158l可用作刻蚀终止层。连续介电衬垫层166l的每一图案化部分包括介电衬垫166。连续顶部电极材料层160l的每一图案化部分包括顶部电极160。每一顶部电极160可具有与上覆硬掩模部分168的底部表面的形状大体上相同或从所述形状横向扩展的水平横截面形状。顶部电极160的最大横向尺寸(例如底部表面的直径)可在20纳米到125纳米范围内，例如30纳米到95纳米范围内，但还可使用更小和更大的最大横向尺寸。顶部电极160的侧壁可相对于垂直方向以在1度到5度范围内(例如2度到4度范围内)的锥角逐渐变窄。

包括顶部电极160、介电衬垫166以及硬掩模部分168的柱堆叠(柱堆叠160、柱堆叠166、柱堆叠168)可形成于至少一个连续顶盖层158l之上。柱堆叠(柱堆叠160、柱堆叠166、柱堆叠168)可形成为可以是二维周期性阵列的二维阵列。柱堆叠(柱堆叠160、柱堆叠166、柱堆叠168)可彼此横向间隔开，且可形成于含有连续参考磁化层143l、连续非磁性隧道阻挡层146l以及连续自由磁化层148l的层堆叠上方。在一个实施例中，各向异性刻蚀工艺可将从硬掩模部分168刻蚀掉的金属材料重新沉积到顶部电极160的侧壁上。因为至少一个连续顶盖层158l上覆连续非磁性隧道阻挡层146l，所以顶部电极160的侧壁上的这种重新沉积的金属材料不会造成任何有害影响。

参考图7，连续介电衬里161l可形成于柱堆叠(柱堆叠160、柱堆叠166、柱堆叠168)和至少一个连续顶盖层158l上方。连续介电衬里161l包含介电材料，例如氧化硅、氮化硅、碳氮化硅(sicn)或介电金属氧化物(例如氧化铪的氧化铝)。连续介电衬里161l可通过例如原子层沉积(ald)或化学气相沉积(例如低压化学气相沉积或具有高度顺应覆盖的等离子体增强化学气相沉积)的顺应沉积工艺来沉积。如在柱堆叠(柱堆叠160、柱堆叠166、柱堆叠168)的侧壁上所测量的连续介电层161l的厚度可在2纳米到20纳米范围内，例如3纳米到10纳米范围内，但还可使用更小和更大的厚度。

参考图8，可执行各向异性刻蚀工艺以刻蚀连续介电衬里161l的水平部分。各向异性刻蚀工艺可对或可不对至少一个连续顶盖层158l的材料具有选择性。连续介电衬里161l的每一剩余垂直延伸部分构成在本文中称为内介电间隔件161的介电间隔件。每一内介电间隔件161横向包围且接触相应顶部电极160，且上覆含有连续参考磁化层143l、连续非磁性隧道阻挡层146l以及连续自由磁化层148l的层堆叠。在一个实施例中，每一内介电间隔件161可具有可变宽度，所述可变宽度随着与包含顶部电极160的底部表面的水平面的垂直距离而严重减小。在一个实施例中，内介电间隔件161的外侧壁可相对于垂直方向具有大于内介电间隔件161的内侧壁的锥角的锥角。举例来说，内介电间隔件161的外侧壁可具有在2度到10度范围内(例如3度到6度范围内)的锥角，且内介电间隔件161的内侧壁可具有在1度到5度范围内(例如2度到4度范围内)的锥角。在一个实施例中，每一内介电间隔件161的底部表面的内周边与底部表面的外周边之间的距离可以是均匀的。每一内介电间隔件161的最底部部分的厚度可在2纳米到20纳米范围内，例如3纳米到10纳米范围内，但还可使用更小和更大的厚度。

参考图9，可执行另一各向异性刻蚀工艺以刻蚀至少一个连续顶盖层158l、连续自由磁化层148l、连续非磁性隧道阻挡层146l以及连续合成反铁磁层140l的未遮蔽部分。如上文所论述，连续合成反铁磁层140l可包含连续铁磁硬层141l、连续反铁磁耦合层142l以及连续参考磁化层143l的层堆叠。硬掩模部分168和内介电间隔件161可共同用作各向异性刻蚀工艺的刻蚀掩模层。连续非磁性金属缓冲层128l可用作刻蚀终止层。

合成反铁磁结构140、非磁性隧道阻挡146、自由磁化结构148以及至少一个顶盖结构158的离散垂直堆叠的阵列可形成于连续非磁性金属缓冲层128l上方。每一合成反铁磁结构140可以是连续合成反铁磁层140l的图案化部分。每一非磁性隧道阻挡146可以是连续非磁性隧道阻挡层146l的图案化部分。每一自由磁化结构148可以是连续自由磁化层148l的图案化部分。每一至少一个顶盖结构158可以是至少一个连续顶盖层158l的图案化部分。每一合成反铁磁结构140可包含铁磁硬掩模141、反铁磁耦合结构142以及参考磁化结构143的层堆叠。可形成包括相应铁磁硬掩模141、相应反铁磁耦合结构142、相应参考磁化结构143、相应非磁性隧道阻挡146、相应自由磁化结构148以及相应至少一个顶盖结构158的垂直堆叠。每一垂直堆叠(垂直堆叠141、垂直堆叠142、垂直堆叠143、垂直堆叠146、垂直堆叠148、垂直堆叠158)可包括相应磁性隧道结。

垂直堆叠(垂直堆叠141、垂直堆叠142、垂直堆叠143、垂直堆叠146、垂直堆叠148、垂直堆叠158)中的每一个可具有与内介电间隔件161中的相应一个的外底部周边重合的顶部周边。垂直堆叠(垂直堆叠141、垂直堆叠142、垂直堆叠143、垂直堆叠146、垂直堆叠148、垂直堆叠158)内的至少一个顶盖结构158可包括非磁性导电材料，且可接触上覆顶部电极160的底部表面。顶部电极160上覆之下的垂直堆叠(垂直堆叠141、垂直堆叠142、垂直堆叠143、垂直堆叠146、垂直堆叠148、垂直堆叠158)中的自由磁化结构148的中心部分。每一内介电间隔件161上覆之下的垂直堆叠(垂直堆叠141、垂直堆叠142、垂直堆叠143、垂直堆叠146、垂直堆叠148、垂直堆叠158)中的自由磁化结构148的周边部分，且横向包围相应顶部电极160。每一内介电间隔件161可包含相对于垂直方向具有在2度到10度范围内的锥角的锥形外侧壁。

在一个实施例中，每一内介电间隔件161的锥形外侧壁的底部周边可与相应之下的垂直堆叠(垂直堆叠141、垂直堆叠142、垂直堆叠143、垂直堆叠146、垂直堆叠148、垂直堆叠158)的外侧壁垂直重合。换句话说，每一内介电间隔件161的锥形外侧壁的底部周边和相应之下的垂直堆叠(垂直堆叠141、垂直堆叠142、垂直堆叠143、垂直堆叠146、垂直堆叠148、垂直堆叠158)的外侧壁可定位在具有小于10度的锥角的同一平面内。在一个实施例中，每一内介电间隔件161的锥形外侧壁的底部周边可与相应之下的垂直堆叠(垂直堆叠141、垂直堆叠142、垂直堆叠143、垂直堆叠146、垂直堆叠148、垂直堆叠158)内的至少一个顶盖结构158的顶部周边垂直重合。

在一个实施例中，参考磁化结构143、非磁性隧道阻挡146以及自由磁化结构148可包含完全定位在共同锥形平面tp内的侧壁，所述共同锥形平面tp在垂直横截面视图中具有笔直轮廓且在水平横截面视图中具有闭合二维形状。共同锥形平面tp可以是圆锥形平面、椭圆锥形平面或具有曲率和锥角的一般连续平面，使得垂直堆叠(垂直堆叠141、垂直堆叠142、垂直堆叠143、垂直堆叠146、垂直堆叠148、垂直堆叠158)内的每一层的侧壁的表面完全含于共同锥形平面tp内。共同锥形平面tp的水平横截面形状与垂直堆叠(垂直堆叠141、垂直堆叠142、垂直堆叠143、垂直堆叠146、垂直堆叠148、垂直堆叠158)内的各种层的水平横截面形状重合。

参考图10，至少一个介电间隔件材料层可顺应地沉积在离散垂直堆叠(垂直堆叠141、垂直堆叠142、垂直堆叠143、垂直堆叠146、垂直堆叠148、垂直堆叠158)的阵列、顶部电极160、硬掩模部分168上方以及连续非磁性金属缓冲层128l的顶部表面的物理地暴露的部分上。举例来说，可使用相应顺应沉积工艺(例如化学气相沉积工艺)来依序沉积包含第一介电间隔件材料的第一介电间隔件材料层和包含第二介电间隔件材料的第二介电间隔件材料层。举例来说，第一介电间隔件材料可包含氮化硅或介电金属氧化物(例如氧化铝)，且第二介电间隔件材料可包含氧化硅(例如teos氧化物)。第一介电间隔件材料层的厚度可在3纳米到20纳米范围内，且第二介电间隔件材料层的厚度可在20纳米到100纳米范围内，但第一介电间隔件材料层和第二介电间隔件材料层中的每一个可使用更小和更大的厚度。

可执行各向异性刻蚀工艺以去除至少一个介电间隔件材料层的水平部分。刻蚀第一介电间隔件材料和第二介电间隔件材料的各向异性刻蚀工艺可对连续非磁性金属缓冲层128l的材料具有选择性。第一介电间隔件材料层的每一剩余部分构成第一介电间隔件162，且第二介电间隔件材料层的每一剩余部分构成第二介电间隔件164。每一组第一介电间隔件162和第二介电间隔件164构成外介电间隔件(外介电间隔件162、外介电间隔件164)。通常，外介电间隔件(外介电间隔件162、外介电间隔件164)的阵列可形成于离散垂直堆叠(垂直堆叠141、垂直堆叠142、垂直堆叠143、垂直堆叠146、垂直堆叠148、垂直堆叠158)的阵列和内介电间隔件161的阵列周围和其上。在一个实施例中，每一离散垂直堆叠(垂直堆叠141、垂直堆叠142、垂直堆叠143、垂直堆叠146、垂直堆叠148、垂直堆叠158)可由第一介电间隔件162和第二介电间隔件164横向包围。在另一实施例中，可省略第一介电间隔件162。在这种实施例中，每一离散垂直堆叠(垂直堆叠141、垂直堆叠142、垂直堆叠143、垂直堆叠146、垂直堆叠148、垂直堆叠158)可由单个介电间隔件(即，构成整个外介电间隔件的第二介电间隔件164)横向包围。在一个实施例中，每一外介电间隔件(外介电间隔件162、外介电间隔件164)的底部表面的内周边与底部表面的外周边之间的距离可以始终是均匀的。

参考图11，可执行刻蚀工艺以通过执行各向异性刻蚀工艺来使连续非磁性金属缓冲层128l、连续底部电极材料层126l以及连续金属阻挡层122l图案化。可使用外介电间隔件(外介电间隔件162、外介电间隔件164)和硬掩模部分168作为刻蚀掩模来各向异性地刻蚀连续非磁性金属缓冲层128l、连续底部电极材料层126l以及连续金属阻挡层122l。可通过刻蚀工艺来去除未遮蔽外介电间隔件(外介电间隔件162、外介电间隔件164)的阵列和顶部电极160的连续金属阻挡层122l、连续底部电极材料层126l以及连续非磁性金属缓冲层128l的部分。刻蚀工艺可对通孔层级介电层110的材料具有选择性。刻蚀工艺可包含各向异性刻蚀工艺(例如反应性离子刻蚀工艺)和/或各向同性刻蚀工艺(例如湿式刻蚀工艺)。如果顶部电极160包含与连续金属阻挡层122l、连续底部电极材料层126l以及连续非磁性金属缓冲层128l的材料不同的材料，那么刻蚀工艺可对顶部电极160的材料具有选择性(即，未明显刻蚀顶部电极160的材料)。

连续非磁性金属缓冲层128l的每一图案化部分构成非磁性金属缓冲层128。连续底部电极材料层126l的每一图案化部分构成底部电极126。连续金属阻挡层122l的每一图案化部分构成金属阻挡122。非磁性金属缓冲层128、底部电极126以及金属阻挡122的每一垂直堆叠可具有垂直重合的侧壁，所述侧壁可定位在同一垂直平面内。顶部电极160、离散垂直堆叠(垂直堆叠141、垂直堆叠142、垂直堆叠143、垂直堆叠146、垂直堆叠148、垂直堆叠158)、非磁性金属缓冲层128(其为可选组件)以及底部电极126的每一连续组合构成存储单元101，所述存储单元101为磁阻存储单元。金属阻挡122和金属通孔填充材料部分124的每一组合构成底部电极连接通孔结构(底部电极连接通孔结构122、底部电极连接通孔结构124)，所述底部电极连接通孔结构(底部电极连接通孔结构122、底部电极连接通孔结构124)提供相应底部电极126与相应第四金属线结构648之间的电连接。

通常，底部电极连接通孔结构(底部电极连接通孔结构122、底部电极连接通孔结构124)的阵列可形成于金属内连线结构的相应之下的一个上。存储单元101的阵列可形成于底部电极连接通孔结构(底部电极连接通孔结构122、底部电极连接通孔结构124)的阵列上。存储单元101的阵列可形成于存储阵列区100中的半导体衬底9上方。存储单元101中的每一个可包含垂直堆叠，所述垂直堆叠包括底部电极126、存储器元件(例如磁性隧道结(磁性隧道结143、磁性隧道结146、磁性隧道结148))以及顶部电极160。每一磁性隧道结(磁性隧道结143、磁性隧道结146、磁性隧道结148)可包括参考磁化结构143、非磁性隧道阻挡146以及自由磁化结构148的垂直堆叠。

在替代实施例中，连续非磁性金属缓冲层128l、连续底部电极材料层126l以及连续金属阻挡层122l的图案化可在形成离散垂直堆叠(垂直堆叠141、垂直堆叠142、垂直堆叠143、垂直堆叠146、垂直堆叠148、垂直堆叠158)的阵列之后和形成外介电间隔件(外介电间隔件162、外介电间隔件164)的阵列之前执行。在这种情况下，外介电间隔件(外介电间隔件162、外介电间隔件164)可形成于非磁性金属缓冲层128、底部电极126以及金属阻挡122的侧壁上。

在一个实施例中，非磁性金属缓冲层128可定位在之下的底部电极126与上覆的垂直堆叠(垂直堆叠141、垂直堆叠142、垂直堆叠143、垂直堆叠146、垂直堆叠148、垂直堆叠158)之间。外介电间隔件(外介电间隔件162、外介电间隔件164)的外底部周边可与非磁性金属缓冲层128的顶部表面的周边重合。参考磁化结构143中的每一个可通过金属内连线结构(金属内连线结构612、金属内连线结构618、金属内连线结构622、金属内连线结构628、金属内连线结构632、金属内连线结构638、金属内连线结构642、金属内连线结构648)的子集电连接到定位在半导体衬底9上的场效应晶体管中的相应一个的节点。

参考图12，刻蚀终止介电层170和可选氧化硅衬里层172可通过相应沉积工艺依序形成。刻蚀终止介电层170可包含介电材料，所述介电材料可在化学机械平坦化工艺期间用作平坦化终止材料。刻蚀终止介电层170随后可在各向异性刻蚀工艺期间用作刻蚀终止材料。刻蚀终止介电层170可包含非反应性介电硬掩模材料。举例来说，刻蚀终止介电层170可包含和/或可主要由氧化铝(al2o3)、氮化铝(aln)、氧化铪(hfo2)、氧化锆(zro2)、氮化硅(si3n4)、氮氧化硅(sion)、碳化硅(sic)、碳氮化硅(sicn)、碳氧化硅(sioc)或包含无氮无机聚合材料的无氮抗反射层(nitrogen-freeantireflectionlayer；nfarl)组成。还可使用公开的所涵盖范围内的其它合适的材料。刻蚀终止介电层170可通过等离子体增强化学气相沉积(plasma-enhancedchemicalvapordeposition；pecvd)、高密度等离子体化学气相沉积(highdensityplasmachemicalvapordeposition；hdp-cvd)或大气压化学气相沉积(atmosphericpressurechemicalvapordeposition；apcvd)来沉积。刻蚀终止介电层170可顺应或非顺应地沉积。

刻蚀终止介电层170可形成于外介电间隔件(外介电间隔件162、外介电间隔件164)的阵列上方和其上，以及存储单元101的阵列上方。刻蚀终止介电层170可包括：水平延伸部分，所述水平延伸部分连续延伸穿过存储阵列区100并延伸到逻辑区200中；以及垂直突出部分的阵列，所述垂直突出部分的阵列横向包围存储单元101的阵列中的每一存储单元101。逻辑区200中或顶部电极160的顶部表面之上的刻蚀终止介电层170的水平延伸部分的厚度可在5纳米到50纳米范围内，但还可使用更小和更大的厚度。

可选氧化硅衬里层172(如果存在)可包含sic、sio2、sin或sion。在一个实施例中，氧化硅衬里层172包括无孔氧化硅材料，例如通过等离子体增强化学气相沉积(pecvd)形成的teos氧化物材料。氧化硅衬里层172可包含未掺杂的硅酸盐玻璃或掺杂的硅酸盐玻璃。氧化硅衬里层172可通过顺应或非顺应沉积工艺形成。定位在逻辑区200中或顶部电极160的顶部表面上方的氧化硅衬里层172的水平部分的厚度可在5纳米到50纳米范围内，但还可使用更小和更大的厚度。

第一介电基质层176可形成于氧化硅衬里层172和刻蚀终止介电层170上方。第一介电基质层176可通过化学气相沉积工艺形成。在一个实施例中，第一介电基质层176包含具有小于热氧化硅的介电常数(即，3.9)的介电常数的低介电常数(低k)介电材料。在一个实施例中，第一介电基质层176包含具有小于2.5的介电常数的极低介电常数(低k)(extremely-low-k；elk)介电材料。在一个实施例中，第一介电基质层176包含具有小于2.5的介电常数的多孔氧化硅类介电材料。在这种情况下，多孔氧化硅类介电材料可包含具有多孔结构的致孔剂掺杂的sico类材料。多孔结构可通过使用化学气相沉积工艺将孔生成材料(致孔剂)结合到碳掺杂的氧化物中来形成。化学气相沉积工艺可包含等离子体增强化学气相沉积工艺(pecvd)或热化学气相沉积工艺。在632.8纳米的波长(其是可商购的hene激光测量仪器的波长)下，第一介电基质层176中的elk介电材料的折射率可在1.0到1.4范围内。

与形成于逻辑区200中的第一介电基质层176的顶部表面的第二部分相比，定位在存储阵列区100中的第一介电基质层176的顶部表面的第一部分可具有更大的距半导体衬底9的垂直分隔距离。换句话说，第一介电基质层176的顶部表面在存储阵列区100中可比在逻辑区200中更高。第一介电基质层176的顶部表面的第一部分可包含第一介电基质层176的顶部表面的最顶部部分。定位在存储阵列区100中的第一介电基质层176的顶部表面的第一部分与形成于逻辑区200中的第一介电基质层176的顶部表面的第二部分之间的高度差是归因于存储阵列区100中存在存储单元101的阵列和外介电间隔件(外介电间隔件162、外介电间隔件164)的阵列。

在沉积第一介电基质层176期间，第一介电基质层176的顶部表面的轮廓最初遵循存储阵列区100中的存储单元101的阵列和外介电间隔件(外介电间隔件162、外介电间隔件164)的阵列的物理地暴露的表面的轮廓。当第一介电基质层176的材料部分在每对相邻的外介电间隔件(外介电间隔件162、外介电间隔件164)之间的中间位置合并时，第一介电基质层176的顶部表面的轮廓逐渐变平，且随着介电材料的持续累积而升高，直到第一介电基质层176的沉积工艺终止为止。在一个实施例中，可选择沉积第一介电基质层176的沉积工艺的持续时间，使得逻辑区200中的第一介电基质层176的部分的顶部表面与顶部电极160的顶部表面在同一水平面内。换句话说，可选择沉积第一介电基质层176的沉积工艺的持续时间，使得逻辑区200中的第一介电基质层176的厚度与通过将存储单元101的高度和金属阻挡122的厚度相加，且接着减去逻辑区200中的氧化硅衬里层172的厚度，且接着减去逻辑区200中的刻蚀终止介电层170的厚度而获得的距离相同。

定位在存储阵列区100中的第一介电基质层176的顶部表面的第一部分与形成于逻辑区200中的第一介电基质层176的顶部表面的第二部分之间的高度差可在包含通孔层级介电层110的顶部表面的水平面与包含顶部电极160的顶部表面的水平面之间的垂直距离的40％到100％范围内，例如70％到90％范围内。在一个实施例中，第一介电基质层176可具有存储阵列区100中的高度的垂直起伏。在一个实施例中，定位在存储阵列区100中的第一介电基质层176的顶部表面的第一部分与形成于逻辑区200中的第一介电基质层176的顶部表面的第二部分之间的高度差可在40纳米到400纳米范围内，例如80纳米到200纳米范围内，但还可使用更小和更大的高度差。

参考图13，可通过平坦化工艺去除上覆包含顶部电极160的顶部表面的水平面的材料部分。平坦化工艺可使用化学机械平坦化工艺。具体来说，可在化学机械平坦化工艺期间去除第一介电基质层176、可选氧化硅衬里层172、刻蚀终止介电层170、硬掩模部分168以及介电衬垫166的部分。在一个实施例中，介电衬垫166可在平坦化工艺期间用作终止结构。可选地，可在平坦化工艺期间使用湿式刻蚀工艺，所述湿式刻蚀工艺刻蚀硬掩模部分168的材料而不刻蚀介电衬垫166的材料。通常，可在顶部电极160之上去除整个硬掩模部分168。可在平坦化工艺之后物理地暴露顶部电极160的顶部表面。第一介电基质层176的平坦化顶部表面可与顶部电极160的顶部表面共面。

在一个实施例中，内介电间隔件161中的每一个可具有物理地暴露的环形水平顶部表面。外介电间隔件(外介电间隔件162、外介电间隔件164)中的每一个可具有物理地暴露的环形水平顶部表面。在一个实施例中，氧化硅衬里层172的环形顶部表面和刻蚀终止介电层170的环形顶部表面可物理地暴露于包含第一介电基质层176的顶部表面的水平面内。

磁性隧道结(magnetictunneljunction；mtj)存储单元101的阵列可形成于第一介电基质层176中，所述第一介电基质层176上覆介电材料层(介电材料层601、介电材料层610、介电材料层620、介电材料层630、介电材料层640)。阵列内的每一mtj存储单元101包括：垂直堆叠(垂直堆叠141、垂直堆叠142、垂直堆叠143、垂直堆叠146、垂直堆叠148、垂直堆叠158)，包含参考磁化结构143、非磁性隧道阻挡146以及自由磁化结构148，且定位在半导体衬底9上方；顶部电极160，上覆自由磁化结构148的中心部分；内介电间隔件161，上覆自由磁化结构148的周边部分且横向包围顶部电极160，且包含锥形外侧壁；以及外介电间隔件(外介电间隔件162、外介电间隔件164)，横向包围内介电间隔件161和垂直堆叠(垂直堆叠141、垂直堆叠142、垂直堆叠143、垂直堆叠146、垂直堆叠148、垂直堆叠158)，且由例如第一介电基质层176的介电基质层横向包围。

在一个实施例中，每一mtj存储单元101包括接触垂直堆叠(垂直堆叠141、垂直堆叠142、垂直堆叠143、垂直堆叠146、垂直堆叠148、垂直堆叠158)的底部表面和外介电间隔件(外介电间隔件162、外介电间隔件164)的环形底部表面的底部电极126。在一个实施例中，每一mtj存储单元101的内介电间隔件161可包含相对于垂直方向具有在2度到10度范围内的锥角的锥形外侧壁。在一个实施例中，内介电间隔件161的锥形外侧壁的底部周边可与每一mtj存储单元101内的垂直堆叠(垂直堆叠141、垂直堆叠142、垂直堆叠143、垂直堆叠146、垂直堆叠148、垂直堆叠158)的外侧壁垂直重合。

参考图14，第二介电基质层178可沉积在第一介电基质层176的剩余部分的物理地暴露的水平表面上方，且直接沉积在其上。第二介电基质层178可具有与第一介电基质层176的材料组合物相同的材料组合物，或可具有不同于第一介电基质层176的材料组合物的材料组合物。在一个实施例中，第二介电基质层178可包含例如具有小于2.5的介电常数的elk介电材料的低介电常数(低k)介电材料。在一个实施例中，第二介电基质层178包含具有小于2.5的介电常数的多孔氧化硅类介电材料。第二介电基质层178的厚度可与待形成于顶部电极160的顶部表面上的金属单元接触结构的目标高度相同。举例来说，第二介电基质层178可具有在20纳米到160纳米范围内(例如40纳米到80纳米范围内)的厚度，但还可使用更小和更大的厚度。在一个实施例中，第二介电基质层178的整个顶部表面可定位在第一水平面内，且第二介电基质层178的整个底部表面可定位在第二水平面内。因此，整个第二介电基质层178可始终具有均匀厚度。

第一光刻胶层(未绘示)可施加在第二介电基质层178上方，且可以光刻方式图案化以在逻辑区200中形成开口的阵列。光刻胶层中的开口的图案可穿过第二介电基质层178、第一介电基质层176、氧化硅衬里层172以及刻蚀终止介电层170转印。在一个实施例中，刻蚀终止介电层170可用作刻蚀第二介电基质层178、第一介电基质层176以及氧化硅衬里层172的材料的第一刻蚀步骤的刻蚀终止层，且可在各向异性刻蚀工艺的第二刻蚀步骤期间使用刻蚀终止介电层170的材料的刻蚀化学物质。通孔腔181形成于光刻胶层中的每一开口下面。通孔层级介电层110的顶部表面可物理地暴露于每一通孔腔181的底部处。随后可例如通过灰化去除第一光刻胶层。

参考图15，第二光刻胶层可施加在第二介电基质层178上方，且可以光刻方式图案化以形成线图案。光刻胶层中的线图案的区域可包含通孔腔181的所有区域。因此，在第二光刻胶层显影时，可从通孔腔181内部去除第二光刻胶层。可执行各向异性刻蚀工艺以将第二光刻胶层中的线图案转印到之下的材料部分中。每一通孔腔181可垂直延伸穿过通孔层级介电层110和介电顶盖层108，使得相应第四金属线结构648的顶部表面可在每一通孔腔181下面物理地暴露。另外，可蚀穿未由图案化第二光刻胶层遮蔽的第二介电基质层178的部分以形成线腔。集成线和通孔腔183可形成于逻辑区200中。每一集成线和通孔腔183可包含相应线腔和与相应线腔的底部表面邻接的至少一个通孔腔。上覆顶部电极160中的相应一个的单元接触腔187可形成于存储阵列区100中。

形成单元接触腔187和集成线和通孔腔183的各向异性刻蚀工艺可对刻蚀终止介电层170的材料具有选择性。可通过执行各向异性刻蚀工艺穿过第二介电基质层178形成单元接触腔187，所述各向异性刻蚀工艺刻蚀第二介电基质层178的材料而不刻蚀终止介电层170的材料。在一个实施例中，选自单元接触腔187的阵列的单元接触腔187(在本文中称为第一单元接触腔)的横向范围可大于相应之下的顶部电极160的横向范围，即，大于在第一单元接触腔之下的顶部电极的横向范围。在一个实施例中，多个单元接触腔187可具有大于相应之下的顶部电极160的横向范围的相应横向范围。在一个实施例中，单元接触腔187中的每一个可具有大于相应之下的顶部电极160的横向范围的相应横向范围。

在一个实施例中，集成线和通孔腔183内的线沟槽的底部表面可形成于第一介电基质层176与第二介电基质层178之间的水平界面之下。横向包围存储单元101的刻蚀终止介电层170的垂直突出部分充当刻蚀终止材料部分，而线沟槽的底部表面在第一介电基质层176与第二介电基质层178之间的水平界面之下垂直凹陷。

参考图16，至少一种导电材料可沉积在线和通孔腔183中以及单元接触腔187中。至少一种导电材料可例如包含例如tin、tan或wn的金属衬里材料以及例如w、cu、co、ru、mo、al的金属填充材料、其合金和/或其层堆叠。还可使用公开的所涵盖范围内的其它合适的材料。上覆包含第二介电基质层178的顶部表面的水平面的至少一种导电材料的多余部分可通过例如化学机械抛光工艺的平坦化工艺去除。填充集成线和通孔腔183的至少一种导电材料的每一剩余部分构成集成线和通孔结构184。填充单元接触腔187的至少一种导电材料的每一剩余部分构成金属单元接触结构188。集成线和通孔结构184、金属单元接触结构188以及底部电极连接通孔结构(底部电极连接通孔结构122、底部电极连接通孔结构124)共同构成存储单元层级金属内连线结构(金属内连线结构122、金属内连线结构124、金属内连线结构184、金属内连线结构188)，即，定位在存储单元层级中的金属内连线结构，所述存储单元层级占据包含第四金属线结构648的顶部表面的水平面与包含集成线和通孔结构184和金属单元接触结构188的顶部表面的水平面之间的体积。

参考图17，随后可视需要形成额外介电材料层和额外金属内连线结构。介电顶盖层108、通孔层级介电层110、刻蚀终止介电层170、氧化硅衬里层172、第一介电基质层176以及第二介电基质层178的组合共同充当第五线和通孔层级介电材料层。第六线和通孔层级介电材料层660可形成于第二介电基质层178上方。第五金属通孔结构662可形成于第六线和通孔层级介电材料层660的下部部分中，且第六金属线结构668形成于第六线和通孔层级介电材料层640的上部部分中。接合衬垫(未绘示)可形成于额外金属内连线结构上方。

参考图18，根据本公开的实施例提供形成存储器器件的通用方法。参考步骤1810，包括彼此横向间隔开的顶部电极160与硬掩模部分168的柱堆叠(柱堆叠160、柱堆叠166、柱堆叠168)可形成于含有连续参考磁化层143l、连续非磁性隧道阻挡层146l以及连续自由磁化层148l的层堆叠上方。参考步骤1820，可通过在柱堆叠(柱堆叠160、柱堆叠166、柱堆叠168)上方沉积连续介电衬里161l且通过各向异性地刻蚀连续介电衬里161l来形成内介电间隔件161。参考步骤1830，可使用内介电间隔件161和硬掩模部分作为刻蚀掩模来各向异性地刻蚀连续自由磁化层148l、连续非磁性隧道阻挡层146l以及连续参考磁化层143l。可形成含有相应参考磁化结构143、相应非磁性隧道阻挡146以及相应自由磁化结构148的垂直堆叠(垂直堆叠141、垂直堆叠142、垂直堆叠143、垂直堆叠146、垂直堆叠148、垂直堆叠158)。垂直堆叠(垂直堆叠141、垂直堆叠142、垂直堆叠143、垂直堆叠146、垂直堆叠148、垂直堆叠158)中的每一个具有与内介电间隔件161中的相应一个的外底部周边重合的顶部周边。

在一实施方式中，进一步包括通过沉积和各向异性地刻蚀至少一个介电材料层在垂直堆叠与内介电间隔件的每一组合周围形成外介电间隔件。

在一实施方式中，进一步包括：在所述半导体衬底上方形成连续底部电极材料层，其中所述连续参考磁化层形成于所述连续底部电极材料层上方；以及使用所述外介电间隔件作为刻蚀掩模通过各向异性地刻蚀所述连续底部电极材料层来形成底部电极，其中底部电极具有与所述外介电间隔件中的相应一个的外底部周边重合的上部周边。

在一实施方式中，进一步包括：在所述垂直堆叠和外介电间隔件上方沉积第一介电基质层；使所述第一介电基质层平坦化，其中在所述第一介电基质层的平坦化期间去除所述硬掩模部分；以及在所述第一介电基质层的平坦化顶部表面上方形成第二介电基质层。

在一实施方式中，进一步包括在所述顶部电极中的相应一个上形成穿过所述第二介电基质层的金属单元接触结构。

在一实施方式中，进一步包括：在所述半导体衬底上方形成场效应晶体管；以及在所述场效应晶体管上方形成金属内连线结构，所述金属内连线结构形成于介电材料层中。其中：所述层堆叠形成于所述金属内连线结构上方；且所述参考磁化层中的每一个电连接到所述场效应晶体管中的相应一个的节点。

参考所有图且根据本公开的各种实施例，提供一种磁性隧道结存储器器件，所述磁性隧道结存储器器件包括：垂直堆叠(垂直堆叠141、垂直堆叠142、垂直堆叠143、垂直堆叠146、垂直堆叠148、垂直堆叠158)，包括参考磁化结构143、非磁性隧道阻挡146以及自由磁化结构148，且定位在半导体衬底9上方；顶部电极160，上覆自由磁化结构148的中心部分；以及内介电间隔件161，上覆自由磁化结构148的周边部分且横向包围顶部电极160，且包含相对于垂直方向具有在2度到10度范围内的锥角的锥形外侧壁。

在一实施方式中，所述内介电间隔件的所述锥形外侧壁的底部周边与所述垂直堆叠的外侧壁垂直重合。

在一实施方式中，进一步包括横向包围所述内介电间隔件和所述垂直堆叠的外介电间隔件。

在一实施方式中，进一步包括在所述垂直堆叠和所述外介电间隔件之下的底部电极。

在一实施方式中，进一步包括定位在所述底部电极与所述垂直堆叠之间的非磁性金属缓冲层，其中所述外介电间隔件的底部周边与所述非磁性金属缓冲层的顶部表面的周边重合。

在一实施方式中，进一步包括金属通孔填充材料部分，所述金属通孔填充材料部分接触所述底部电极的底部表面且具有比所述底部电极更小的横向范围。

在一实施方式中，所述内介电间隔件具有可变宽度，所述可变宽度随着与包含所述顶部电极的底部表面的水平面的垂直距离而严重减小。

在一实施方式中，所述垂直堆叠包括顶盖层，所述顶盖层包括非磁性导电材料且接触所述顶部电极的底部表面。

在一实施方式中，所述参考磁化结构、所述非磁性隧道阻挡以及所述自由磁化结构包含完全定位在共同锥形平面内的侧壁，所述共同锥形平面在垂直横截面视图中具有笔直轮廓且在水平横截面视图中具有闭合二维形状。

在一实施方式中，进一步包括：场效应晶体管，定位在所述半导体衬底上；以及金属内连线结构，形成于上覆所述场效应晶体管且在所述垂直堆叠之下的介电材料层中，其中所述参考磁化结构通过所述金属内连线结构的子集连接到所述场效应晶体管的节点。

在一实施方式中，进一步包括：至少一个介电基质层，横向包围所述垂直堆叠、所述顶部电极以及所述内介电间隔件；以及金属单元接触结构，形成于所述至少一个介电基质层的上部部分中且接触所述顶部电极的顶部表面。

根据本公开的另一实施例，提供一种存储器器件，所述存储器器件包括：场效应晶体管，定位于半导体衬底9上；金属内连线结构(金属内连线结构612、金属内连线结构618、金属内连线结构622、金属内连线结构628、金属内连线结构632、金属内连线结构638、金属内连线结构642、金属内连线结构648)，形成于上覆场效应晶体管的介电材料层(介电材料层601、介电材料层610、介电材料层620、介电材料层630、介电材料层640)中；以及磁性隧道结(mtj)存储单元101的阵列，形成于上覆介电材料层(介电材料层601、介电材料层610、介电材料层620、介电材料层630、介电材料层640)的介电基质层(例如第一介电基质层176)中，其中阵列内的每一mtj存储单元101包括：垂直堆叠(垂直堆叠141、垂直堆叠142、垂直堆叠143、垂直堆叠146、垂直堆叠148、垂直堆叠158)，包括参考磁化结构143、非磁性隧道阻挡146以及自由磁化结构148，且定位在半导体衬底9上方；顶部电极160，上覆自由磁化结构148的中心部分；内介电间隔件161，上覆自由磁化结构148的周边部分且横向包围顶部电极160，且包含锥形外侧壁；以及外介电间隔件(外介电间隔件162、外介电间隔件164)，横向包围内介电间隔件161和垂直堆叠(垂直堆叠141、垂直堆叠142、垂直堆叠143、垂直堆叠146、垂直堆叠148、垂直堆叠158)，且由介电基质层(例如第一介电基质层176)横向包围。

在一实施方式中，每一磁性隧道结存储单元包括接触所述垂直堆叠的底部表面和所述外介电间隔件的环形底部表面的底部电极。

在一实施方式中，每一磁性隧道结存储单元的所述内介电间隔件包含锥形外侧壁，所述锥形外侧壁相对于垂直方向具有在2度到10度范围内的锥角；以及所述内介电间隔件的所述锥形外侧壁的底部周边与每一磁性隧道结存储单元内的所述垂直堆叠的外侧壁垂直重合。

本公开的各种实施例可用于提供可抵抗顶部电极160的电短路的磁性隧道结(磁性隧道结140、磁性隧道结146、磁性隧道结148)。内介电间隔件161通过在使磁性隧道结(磁性隧道结140、磁性隧道结146、磁性隧道结148)图案化的整个各向异性刻蚀工艺中覆盖顶部电极160的侧壁来防止金属材料的沉积，所述金属材料的沉积可能导致磁性隧道结(磁性隧道结140、磁性隧道结146、磁性隧道结148)与顶部电极160之间的电短路。磁性隧道结(磁性隧道结140、磁性隧道结146、磁性隧道结148)可通过在制造工艺期间保护顶部电极160不与内介电间隔件161电短路，而具有更高的制造良率，并在使用期间增强信度。

前文概述若干实施例的特征，使得本领域的技术人员可更好地理解本公开的方面。本领域的技术人员应了解，其可易于使用本公开作为设计或修改用于进行本文中所介绍的实施例的相同目的和/或实现相同优势的其它工艺和结构的基础。本领域的技术人员还应认识到，这种等效构造并不脱离本公开的精神和范围，且本领域的技术人员可在不脱离本公开的精神和范围的情况下在本文中进行各种改变、替代以及更改。