显示设备的制作方法

相关申请的交叉引用

本申请要求于2020年2月21日在韩国知识产权局提交的第10-2020-0021714号韩国专利申请的优先权和权益，所述韩国专利申请的全部公开内容通过引用并入本文中。

本公开的实施方式的方面总体上涉及显示设备。

背景技术：

近来，已经开发了一种通过使用具有高可靠性的无机晶体结构的材料来制造微发光元件的技术以及一种通过使用该发光元件来制造发光装置的技术。例如，已经开发了通过使用具有小尺寸(例如，具有微米级或纳米级的尺寸)的微发光元件作为光源来制造发光装置的技术。这种发光装置可以用于(或用作)各种类型的电子设备，诸如显示设备或照明设备。

使得用于驱动微发光元件的像素电路层平坦化的平坦化层可以形成为使发光元件对准，并且堤图案可以形成在平坦化的像素电路层上，以允许从发光元件辐射的光向前方发射。例如，可能另外需要用于微发光元件的对准和发光的工艺，并且显示设备的制造工艺可能是复杂的。

技术实现要素：

本公开的实施方式提供一种可通过简化的工艺制造的显示设备。

根据本公开的实施方式，显示设备包括：基础层，具有第一区域和第二区域，第二区域至少部分地围绕第一区域的周边延伸；导电图案，位于第二区域中；绝缘层，在第二区域中位于导电图案之上；第一电极和第二电极，位于绝缘层上；以及多个发光元件，在第一区域中位于第一电极和第二电极之间，并且连接到第一电极和第二电极。第一电极和第二电极在第一区域中彼此间隔开，并且通过穿透绝缘层的接触开口分别连接到导电图案的部分。发光元件不与导电图案和绝缘层重叠。

显示设备还可包括：第三电极，位于第一电极上和发光元件的一个端部上，以接触第一电极和发光元件的一个端部；以及第四电极，位于第二电极上和发光元件的另一端部上，以接触第二电极和发光元件的另一端部。

显示设备还可以包括在基础层上的无机绝缘层。导电图案中的至少一个可以在无机绝缘层上。绝缘层可以具有暴露无机绝缘层的开口。发光元件可以在开口中。

绝缘层可以不在基础层和发光元件之间。

基础层上方的位于第一区域中的无机绝缘层的顶表面的高度可以小于(例如，低于)位于第二区域中的无机绝缘层的顶表面的高度。

无机绝缘层可以包括依次堆叠在基础层上的第一无机绝缘层、第二无机绝缘层和第三无机绝缘层。导电图案可以包括：背栅电极，位于基础层和第一无机绝缘层之间，背栅电极与半导体图案重叠；栅电极，位于第一无机绝缘层上，栅电极与半导体图案重叠；第一电容器电极，位于第一无机绝缘层上，第一电容器电极与背栅电极重叠；第二电容器电极，位于第二无机绝缘层上，第二电容器电极通过穿透第二无机绝缘层的接触开口连接到半导体图案的一个区域，第二电容器电极与第一电容器电极重叠；以及桥接图案，位于第三无机绝缘层上，桥接图案通过穿透第三无机绝缘层的接触开口连接到第二电容器电极，桥接图案通过穿透绝缘层的接触开口连接到第一电极。

背栅电极和第一电容器电极可以通过彼此重叠形成第一电容器，并且第一电容器电极和第二电容器电极可以通过彼此重叠形成第二电容器。

第三电极和第四电极可以形成在相同的层中。

第三电极和第四电极可以在不同的层中彼此间隔开，且第三电极和第四电极之间具有第二绝缘层。

导电图案可以包括在平面上沿着第一方向彼此间隔开的第一电力线和第二电力线，第一电力线和第二电力线在与第一方向交叉的第二方向上延伸。第一电力线和第二电力线中的一个可以连接到第一电极和第二电极中的一个。第一区域的至少一部分可以由第一电力线和第二电力线限定。

显示设备还可以包括连接到导电图案中的至少一些的半导体图案。半导体图案在平面上可以相对于第一区域位于第二区域中。第一区域的其他部分可以由半导体图案限定。

第一电极和第二电极中的每一个在平面上可以在第二方向上延伸，并且包括突出到第一区域的突出部分。

发光元件中的每个可以是具有纳米级至微米级尺寸的棒型发光二极管。发光元件在平面上可以沿第一方向布置。

显示设备还可以包括在基础层上的无机绝缘层。导电图案中的至少一个可以在无机绝缘层上。绝缘层可以包括第一堤图案和第二堤图案，第一堤图案和第二堤图案彼此间隔开，且第一区域位于第一堤图案和第二堤图案之间。无机绝缘层可以通过第一堤图案和第二堤图案之间的空间暴露。

根据本公开的另一实施方式，显示设备包括：衬底，具有多个像素区域，像素区域中的每个具有第一区域和围绕第一区域的周边延伸的第二区域；导电图案，包括作为第二区域中的线的第一线和第二线，第一线和第二线在第一方向上彼此间隔开并且在与第一方向交叉的第二方向上延伸；以及发光元件，位于第一区域中，发光元件连接在第一线与第二线之间。第一区域的至少一部分由第一线和第二线限定，并且发光元件不与导电图案重叠。

显示设备还可以包括覆盖导电图案的绝缘层。发光元件可以不与绝缘层重叠。

显示设备还可以包括在第二方向上延伸的第一电极和第二电极，第一电极和第二电极在第一区域中彼此间隔开。发光元件可以连接在第一电极和第二电极之间。第一线和第二线中的一个可以连接到第一电极和第二电极中的一个。

显示设备还可以包括：第三电极，与发光元件的一个端部和第一电极重叠，以接触发光元件的一个端部和第一电极；以及第四电极，与发光元件的另一端部和第二电极重叠，以接触发光元件的另一端部和第二电极。

发光元件中的每个可以是具有纳米级至微米级尺寸的棒型发光二极管。发光元件在平面上可以沿着第一方向布置。

显示设备还可以包括相对于第一区域在第二方向上的晶体管，该晶体管连接到第一线和第二线中的另一个。第一区域还可以由该晶体管限定。

附图说明

现在，将在下文中参考附图更全面地描述示例性实施方式；然而，本公开可以以不同的形式实施，并且不应被解释为限于本文中所阐述的实施方式。相反，提供这些实施方式使得本公开将是透彻和完整的，并且将向本领域技术人员充分传达本公开的范围。

图1a是示出根据本公开的实施方式的发光元件的视图。

图1b是图1a中所示的发光元件的剖视图。

图2a是示出根据本公开的另一实施方式的发光元件的视图。

图2b是图2a中所示的发光元件的剖视图。

图3a是示出根据本公开的另一实施方式的发光元件的视图。

图3b是图3a中所示的发光元件的剖视图。

图4a是示出根据本公开的另一实施方式的发光元件的视图。

图4b是图4a中所示的发光元件的剖视图。

图5是示出根据本公开的实施方式的显示设备的平面图。

图6是示出包括在图5中所示的显示设备中的像素的示例的电路图。

图7是示出包括在图5中所示的显示设备中的像素的示例的平面图。

图8是示出图7中所示的像素中的第一像素的示例的平面图。

图9a至图9e是示出包括在图8中所示的第一像素中的导电层和半导体层的平面图。

图9f是示出图7中所示的像素中的第一像素的示例的平面图。

图10是图9f中所示的第一区域的放大平面图。

图11a和图11b是示出沿图8中所示的线i-i'和ii-ii'截取的第一像素的示例的剖视图。

图11c至图11e是示出沿图8中所示的线i-i'和ii-ii'截取的第一像素的另一示例的剖视图。

图12是示出沿图8中所示的线ii-ii'截取的第一像素的另一示例的剖视图。

具体实施方式

本公开可以以各种变化和不同的形状实施；因此，本公开详细描述了示例性实施方式。然而，所描述的示例不将本公开限制于特定形状、配置等，而是适用于所有改变以及等同材料和结构。

在以下实施方式和附图中，为了方便起见，可以从描述省略与本公开不直接相关的元件，并且可以为了易于理解而示出附图中的各个元件之间的尺寸关系，但是不限制实际比例。

应当理解，当元件或层被称为在另一元件或层“上”、“连接到”或“联接到”另一元件或层时，它可以直接在另一元件或层上、直接连接到或直接联接到另一元件或层，或者还可以存在一个或多个居间的元件或层。当元件或层被称为“直接”在另一元件或层“上”、“直接连接到”或“直接联接到”另一元件或层时，不存在居间的元件或层。例如，当第一元件被描述为“联接”或“连接”到第二元件时，第一元件可以直接联接或连接到第二元件，或者第一元件可以经由一个或多个居间元件间接联接或连接到第二元件。

相同的附图标记表示相同的元件。如本文中所使用的，术语“和/或”包括相关所列项目中的一个或多个的任何和所有组合。此外，当描述本发明的实施方式时，“可以”的使用涉及“本发明的一个或多个实施方式”。当位于一列表的元素之后时，诸如“…中的至少一个”的表述修饰整个列表的元素而不修饰该列表中的个别元素。此外，术语“示例性”旨在表示示例或例示。如本文中所使用的，术语“使用(use)”、“使用(using)”和“使用(used)”可分别被认为与术语“利用(utilize)”、“利用(utilizing)”和“利用(utilized)”同义。如本文中所使用的，术语“基本上”、“约”和类似术语用作近似术语而不用作程度术语，并且旨在为将由本领域普通技术人员认识到的测量值或计算值中的固有偏差留有余量。

应当理解，尽管术语第一、第二、第三等可以在本文中用于描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应受到这些术语的限制。这些术语用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不背离示例性实施方式的教导的情况下，下面讨论的第一元件、第一组件、第一区域、第一层或第一部分可以被称为第二元件、第二组件、第二区域、第二层或第二部分。

为了便于描述，诸如“下面”、“下方”、“下部”、“上方”、“上部”等的空间相对术语可以在本文中用于描述如图中所示的一个元件或特征与另一(些)元件或特征的关系。应当理解，除了图中所描绘的定向之外，空间相对术语旨在包括设备在使用或操作中的不同定向。例如，如果图中的设备被翻转，则被描述为在其他元件或特征“下方”或“下面”的元件将随之被定向在其他元件或特征“上方”或“之上”。因此，术语“下方”可以包括上方和下方两种定向。设备可以以其他方式定向(旋转90度或处于其他定向)，并且在本文中使用的空间相对描述语应相应地解释。

本文中使用的术语是为了描述本发明的特定示例性实施方式的目的，而不是旨在限制本发明的所描述的示例性实施方式。如本文中所使用的，单数形式“一(a)”和“一个(an)”旨在也包括复数形式，除非上下文另外清楚地指示。还应当理解，当在本说明书中使用时，术语“包括(includes)”、“包括(including)”、“包含(comprises)”和/或“包含(comprising)”指定所述特征、整体、步骤、操作、元件和/或组件的存在，但不排除一个或多个其他特征、整体、步骤、操作、元件、组件和/或其组合的存在或添加。

图1a是示出根据本公开的实施方式的发光元件的视图，并且图1b是图1a中所示的发光元件的剖视图。图2a是示出根据本公开的另一实施方式的发光元件的视图，并且图2b是图2a中所示的发光元件的剖视图。图3a是示出根据本公开的另一实施方式的发光元件的视图，并且图3b是图3a中所示的发光元件的剖视图。图4a是示出根据本公开的另一实施方式的发光元件的视图，并且图4b是图4a中所示的发光元件的剖视图。

下面将描述图1a、图1b、图2a、图2b、图3a和图3b，图1a、图1b、图2a、图2b、图3a和图3b中的每个示出了通过蚀刻工艺制造的发光元件，并且下面还将描述图4a和图4b，图4a和图4b示出了通过生长工艺制造的发光元件。本公开的实施方式不限于图1a、图1b、图2a、图2b、图3a、图3b、图4a和图4b中所示的发光元件的种类和/或形状。

首先，参考图1a、图1b、图2a、图2b、图3a和图3b，每个发光元件ld可以包括第一半导体层11、第二半导体层13以及插置在第一半导体层11和第二半导体层13之间的有源层12。在示例中，发光元件ld可以被实现为其中顺序堆叠有第一半导体层11、有源层12和第二半导体层13的发光堆叠结构。

在实施方式中，发光元件ld可以具有在一个方向上延伸的形状。当发光元件ld的延伸方向是长度方向时，发光元件ld可以具有沿着延伸方向的一个端部和另一端部。第一半导体层11和第二半导体层13中的任一个可以设置在发光元件ld的一个端部处，并且第一半导体层11和第二半导体层13中的另一个可以设置在发光元件ld的另一端部处。

发光元件ld可以具有各种合适的形状。例如，发光元件ld可以具有杆状形状或棒状形状，发光元件ld在其长度方向上是长的(例如，细长的或在其长度方向上延伸)(即，具有大于1的纵横比)。例如，发光元件ld在长度方向上的长度l可以大于发光元件ld的直径d(或截面的宽度)。发光元件ld可以包括制造得足够小以具有微米级或纳米级的直径d和/或长度l的发光二极管。然而，在整个本公开中，发光元件ld的尺寸可以被修改成适于应用有发光元件ld的照明设备或自发光显示设备的要求(或设计条件)。

第一半导体层11可以包括至少一个n型半导体层。例如，第一半导体层11可以包括选自inalgan、gan、algan、ingan、aln和inn中的任何一种半导体材料，并且可以包括掺杂有第一导电掺杂剂(诸如si、ge或sn)的n型半导体层。然而，第一半导体层11不限于以上材料。第一半导体层11可配置有各种合适的材料(例如，可包括各种合适的材料或可由各种合适的材料形成)。

有源层12形成在第一半导体层11上，并且可以形成为单量子阱结构或多量子阱结构。有源层12的位置可以根据发光元件ld的种类而各种适当地改变。有源层12可以发射具有在400nm至900nm范围内的波长的光，并且可以使用双异质结构。可以在有源层12的顶部和/或底部上形成掺杂有导电掺杂剂的包覆层。在示例中，包覆层可以形成为algan层或inalgan层。在一些实施方式中，诸如algan或alingan的材料可用于形成有源层12。此外，有源层12可配置有各种合适的材料。

当具有参考电压或更大电压(例如，预定电压或更大电压)的电场被施加到发光元件ld的两个端部(或施加到两个端部之间)时，随着电子-空穴对在有源层12中复合，发光元件ld发光。通过使用这种原理来控制发光元件ld的发光，使得发光元件ld可以用作各种发光装置的光源，该光源包括在显示设备的像素中。

第二半导体层13形成在有源层12上，并且可以包括具有与第一半导体层11的类型不同类型的半导体层。第二半导体层13可以包括至少一种p型半导体材料。例如，第二半导体层13可以包括选自inalgan、gan、algan、ingan、aln和inn中的至少一种半导体材料，并且可以包括掺杂有第二导电掺杂剂(诸如mg)的p型半导体层。然而，第二半导体层13不限于上述材料。第二半导体层13可配置有各种合适的材料。

在本公开的实施方式中，第一半导体层11和第二半导体层13可以在发光元件ld的长度方向上具有不同的长度(或厚度)。在示例中，沿着发光元件ld的长度方向，第一半导体层11可以具有比第二半导体层13的长度(或厚度)相对更长(或更厚)的长度(或厚度)。因此，如图1a至图3b中所示，相比于第一半导体层11的下表面，发光元件ld的有源层12可以定位得更邻近于第二半导体层13的上表面。

在实施方式中，除了以上描述的第一半导体层11、有源层12和第二半导体层13之外，发光元件ld还可以包括设置在第二半导体层13的顶部上的附加电极15。在一些实施方式中，如图3a和图3b中所示，发光元件ld还可以包括设置在第一半导体层11的一端处的另一附加电极16。

附加电极15和16可以是欧姆接触电极，但本公开不限于此。在一些实施方式中，附加电极15和16可以是肖特基接触电极。附加电极15和16可以包括金属或金属氧化物。例如，附加电极15和16可以包括铬(cr)、钛(ti)、铝(al)、金(au)、镍(ni)、ito及其任何氧化物或合金中的一种或上述材料的混合物，但本公开不限于此。

分别包括在附加电极15和16中的材料可以彼此相同或不同(例如，附加电极15和16可以包括彼此相同的材料或彼此不同的材料)。附加电极15和16可以是基本上透明的或半透明的。因此，在发光元件ld中产生的光可以通过穿过附加电极15和16而被发射到发光元件ld的外部。在一些实施方式中，附加电极15和16可以包括不透明的金属，使得在发光元件ld中产生的光不穿过附加电极15和16，并且通过发光元件ld的除两个端部之外的区域发射到发光元件ld的外部。

在实施方式中，发光元件ld还可以包括绝缘膜14。然而，在一些实施方式中，可以省略绝缘膜14，或者绝缘膜14可以设置成仅覆盖第一半导体层11、有源层12和第二半导体层13的部分。

绝缘膜14可以防止或基本上防止当一个发光元件ld的有源层12接触除了第一半导体层11和第二半导体层13之外的导电材料时可能发生的电短路。此外，绝缘膜14形成为使得减少或最小化发光元件ld上(或发光元件ld中)的表面缺陷，从而改善发光元件ld的寿命和效率。此外，当密集地设置多个发光元件ld时，绝缘膜14可以防止或基本上防止在发光元件ld之间可能发生的不希望的短路。是否设置绝缘膜14不受限制(例如，绝缘膜14可以被省略)，只要防止或基本上防止有源层12与外部导电材料短路即可。

如图1a和图1b中所示，绝缘膜14可以设置成完全围绕包括第一半导体层11、有源层12、第二半导体层13和附加电极15的发光堆叠结构的外周。为了便于描述，图1a中所示的绝缘膜14具有展示出下方的层的切除部分，并且实际的发光元件ld中所包括的第一半导体层11、有源层12、第二半导体层13和附加电极15可以被绝缘膜14围绕(例如，沿着其周边被完全围绕)。

尽管在上述实施方式中描述了绝缘膜14设置成完全围绕第一半导体层11、有源层12、第二半导体层13和附加电极15中的每一个的外周的形状的实施方式，但是本公开不限于此。

在一些实施方式中，如图2a和图2b中所示，绝缘膜14可以围绕第一半导体层11、有源层12和第二半导体层13中的每一个的外周，但是可以不围绕(或者可以不完全围绕)设置在第二半导体层13上的附加电极15的外周。在其他实施方式中，绝缘膜14可以仅围绕附加电极15的外周的一部分，并且可以不围绕(例如，可以暴露)附加电极15的外周的另一部分。然而，绝缘膜14可暴露发光元件ld的至少两个端部。在示例中，绝缘膜14可以暴露第一半导体层11的一个端部和设置在第二半导体层13的一端处的附加电极15。在一些实施方式中，如图3a和图3b中所示，当附加电极15和16设置在发光元件ld的相对端部处时，绝缘膜14可以暴露附加电极15和16中的每一个的至少一个区域。在另一实施方式中，可以省略绝缘膜14。

根据本公开的实施方式，绝缘膜14可以包括透明绝缘材料。例如，绝缘膜14可以包括从由sio2、si3n4、al2o3和tio2组成的组中选择的至少一种绝缘材料。然而，本公开不限于此，并且绝缘膜14可以包括具有绝缘性质的各种合适的材料。

当在发光元件ld中设置绝缘膜14时，可以防止(或基本上防止)有源层12与第一电极和/或第二电极短路。此外，绝缘膜14形成为使得减少或最小化发光元件ld的表面缺陷，从而改善发光元件ld的寿命和效率。此外，当密集地设置多个发光元件ld时，绝缘膜14可以防止(或基本上防止)可能在发光元件ld之间发生的不希望的短路。

发光元件ld可以用作各种显示设备的发光源。可以通过表面处理工艺制造发光元件ld。例如，当多个发光元件ld混合在要提供给每个发光区域(例如，每个像素的发光区域或每个子像素的发光区域)的液体溶液(或溶剂)中时，可以对每个发光元件ld进行表面处理，使得发光元件ld可以不在溶液中不均匀地聚集，而是均匀地(或基本上均匀地)分散在溶液中。

包括发光元件ld的发光装置可以用在需要光源的各种类型的设备(包括显示设备)中。当多个发光元件ld设置在显示面板的每个像素的发光区域中时，发光元件ld可以用作像素的光源。然而，发光元件ld的应用领域不限于上述示例。例如，发光元件ld可以用在需要光源的其他类型的设备(诸如照明设备)中。

接下来，将参考图4a和图4b描述通过生长工艺制造的发光元件ld。

在通过生长工艺制造的发光元件ld的以下描述中，将主要描述与上述实施方式的方面和特征不同的发光元件ld的方面和特征，以避免冗余。通过未具体描述的生长工艺制造的发光元件ld的方面和特征与上述实施方式相同或基本上相似。此外，与上述实施方式的组件类似和/或相同的组件用相同的附图标记表示。

参照图4a和图4b，根据本公开的实施方式的发光元件ld包括第一半导体层11、第二半导体层13以及插置在第一半导体层11和第二半导体层13之间的有源层12。在一些实施方式中，发光元件ld可以包括具有核-壳结构的发光图案10，发光图案10包括位于其中心处的第一半导体层11、围绕第一半导体层11的至少一侧的有源层12、围绕有源层12的至少一侧的第二半导体层13以及围绕第二半导体层13的至少一侧的附加电极15。

在实施方式中，第一半导体层11可以位于发光元件ld的核(例如，中心(或中间))处。发光元件ld可以具有与第一半导体层11的形状对应的形状。在示例中，当第一半导体层11具有六棱锥形状时，发光元件ld和发光图案10也可以具有六棱锥形状。

有源层12可以设置和/或形成为在发光元件ld的长度方向上围绕第一半导体层11的外周的形状。例如，有源层12可以设置和/或形成为在发光元件ld的长度方向上围绕第一半导体层11的两个端部之间的除了设置在下侧处的另一端部之外的其他区域的形状。

第二半导体层13可以设置和/或形成为在发光元件ld的长度方向上围绕有源层12的形状，并且可以包括具有与第一半导体层11的类型不同类型的半导体层。在示例中，第二半导体层13可以包括至少一个p型半导体层。

在实施方式中，发光元件ld可以包括围绕第二半导体层13的至少一侧的附加电极15。附加电极15可以是电连接到第二半导体层13的欧姆接触电极或肖特基接触电极，但本公开不限于此。

如上所述，发光元件ld可以具有拥有两个突出端部的六棱锥形状，并且可以包括具有核-壳结构的发光图案10，发光图案10包括位于其中心处的第一半导体层11、围绕第一半导体层11的至少一侧的有源层12、围绕有源层12的至少一侧的第二半导体层13以及围绕第二半导体层13的至少一侧的附加电极15。第一半导体层11可以设置在具有六棱锥形状的发光元件ld的一个端部(或下端部)处，并且附加电极15可以设置在发光元件ld的另一端部(或上端部)处。

在一些实施方式中，发光元件ld还可以包括绝缘膜14，其设置在具有核-壳结构的发光图案10的外周上。绝缘膜14可以包括透明绝缘材料。

图5是示出根据本公开的实施方式的显示设备的平面图。在一些实施方式中，显示设备(例如，设置在显示设备中的显示面板pnl)被示出为可以使用图1a至图4b中描述的发光元件ld作为光源的设备的示例。在一些实施方式中，基于显示区域da简要地示出了显示面板pnl的结构。在一些实施方式中，在显示面板pnl中还可以设置有至少一个驱动电路(例如，扫描驱动器和数据驱动器)和/或多条线。

参照图5，显示面板pnl可以包括基础层sub(或衬底)和布置在基础层sub上的像素pxl(或子像素)。显示面板pnl和基础层sub可以具有其中显示图像的显示区域da和除显示区域da之外的非显示区域nda。

在一些实施方式中，显示区域da设置在显示面板pnl的中央区域中，并且非显示区域nda可以沿着显示面板pnl的边缘设置成围绕显示区域da(例如，围绕显示区域da的周边)。然而，显示区域da和非显示区域nda的位置不限于此，并且可以适当地改变。

基础层sub可以是显示面板pnl的基础构件。例如，基础层sub可以是下面板(例如，显示面板pnl的下板)的基础构件。

在一些实施方式中，基础层sub可以是刚性衬底或柔性衬底，使得基础层sub的材料和/或物理性质不受特别限制。在实施方式中，基础层sub可以是包括玻璃或钢化玻璃(或者由玻璃或钢化玻璃制成)的刚性衬底，并且在其他实施方式中，基础层sub可以是包括薄膜的柔性衬底，薄膜包括塑料或金属(或者由塑料或金属制成)。此外，基础层sub可以是透明衬底，但本公开不限于此。在示例中，基础层sub可以是半透明衬底、不透明衬底或反射衬底。

基础层sub上的一个区域被限定为显示区域da，并且像素pxl布置在显示区域da中，并且另一区域被限定为非显示区域nda。在示例中，基础层sub可以具有显示区域da和设置在显示区域da的周边处的非显示区域nda，显示区域da包括其中形成有像素pxl的多个像素区域。连接到显示区域da的像素pxl的各种线和/或一个或多个内置电路可以设置在非显示区域nda中。

像素pxl可以各自包括至少一个发光元件ld(例如，根据图1a至图4b中所示的实施方式中的任一个的至少一个棒型发光二极管)，至少一个发光元件ld由相应的扫描信号和相应的数据信号驱动。例如，像素pxl可以包括多个棒型发光二极管，其具有纳米级至微米级的尺寸并且彼此并联连接。多个棒型发光二极管可以形成像素pxl的光源。

尽管在图5中示出了像素pxl布置成条形形状的实施方式，但是本公开不限于此。例如，像素pxl可以布置成各种合适的像素布置形式。

图6是示出包括在图5中所示的显示设备中的像素的示例的电路图。

参照图6，像素pxl可以包括发光单元emu和用于驱动发光单元emu的像素驱动电路dc。

发光单元emu可以连接在第一电源vdd(或第一驱动电源)和第二电源vss(或第二驱动电源)之间。发光单元emu可以包括并联连接在第一电源vdd(或施加有第一电源vdd的第一电力线pl1)和第二电源vss(或施加有第二电源vss的第二电力线pl2)之间的多个发光元件ld。

发光单元emu可以包括经由像素驱动电路dc连接到第一电源vdd的第一电极elt1(或第一对准电极)、连接到第二电源vss的第二电极elt2(或第二对准电极)以及在相同的方向上并联连接在第一电极elt1和第二电极elt2之间的多个发光元件ld。例如，第一电极elt1可以是阳极电极，并且第二电极elt2可以是阴极电极。

发光单元emu中所包括的发光元件ld中的每个可以包括通过第一电极elt1连接到第一电源vdd的第一端部和通过第二电极elt2连接到第二电源vss的第二端部。第一电源vdd可以是高电势电源，并且第二电源vss可以是低电势电源。在像素pxl的发射周期期间，第一电源vdd和第二电源vss之间的电势差可以设置为发光元件ld的阈值电压或更大的电压。

如上所述，在相同的方向(例如，正向方向)上并联连接在分别被提供有具有不同电势的电压的第一电极elt1和第二电极elt2之间的发光元件ld可以形成有效光源。

发光单元emu的发光元件ld可以发射具有与通过相应的像素驱动电路dc提供的驱动电流对应的亮度的光。例如，像素驱动电路dc可以在每个帧周期期间向发光单元emu提供与相应帧数据的灰度值对应的驱动电流。提供给发光单元emu的驱动电流可以分开流过沿相同方向连接的发光元件ld。因此，在每个发光元件ld发射具有与流过其的电流对应的亮度的光的情况下，发光单元emu发射具有与驱动电流对应的亮度的光。

在一些实施方式中，除了形成相应的有效光源的发光元件ld之外，发光单元emu还可以包括至少一个无效光源。例如，至少一个发光元件ldr(在下文中，称为“反向发光元件ldr”)可以反向连接在发光单元emu的第一电极elt1和第二电极elt2之间。反向发光元件ldr与形成有效光源的发光元件ld一起并联连接在第一电极elt1和第二电极elt2之间，但是反向发光元件ldr可以在与发光元件ld所连接的方向相反的方向上连接在第一电极elt1和第二电极elt2之间。尽管参考驱动电压(例如，正向驱动电压)施加在第一电极elt1和第二电极elt2之间，但是反向发光元件ldr可以保持非激活状态(例如，可以不发光)，并且因此，没有电流可以流过(或者基本上没有电流可以流过)反向发光元件ldr。

在本公开的实施方式中，像素驱动电路dc可包括第一晶体管m1、第二晶体管m2、第三晶体管m3和存储电容器cst。

第一晶体管(例如，驱动晶体管)m1的第一电极可以连接到第一电源vdd，并且第一晶体管m1的第二电极可以电连接到发光单元emu的第一电极elt1。第一晶体管m1的栅电极可以连接到第一节点n1。第一晶体管m1可以与第一节点n1处的电压对应地控制提供给发光元件ld的驱动电流量。

此外，第一晶体管m1还可以包括连接到第一电极elt1的背栅电极。背栅电极可以设置成与栅电极重叠且绝缘层插置在背栅电极和栅电极之间，形成(或构成)第一晶体管m1的主体，并用作栅电极。

第二晶体管(例如，开关晶体管)m2的第一电极可以连接到数据线dl，并且第二晶体管m2的第二电极可以连接到第一节点n1。第二晶体管m2的第一电极和第二电极是彼此不同的电极。例如，当第一电极是源电极时，第二电极可以是漏电极。第二晶体管m2的栅电极可以连接到扫描线sl。

当从扫描线sl提供具有第二晶体管m2可以导通的电压(例如，栅极导通电压)的扫描信号时，第二晶体管m2可以导通以电连接数据线dl和第一节点n1。相应帧的数据信号可以提供给数据线dl。因此，数据信号可以传输到第一节点n1。传输到第一节点n1的数据信号可以存储在存储电容器cst中。

存储电容器cst的一个电极可以连接到第一节点n1，并且存储电容器cst的另一电极可以连接到发光单元emu的第一电极elt1(或第一晶体管m1的第二电极)。存储电容器cst可以充入与提供给第一节点n1的数据信号对应的电压，并且可以保持充电的电压，直到提供下一帧的数据信号。

第三晶体管m3的栅电极可以连接到感测信号线ssl。第三晶体管m3的一个电极可以连接到感测线senl，并且第三晶体管m3的另一电极可以连接到发光单元emu的第一电极elt1。第三晶体管m3可根据在感测周期中提供给感测信号线ssl的感测信号将发光单元emu的第一电极elt1处的电压(例如，电压值)(或发光元件ld的阳极电极处的电压)传输到感测线senl。通过感测线senl传输的电压可以提供给外部电路(例如，时序控制器)，并且外部电路可以基于所提供的电压值提取像素pxl的特性信息(例如，第一晶体管m1的阈值电压等)。所提取的特性信息可用于转换图像数据，从而补偿像素pxl的特性变化。

为了便于描述，尽管在图6中示出了像素pxl包括三个晶体管和一个电容器的实施方式，但是本公开不限于此。在其他实施方式中，可以对像素驱动电路dc的结构进行各种适当的修改。在示例中，像素驱动电路dc可以附加地包括各种合适的晶体管，诸如用于初始化第一节点n1的初始化晶体管和/或用于控制发光元件ld的发射时间的发射控制晶体管或者诸如用于提升第一节点n1处的电压的升压电容器的其他电路元件。

尽管在图6中示出了其中像素驱动电路dc中所包括的所有晶体管(例如，第一晶体管m1、第二晶体管m2和第三晶体管m3)是n型晶体管的实施方式，但是本公开不限于此。例如，像素驱动电路dc中所包括的第一晶体管m1、第二晶体管m2和第三晶体管m3中的至少一个可以改变为p型晶体管。

图7是示出包括在图5中所示的显示设备中的像素的示例的平面图。基于驱动发光元件ld的像素驱动电路dc(例如，参见图6)，在图7中示出了图5中所示的区域aa中的像素pxl的结构。图8是示出图7中所示的像素中的第一像素的示例的平面图。图9a至图9e是示出图8中所示的第一像素的导电层和半导体层的平面图。图9f是示出图7中所示的像素中的第一像素的示例的平面图。图10是图9f中所示的第一区域a1的放大平面图。基于发光元件ld，在图10中示出了像素pxl的结构。图11a和图11b是示出沿图8中所示的线i-i'和ii-ii'截取的第一像素的示例的剖视图。

首先，参考图7，区域aa可以包括第一像素pxl1(或第一像素区域pxa1)、第二像素pxl2(或第二像素区域pxa2)和第三像素pxl3(或第三像素区域pxa3)。第一像素pxl1、第二像素pxl2和第三像素pxl3可以一起形成(或构成)一个单元像素pxl。

在一些实施方式中，第一像素pxl1、第二像素pxl2和第三像素pxl3可以发射不同颜色的光。在示例中，第一像素pxl1可以是发射红光的红色像素，第二像素pxl2可以是发射绿光的绿色像素，并且第三像素pxl3可以是发射蓝光的蓝色像素。然而，构成单元像素的像素的颜色、种类和/或数量不受特别限制。在示例中，从像素中的每个发射的光的颜色可以不同地改变。在一些实施方式中，第一像素pxl1、第二像素pxl2和第三像素pxl3可以发射相同颜色的光。例如，第一像素pxl1、第二像素pxl2和第三像素pxl3可以是发射蓝光的蓝色像素。

第一像素pxl1、第二像素pxl2和第三像素pxl3彼此相同或基本上相似。因此，在下文中，作为示例将对第一像素pxl1进行描述。

参照图8和图11a，第一像素pxl1(或基础层sub)可以具有位于第一像素区域pxa1的中央部分处的第一区域a1和围绕第一区域a1的第二区域a2。

第一像素pxl1可以包括第一导电层bml、缓冲层bfl、半导体层、第一绝缘层gi、第二导电层gat、第二绝缘层ild1、第三导电层sd1、第三绝缘层ild2、第四导电层sd2和第四绝缘层(例如，保护层)pw。如图11a中所示，第一导电层bml、缓冲层bfl、半导体层、第一绝缘层gi、第二导电层gat、第二绝缘层ild1、第三导电层sd1、第三绝缘层ild2、第四导电层sd2和第四绝缘层pw可以顺序堆叠在基础层sub上。此外，第一导电层bml、半导体层、第二导电层gat、第三导电层sd1和第四导电层sd2可以仅设置在基础层sub的第二区域a2处，并且可以不与第一区域a1重叠(或延伸到第一区域a1中)。

第一导电层bml可以设置在基础层sub的第二区域a2处，并且包括背栅电极bge、第一电容器电极cst_e1和水平感测线senl_h。

如图8和图9a中所示，背栅电极bge在平面上可以位于第一区域a1的下侧处，并且可以完全覆盖第一晶体管m1，这将在下面更详细地描述。背栅电极bge可以与以上参照图6所描述的背栅电极基本上相同，并且可以形成第一晶体管m1的背栅电极。

第一电容器电极cst_e1可以在第二方向dr2上从背栅电极bge延伸，并且在平面上可以设置在第一区域a1的右侧处。第一电容器电极cst_e1可以形成以上参考图6所描述的存储电容器cst的另一电极。

水平感测线senl_h可以与背栅电极bge间隔开，并且在平面上可以设置在第一像素区域pxa1的最下侧处。水平感测线senl_h可以在第一方向dr1上延伸，并且可以延伸跨过第一像素区域pxa1、第二像素区域pxa2和第三像素区域pxa3。第一像素pxl1、第二像素pxl2和第三像素pxl3可以连接到一条(例如，相同的)水平感测线senl_h。

第一导电层bml可以包括选自钼(mo)、铝(al)、铂(pt)、钯(pd)、银(ag)、镁(mg)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、钛(ti)、钽(ta)、钨(w)和铜(cu)中的至少一种金属。第一导电层bml可以具有单层结构或多层结构。

回到参考图11a，缓冲层bfl可以设置在基础层sub的整个表面上。缓冲层bfl可以防止(或基本上防止)杂质离子的扩散和湿气和/或外部空气的渗透，并且可以执行表面平坦化功能。缓冲层bfl可以包括氮化硅、氧化硅、氮氧化硅等。根据基础层sub的种类(例如，基础层sub的材料)、工艺条件等，可以省略缓冲层bfl。

半导体层可以设置在缓冲层bfl上(或者当省略缓冲层bfl时设置在基础层sub上)。半导体层可以是形成第一晶体管m1、第二晶体管m2和第三晶体管m3的沟道的有源层。

半导体层可以包括彼此间隔开的第一半导体图案act1、第二半导体图案act2和第三半导体图案act3。

参照图8和图9b，第一半导体图案act1在平面上可以位于第一区域a1的下侧处，并且可以形成第一晶体管m1的沟道。

第二半导体图案act2在平面上可以位于第一区域a1的上侧处，并且可以形成第二晶体管m2的沟道。第二半导体图案act2可以与第一区域a1的上侧(例如，上边缘)相邻，并且可以限定第一区域a1的上侧。

第三半导体图案act3在平面上可以位于第一区域a1的下侧处。第三半导体图案act3可以位于第一半导体图案act1的下侧处并且可以形成第三晶体管m3的沟道。

第一半导体图案act1、第二半导体图案act2和第三半导体图案act3中的每一个可以包括源区和漏区，源区和漏区分别接触第一晶体管电极(或源电极)和第二晶体管电极(或漏电极)。源区和漏区之间的区可以是沟道区。

半导体层可以包括氧化物半导体。半导体图案的沟道区是未掺杂杂质的半导体图案，并且可以是本征半导体。源区和漏区可以是掺杂有杂质(例如，n型杂质)的半导体图案。在一些实施方式中，半导体层可以包括硅半导体。例如，半导体层可以是包括多晶硅、非晶硅、低温多晶硅(ltps)等(或由多晶硅、非晶硅、低温多晶硅(ltps)等制成)的半导体图案。

返回参考图11a，第一绝缘层(例如，栅极绝缘层)gi可以设置在半导体层和缓冲层bfl(或基础层sub)上。第一绝缘层gi可以设置(例如，大致设置)成遍及基础层sub的整个表面。第一绝缘层gi可以是具有栅极绝缘功能的栅极绝缘层。

第一绝缘层gi可以包括无机绝缘材料，诸如硅化合物或金属氧化物。例如，第一绝缘层gi可以包括氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钽、氧化铪、氧化锆、氧化钛或其任何组合。第一绝缘层gi可以是单层或多层结构，在多层结构中，堆叠有包括不同材料(或由不同材料制成)的层。

第二导电层gat可以设置在第一绝缘层gi上。第二导电层gat可以包括扫描线sl、第二电容器电极cst_e2、感测信号线ssl和第一电力线pl1(和/或第二电力线pl2)。

参照图8和图9c，扫描线sl可以在第一方向dr1上延伸，并且可以一直延伸到另一单元像素区域。扫描线sl在平面上位于第一区域a1的上侧处，并且可以设置在第一像素区域pxa1的最上侧处。扫描线sl可以与第二半导体图案act2重叠，并且可以形成第二晶体管m2的栅电极。

第二电容器电极cst_e2可以在第二方向dr2上延伸，并且在平面上可以设置在第一区域a1的右侧处。第二电容器电极cst_e2可以与第一电容器电极cst_e1重叠并且可以形成存储电容器cst(例如，参见图6)的一个电极。此外，第二电容器电极cst_e2可以与第一半导体图案act1重叠，并且可以形成第一晶体管m1的栅电极。

感测信号线ssl可以在第一方向dr1上延伸并且可以一直延伸到另一单元像素区域。感测信号线ssl在平面上可以设置在第一区域a1的下侧处。感测信号线ssl可以与第三半导体图案act3重叠，并且可以形成第三晶体管m3的栅电极。

第一电力线pl1(和/或第二电力线pl2)可以在第一方向dr1上延伸，并且可以一直延伸到另一单元像素区域。第一电力线pl1(和/或第二电力线pl2)可以在平面上设置在第一区域a1的下侧处，并且可以设置在第一像素区域pxa1的最下侧处。

第一电力线(例如，第一水平电力线)pl1和第二电力线(例如，第二水平电力线)pl2(例如，参见图6)可以沿着第二方向dr2交替和重复地设置。例如，第一电力线pl1可以设置在第一像素区域pxa1的下部处，并且第二电力线pl2可以位于第一像素区域pxa1的外部，同时与第一像素区域pxa1的上部相邻。

第一电力线pl1和第二电力线pl2可以包括选自钼(mo)、铝(al)、铂(pt)、钯(pd)、银(ag)、镁(mg)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、钛(ti)、钽(ta)、钨(w)和铜(cu)中的至少一种金属。第一电力线pl1和第二电力线pl2可以具有单层结构或多层结构。

返回参考图11a，第二绝缘层(例如，层间绝缘层)ild1可以设置在第二导电层gat之上，并且可以设置(例如，大致设置)成遍及基础层sub的整个表面。第二绝缘层ild1可以是使第二导电层gat和第三导电层sd1彼此绝缘的层间绝缘层。

第二绝缘层ild1可以包括无机绝缘材料，诸如氧化硅、氮化硅、氮氧化硅、氧化铪、氧化铝、氧化钛、氧化钽或氧化锌。然而，本公开不限于此，并且第二绝缘层ild1可以包括有机绝缘材料，诸如聚丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、不饱和聚酯树脂、聚苯醚树脂、聚苯硫醚树脂或苯并环丁烯(bcb)。第二绝缘层ild1可以是单层或者可以具有多层结构，在多层结构中堆叠有包括不同材料(或由不同材料制成)的层。

第三导电层sd1可以设置在第二绝缘层ild1上。第三导电层sd1可以包括第三电容器电极cst_e3、数据线dl、垂直感测线senl_v以及第一桥接图案brp1、第二桥接图案brp2、第三桥接图案brp3、第四桥接图案brp4和第五桥接图案brp5。

参照图8和图9d，第三电容器电极cst_e3可以设置成与第二电容器电极cst_e2(以及第一电容器电极cst_e1)重叠。第三电容器电极cst_e3与第一电容器电极cst_e1一起可以形成存储电容器cst的另一电极。例如，存储电容器cst可以包括由第二电容器电极cst_e2和第一电容器电极cst_e1形成的第一电容器和由第二电容器电极cst_e2和第三电容器电极cst_e3形成的第二电容器，并且第一电容器和第二电容器可以彼此并联连接。通过第一电容器电极cst_e1、第二电容器电极cst_e2和第三电容器电极cst_e3的重叠结构，可以在第一区域a1外部的有限空间中充分地确保存储电容器cst的电容。

数据线dl可以在第二方向dr2上延伸，并且可以一直延伸到另一单元像素区域。数据线dl可以设置在第一区域a1的左侧处。数据线dl可以与第二半导体图案act2的部分区域(或第二晶体管m2的源区)重叠，并且可以通过接触开口(例如，接触孔)cnt连接到第二半导体图案act2的部分区域。数据线dl的一部分可以形成第二晶体管m2的第一晶体管电极。

垂直感测线senl_v可以在第二方向dr2上延伸并且可以一直延伸到另一单元像素区域。垂直感测线senl_v可以设置在第一区域a1(和数据线dl)的左侧处，并且可以设置成用于包括第一像素pxl1、第二像素pxl2和第三像素pxl3的每个单元像素。垂直感测线senl_v可以与水平感测线senl_h重叠，并且可以连接到通过接触开口cnt暴露的水平感测线senl_h。

第一桥接图案brp1可以设置在第一区域a1的上侧处。第一桥接图案brp1可与第二半导体图案act2的部分区域(或第二晶体管m2的漏区)重叠，可连接到第二半导体图案act2的通过接触开口(例如，接触孔)cnt暴露的部分区域，且可形成第二晶体管m2的第二晶体管电极。此外，第一桥接图案brp1可以与第二电容器电极cst_e2重叠，并且可以通过接触开口(例如，接触孔)cnt连接到第二电容器电极cst_e2。因此，第二晶体管m2的第二晶体管电极可连接到第二电容器电极cst_e2(即，存储电容器cst(例如，参见图6)的另一电极)。

第二桥接图案brp2可以从第三电容器电极cst_e3向下延伸，并且可以与第一半导体图案act1的部分区域(或第一晶体管m1的漏区)和第三半导体图案act3的部分区域(或第三晶体管m3的源区)重叠。第二桥接图案brp2可以连接到第一半导体图案act1的通过接触开口(例如，接触孔)cnt暴露的部分区域，并且可以形成第一晶体管m1的第二晶体管电极。此外，第二桥接图案brp2可以连接到第三半导体图案act3的通过接触开口(例如，接触孔)cnt暴露的部分区域，并且可以形成第三晶体管m3的第一晶体管电极。

此外，第二桥接图案brp2可以连接到通过接触开口(例如，接触孔)cnt暴露的第一电容器电极cst_e1。第二桥接图案brp2可以与第三电容器电极cst_e3一体地形成。因此，第三电容器电极cst_e3可以连接到第一电容器电极cst_e1并且可以形成存储电容器cst(例如，参见图6)的另一电极。

第三桥接图案brp3可以设置在第一区域a1的下侧处，可以与第一半导体图案act1的部分区域(或第一晶体管m1的源区)重叠，可以连接到第一半导体图案act1的通过接触开口(例如，接触孔)cnt暴露的部分区域，并且可以形成第一晶体管m1的第一晶体管电极。

第四桥接图案brp4可与第三半导体图案act3的部分区域(或第三晶体管m3的漏区)重叠，可连接到第三半导体图案act3的通过接触开口(例如，接触孔)cnt暴露的部分区域，且可形成第三晶体管m3的第二晶体管电极。此外，第四桥接图案brp4可以与水平感测线senl_h重叠，并且可以通过接触开口(例如，接触孔)cnt连接到水平感测线senl_h。因此，第三晶体管m3可以通过水平感测线senl_h连接到垂直感测线senl_v。

第五桥接图案brp5可以与第一电力线pl1(和/或第二电力线pl2)重叠，并且可以通过接触开口(例如，接触孔)cnt连接到第一电力线pl1(和/或第二电力线pl2)。

第三导电层sd1可以包括选自钼(mo)、铝(al)、铂(pt)、钯(pd)、银(ag)、镁(mg)、金(au)、镍(ni)、钕(nd)、铱(ir)、铬(cr)、钛(ti)、钽(ta)、钨(w)和铜(cu)中的至少一种金属。第三导电层sd1可以具有单层结构或多层结构。

返回参考图11a，第三绝缘层(例如，层间绝缘层)ild2可以设置在第三导电层sd1之上，并且可以设置(例如，大致设置)成遍及基础层sub的整个表面。第三绝缘层ild2可以是层间绝缘层，使得其使第三导电层sd1和第四导电层sd2彼此绝缘。

与第二绝缘层ild1类似，第三绝缘层ild2可以包括无机绝缘材料，并且可以是单层或者可以具有多层结构，在多层结构中堆叠有包括不同材料(或由不同材料制成)的层。

因为导电图案不设置在基础层sub的第一区域a1中，所以第一区域a1中的第三绝缘层ild2的顶表面可以是平坦的(或基本上平坦的)。基于基础层sub，第一区域a1中的第三绝缘层ild2的顶表面的高度可以低于第二区域a2中的第三绝缘层ild2的顶表面的高度。

第四导电层sd2可以设置在第三绝缘层ild2上。第四导电层sd2可以包括第一垂直电力线pl1_v、第二垂直电力线pl2_v和第六桥接图案brp6。

参照图8和图9e，第一垂直电力线pl1_v可以在第二方向dr2上延伸，并且可以一直延伸到另一单元像素区域。第一垂直电力线pl1_v可以设置在第一区域a1的右侧处，并且可以限定第一区域a1的右侧。第一垂直电力线pl1_v可以包括与第三桥接图案brp3重叠的突出部分(例如，突起部)，并且可以通过接触开口(例如，接触孔)cnt(和突出部分)连接到第三桥接图案brp3。因此，第一垂直电力线pl1_v可以通过第三桥接图案brp3连接到第一晶体管m1。

此外，第一垂直电力线pl1_v可以与第五桥接图案brp5重叠，并且可以通过接触开口(例如，接触孔)cnt连接到第五桥接图案brp5。因此，第一垂直电力线pl1_v可以通过第五桥接图案brp5连接到第一电力线pl1。因此，第一垂直电力线pl1_v和第一电力线pl1可以在整个显示设备中具有网状结构。

第二垂直电力线pl2_v可以在第二方向dr2上延伸并且可以一直延伸到另一单元像素区域。第二垂直电力线pl2_v可以设置在第一区域a1的左侧处。第二垂直电力线pl2_v可以邻近第一区域a1的左侧并且可以限定第一区域a1的左侧。第二垂直电力线pl2_v可以通过第二接触开口(例如，第二接触孔)cnt2连接到第二电极elt2(例如，参见图9f)，这将在下面更详细地描述。

第六桥接图案brp6可以设置在第一区域a1的右侧(或右上侧)处并且可以与第三电容器电极cst_e3重叠。第六桥接图案brp6可以连接到通过接触开口(例如，接触孔)cnt暴露的第三电容器电极cst_e3。第六桥接图案brp6可以通过第一接触开口(例如，第一接触孔)cnt1连接到第一电极elt1(例如，参见图9f)，这将在下面更详细地描述。因此，第一电极elt1(例如，参见图9f)可以通过第六桥接图案brp6以及第三电容器电极cst_e3(和第二桥接图案brp2)连接到第一晶体管m1的第二晶体管电极。

返回参考图11a，第四绝缘层pw可以设置在第四导电层sd2之上，并且可以设置(例如，大致设置)在基础层sub的整个表面上。

第四绝缘层pw可以包括绝缘层，该绝缘层包括无机材料和/或有机材料。在示例中，第一堤图案至第三堤图案可以包括至少一个无机层，该无机层包括各种合适的无机绝缘材料，诸如氮化硅(sinx)或氧化硅(siox)。在其他实施方式中，第四绝缘层pw可以包括具有各种合适的有机绝缘材料的至少一个有机层和/或至少一个光刻胶层，或者可以配置为包括有机/无机材料的单层或多层绝缘体。例如，第四绝缘层pw可以被各种修改成具有不同的合适材料。

在一些实施方式中，第四绝缘层pw可以包括在第一区域a1中暴露第三绝缘层ild2的开口。

如图10中所示，第四绝缘层pw可以包括与第一区域a1一致(例如，与第一区域a1对应)的开口并且在平面上可以围绕第一区域a1(例如，可以围绕第一区域a1的周边)。第一区域a1可以由第四绝缘层pw限定。

第四绝缘层pw中的开口的宽度(例如，在第一方向dr1上的宽度)可以比发光元件ld的长度(例如，图1a至图4b中的长度l)长。

在实施方式中，第四绝缘层pw可以具有拥有梯形形状的截面，该梯形形状的宽度在第一开口(例如，邻近第一区域a1的部分)处随着其接近梯形形状的顶部而变窄。第四绝缘层pw可以在与第一区域a1相邻的侧表面处具有倾斜表面。然而，第四绝缘层pw的形状不限于此，并且第四绝缘层pw可以具有拥有半圆形或半椭圆形形状的截面，该半圆形或半椭圆形形状的宽度随着其接近半圆形或半椭圆形形状的顶部而变窄。第四绝缘层pw可以在与第一区域a1相邻的侧表面处具有弯曲表面。例如，在本公开中，第四绝缘层pw的形状不受特别限制，并且可以被各种适当的修改。

在实施方式中，第四绝缘层pw可以是反射构件。在示例中，第四绝缘层pw与设置在其顶部上的第一电极elt1和第二电极elt2一起可以用作反射构件，其通过在期望的方向上引入从每个发光元件ld发射的光来改善第一像素pxl1(或像素)的光学效率。

返回参考图11a，第一电极elt1和第二电极elt2可以设置在第四绝缘层pw上。第一电极elt1和第二电极elt2可以设置在第一区域a1中并且彼此间隔开。

第一电极elt1和第二电极elt2可以具有与第四绝缘层pw的形状对应的形状。例如，第一电极elt1和第二电极elt2可以在厚度方向(例如，第三方向dr3)上突出，同时分别具有与第四绝缘层pw对应(例如，与第四绝缘层pw的第一部分pw_s1和第二部分pw_s2对应)的倾斜表面或弯曲表面。

参考图9f，第一电极elt1可以在第二方向dr2上延伸(例如，可以大致在第二方向dr2上延伸)，并且可以设置在第一区域a1的右侧处。第一电极elt1可以与第六桥接图案brp6重叠，并且可以通过暴露第六桥接图案brp6的第一接触开口cnt1连接到第六桥接图案brp6。因此，第一电极elt1可以通过第六桥接图案brp6和第三电容器电极cst_e3(以及第二桥接图案brp2)连接到第一晶体管m1的第二晶体管电极。

第一电极elt1可以包括在第一区域a1中在第一方向dr1上突出的第一突出部分(例如，第一突出部)。第一突出部分在第二方向dr2上的长度可以类似于第一区域a1在第二方向dr2上的长度。例如，第一突出部分在第二方向dr2上的长度可以小于第一区域a1在第二方向dr2上的长度。

第二电极elt2可以在第二方向dr2上延伸(例如，可以大致在第二方向dr2上延伸)，并且可以设置在第一区域a1的左侧处。此外，第二电极elt2可以一直延伸到另一像素区域。

第二电极elt2可以与第二垂直电力线pl2_v重叠，并且可以通过暴露第二垂直电力线pl2_v的第二接触开口cnt2连接到第二垂直电力线pl2_v。

第二电极elt2可以包括在第一区域a1中沿第一方向dr1突出的第二突出部分(例如，第二突出部)。第二突出部分可以面对第一电极elt1的第一突出部分，并且可以与第一电极elt1的第一突出部分间隔开。第二突出部分在第二方向dr2上的长度可以类似于第一区域a1在第二方向dr2上的长度。例如，第二突出部分在第二方向dr2上的长度可以等于第一电极elt1的第一突出部分在第二方向dr2上的长度。

第一电极elt1和第二电极elt2中的每一个可以包括至少一种导电材料。在示例中，第一电极elt1和第二电极elt2中的每一个可以包括金属(诸如ag、mg、al、pt、pd、au、ni、nd、ir、cr、ti或其任何合金)、导电氧化物(诸如ito、izo、zno或itzo)和导电聚合物(诸如pedot)中的至少一种材料，但是本公开不限于此。

此外，第一电极elt1和第二电极elt2中的每一个可以设置成单层结构或设置为多层结构。在示例中，第一电极elt1和第二电极elt2中的每一个可以包括至少一个反射电极层。此外，第一电极elt1和第二电极elt2中的每一个还可以选择性地包括设置在反射电极层的顶部和/或底部上的至少一个透明电极层和覆盖反射电极层和/或透明电极层的顶部的至少一个导电封盖层中的至少一个。

在一些实施方式中，第一电极elt1和第二电极elt2中的每一个的反射电极层可以由具有均匀反射率的导电材料制成。在实施方式中，反射电极层可包括至少一种金属，诸如ag、mg、al、pt、pd、au、ni、nd、ir、cr及其合金，但本公开不限于此。也就是说，反射电极层可以由各种合适的反射导电材料制成。当第一电极elt1和第二电极elt2中的每一个包括反射电极层时，第一电极elt1和第二电极elt2可以允许从发光元件ld中的每个的两端(例如，第一端部ep1和第二端部ep2)发射的光在显示图像的方向(例如，前方向)上进一步前进。例如，当第一电极elt1和第二电极elt2设置成面对发光元件ld中的每个的第一端部ep1和第二端部ep2同时具有与第四绝缘层pw的形状(例如，第一区域a1处的侧表面的形状)对应的倾斜表面或弯曲表面时，从发光元件ld中的每个的第一端部ep1和第二端部ep2发射的光可以被第一电极elt1和第二电极elt2反射以在显示面板pnl(例如，参见图5)的前方向(例如，基础层sub的上方向)上进一步前进。因此，可以改善发光元件ld的光提取效率。

此外，第一电极elt1和第二电极elt2中的每一个的透明电极层可以包括各种合适的透明电极材料(或者可以由各种合适的透明电极材料制成)。在示例中，透明电极层可以包括ito、izo或itzo，但本公开不限于此。在实施方式中，第一电极elt1和第二电极elt2中的每一个可以具有包括ito/ag/ito的堆叠结构的三层结构。如上所述，当第一电极elt1和第二电极elt2中的每一个设置成包括多个(例如，至少两个)层的多层结构时，可以减小或最小化由rc延迟引起的电压降。因此，可以将期望的电压有效地传输到发光元件ld。

另外，当第一电极elt1和第二电极elt2中的每一个包括覆盖反射电极层和/或透明电极层的导电封盖层时，第一电极elt1和第二电极elt2中的每一个的反射电极层等可能不会由于在像素pxl的制造工艺等中出现的缺陷而被损坏。然而，第一电极elt1和第二电极elt2中可以选择性地包括导电封盖层。在一些实施方式中，可以省略导电封盖层。此外，导电封盖层可以被认为是第一电极elt1和第二电极elt2中的每一个的组件，或者可以被认为是设置在第一电极elt1和第二电极elt2中的每一个上的单独的组件。

第五绝缘层ins1可以设置在第一电极elt1和第二电极elt2的一区域(例如，部分)上。例如，第五绝缘层ins1可以形成为覆盖(或部分地覆盖)第一电极elt1和第二电极elt2的弯曲部分，并且可以包括暴露第一电极elt1和第二电极elt2的其他区域(例如，平坦部分)的开口。

在实施方式中，第五绝缘层ins1可以主要形成为完全覆盖第一电极elt1和第二电极elt2。在发光元件ld被提供并在第五绝缘层ins1上对准之后，第五绝缘层ins1可以被部分地开口(或去除)以在第一接触部分和第二接触部分处暴露第一电极elt1和第二电极elt2。在另一实施方式中，在完成发光元件ld的供给和对准之后，第五绝缘层ins1可以以局部设置在发光元件ld的底部上的单独图案的形式被图案化。

例如，第五绝缘层ins1插置在第一电极elt1和第二电极elt2与发光元件ld之间，并且可以暴露第一电极elt1和第二电极elt2中的每一个的至少一个区域。在形成第一电极elt1和第二电极elt2之后，可以形成第五绝缘层ins1以覆盖第一电极elt1和第二电极elt2，从而防止在后续工艺中对第一电极elt1和第二电极elt2造成损坏(或在后续工艺中减小第一电极elt1和第二电极elt2的改变)，或者防止或基本上防止在后续工艺中产生(educed)金属。此外，第五绝缘层ins1可以稳定地支承发光元件ld。在一些实施方式中，可以省略第五绝缘层ins1。

发光元件ld可以在其中形成有第五绝缘层ins1的发光区域ema(例如，第一区域a1)中提供和对准。在示例中，发光元件ld可以通过喷墨工艺等提供在发光区域ema中，并且可以通过施加到第一电极elt1和第二电极elt2的对准电压(例如，预定对准电压或对准信号)在第一电极elt1和第二电极elt2之间对准。

第六绝缘层ins2可以设置在发光元件ld之上，例如，设置在于第一电极elt1和第二电极elt2之间对准的发光元件ld的顶部上，并且可以暴露发光元件ld的第一端部ep1和第二端部ep2。例如，第六绝缘层ins2不覆盖发光元件ld的第一端部ep1和第二端部ep2，而是可以仅部分地设置在发光元件ld的一个区域的顶部上。第六绝缘层ins2可以形成为独立的图案，但是本公开不限于此。此外，如图11b中所示，当在形成第六绝缘层ins2之前在第五绝缘层ins1和发光元件ld之间存在分隔空间时，该空间可以被第六绝缘层ins2填充。因此，可以更稳定地支承发光元件ld。

第一接触电极cne1和第二接触电极cne2可以设置在第一电极elt1和第二电极elt2以及发光元件ld的第一端部ep1和第二端部ep2上。在实施方式中，如图11a中所示，第一接触电极cne1和第二接触电极cne2可以设置在相同的层中。第一接触电极cne1和第二接触电极cne2可以通过相同的工艺包括相同的导电材料(或可以由相同的导电材料形成)，但是本公开不限于此。

第一接触电极cne1和第二接触电极cne2可以分别将发光元件ld的第一端部ep1和第二端部ep2电连接到第一电极elt1和第二电极elt2。

例如，第一接触电极cne1可以在第一电极elt1上设置成接触第一电极elt1。在示例中，第一接触电极cne1可以设置成在第一电极elt1的未被第五绝缘层ins1覆盖的区域处接触第一电极elt1。此外，第一接触电极cne1可以在至少一个发光元件ld(例如，多个发光元件ld中的每一个)的与第一电极elt1相邻的第一端部ep1上设置成接触第一端部ep1。例如，第一接触电极cne1可以设置成覆盖发光元件ld中的每个的第一端部ep1和第一电极elt1的与发光元件ld对应的至少一个区域。因此，发光元件ld中的每个的第一端部ep1可以电连接到第一电极elt1。

类似地，第二接触电极cne2可以在第二电极elt2上设置成接触第二电极elt2。在示例中，第二接触电极cne2可以设置成在第二电极elt2的未被第五绝缘层ins1覆盖的一个区域处与第二电极elt2接触。此外，第二接触电极cne2可以在至少一个发光元件ld(例如，多个发光元件ld中的每一个)的与第二电极elt2相邻的第二端部ep2上设置成接触第二端部ep2。例如，第二接触电极cne2可以设置成覆盖发光元件ld中的每个的第二端部ep2和第二电极elt2的与发光元件ld对应的至少一个区域。因此，发光元件ld中的每个的第二端部ep2可以电连接到第二电极elt2。

第七绝缘层ins3可以在基础层sub的一个表面上形成和/或设置成覆盖第四绝缘层pw、第一电极elt1和第二电极elt2、发光元件ld以及第一接触电极cne1和第二接触电极cne2，在基础层sub的所述一个表面上形成有第四绝缘层pw、第一电极elt1和第二电极elt2、发光元件ld以及第一接触电极cne1和第二接触电极cne2。第七绝缘层ins3可以包括薄膜封装层，该薄膜封装层包括至少一个无机层和/或至少一个有机层，但是本公开不限于此。在一些实施方式中，至少一个外涂层可以进一步设置在第七绝缘层ins3的顶部上。

在一些实施方式中，第五绝缘层ins1、第六绝缘层ins2和第七绝缘层ins3中的每一个可以设置成单层或设置为多层结构，并且可以包括至少一种无机绝缘材料和/或至少一种有机绝缘材料。例如，第五绝缘层ins1、第六绝缘层ins2和第七绝缘层ins3中的每一个可以包括各种合适的有机/无机绝缘材料(包括氮化硅(sinx))，但是构成第五绝缘层ins1、第六绝缘层ins2和第七绝缘层ins3中的每一个的一种或多种材料不受特别限制。此外，第五绝缘层ins1、第六绝缘层ins2和第七绝缘层ins3可以包括不同的绝缘材料，但是在一些实施方式中，第五绝缘层ins1、第六绝缘层ins2和第七绝缘层ins3中的至少一些可以包括相同的绝缘材料。

如参考图7至图11b所描述的，基础层sub或像素区域(例如，第一像素区域pxa1)可以具有第一区域a1和围绕第一区域a1的第二区域a2，构成像素驱动电路dc(例如，参见图6)的导电图案(例如，半导体图案、线、桥接图案等)可以设置在第二区域a2中，并且在第一区域a1中可以仅设置绝缘层(例如，第一绝缘层gi、第二绝缘层ild1和第三绝缘层ild2)。第一区域a1可以由第二垂直电力线pl2_v、第二半导体图案act2和电容器电极(例如，第三电容器电极cst_e3和/或第一电容器电极cst_e1)(或第一垂直电力线pl1_v)限定。因此，在第一区域a1中不会出现由导电图案引起的任何台阶差，使得不需要形成使其上设置有发光元件ld的表面(例如，第三绝缘层ild2的顶表面)平坦化的有机绝缘层。因此，可以进一步简化显示设备的制造工艺。

尽管在图11a和图11b中示出了其中第四绝缘层pw的开口可以具有梯形形状(例如，可以具有部分梯形形状)的截面并且第一接触电极cne1和第二接触电极cne2设置在相同的层中的实施方式，但是本公开不限于此。

图11c至图11e是示出沿图8的线i-i'和ii-ii'截取的第一像素的另一示例的剖视图。图11c至图11e中示出了与图11b对应的图。

首先，参考图11c，第四绝缘层pw可以具有半圆形或半椭圆形形状(例如，具有弯曲形状的侧表面)的截面，该截面的宽度在形成在第一区域a1中的开口中随着其接近其顶部而变窄。

参照图11d，第一接触电极cne1可以在第一电极elt1上设置成接触第一电极elt1的一个区域。此外，第一接触电极cne1可以在发光元件ld的第一端部ep1上设置成接触第一端部ep1。发光元件ld的第一端部ep1可以通过第一接触电极cne1电连接到第一电极elt1。

第八绝缘层ins4可以设置在第一接触电极cne1之上。在一些实施方式中，第八绝缘层ins4可以覆盖第六绝缘层ins2和第一接触电极cne1。

在一些实施方式中，与第五绝缘层ins1、第六绝缘层ins2和第七绝缘层ins3类似，第八绝缘层ins4可以设置成单层或设置为多层结构，并且可以包括至少一种无机绝缘材料和/或至少一种有机绝缘材料。例如，第八绝缘层ins4可以包括各种合适的有机/无机材料(包括氮化硅(sinx))。此外，第八绝缘层ins4可以包括与第五绝缘层ins1、第六绝缘层ins2和第七绝缘层ins3的绝缘材料不同的绝缘材料，或者可以包括与第五绝缘层ins1、第六绝缘层ins2和第七绝缘层ins3中的至少一些相同的绝缘材料。

第二接触电极cne2可以设置在第八绝缘层ins4上。在一些实施方式中，第二接触电极cne2可以在第二电极elt2上设置成接触第二电极elt2的一个区域。此外，第二接触电极cne2可以在发光元件ld的第二端部ep2上设置成接触第二端部ep2。发光元件ld的第二端部ep2可以通过第二接触电极cne2电连接到第二电极elt2。

在一些实施方式中，第四绝缘层pw的开口可以具有各种多边形形状。在实施方式中，如图11d中所示，第四绝缘层pw(或第四绝缘层pw的第一部分pw_s1和第二部分pw_s2)可以具有梯形形状的截面，该截面的宽度随着其接近其顶部而变窄。在另一示例中，如图11e中所示，第四绝缘层pw(或第四绝缘层pw的第一部分pw_s1和第二部分pw_s2)可以具有拥有半圆形或半椭圆形形状的表面(例如，具有弯曲形状的侧表面)，该半圆形或半椭圆形形状的宽度随着其接近其顶部而变窄。

图12是示出沿图8的线ii-ii'截取的第一像素的另一示例的剖视图。图12与图11a对应。为了便于描述，示意性地示出了第四绝缘层pw(例如，参见图11a)的下部配置。此外，可以省略这些图之间的冗余描述。

除了图12中所示的第一像素pxl1包括第一堤图案pw1和第二堤图案pw2来代替(或取代)第四绝缘层pw之外，图12中所示的第一像素pxl1可基本上类似于图11a中所示的第一像素pxl1。

第一堤图案pw1可以设置在第一电极elt1下方，并且第一电极elt1可以与第一堤图案pw1重叠。第二堤图案pw2可以设置在第二电极elt2下方，并且第二电极elt2可以与第二堤图案pw2重叠。第一堤图案pw1和第二堤图案pw2可以设置成彼此间隔开，且第一区域a1(例如，发光区域ema)插置在第一堤图案pw1和第二堤图案pw2之间。例如，第一堤图案pw1可以覆盖图9e中所示的第一垂直电力线pl1_v，并且第二堤图案pw2可以覆盖图9e中所示的第二垂直电力线pl2_v。第三绝缘层ild2可以通过第一堤图案pw1和第二堤图案pw2之间的空间暴露。

第一电极elt1和第二电极elt2的部分可以由于第一堤图案pw1和第二堤图案pw2而向上突出。例如，由于第一堤图案pw1，第一电极elt1可以在第一堤图案pw1上设置成在基础层sub的高度方向(例如，厚度方向)上突出，并且由于第二堤图案pw2，第二电极elt2可以在第二堤图案pw2上设置成在基础层sub的高度方向上突出。

在根据本公开的显示设备中，仅发光元件和绝缘层设置在第一区域(例如，发光区域)中，同时形成像素驱动电路的导电图案仅设置在围绕第一区域的第二区域中。第一区域由电力线和半导体图案限定。因此，在第一区域中不会出现由导电图案引起的任何台阶差(例如，该台阶差出现或存在于第一区域的外部)。因此，不需要形成使其上设置有发光元件的表面平坦化的有机绝缘层，并且可以进一步简化显示设备的制造工艺。

在本文中已经公开了示例性实施方式，并且尽管使用了特定的术语，但是它们仅以一般性和描述性的含义使用和解释，并且不是为了限制的目的。在一些情况下，在提交本申请时，如将对于本领域普通技术人员显而易见的是，除非另有具体说明，否则结合特定实施方式描述的特征、特性和/或元件可以单独使用或与结合其他实施方式描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解，在不背离如所附权利要求及其等同中阐述的本公开的精神和范围的情况下，可以在形式和细节上进行各种改变。