缩小嵌入式闪存控制栅多晶硅刻蚀关键尺寸的方法、终端和存储介质与流程

本发明涉及集成电路制造领域，特别是涉及一种用于缩小嵌入式闪存控制栅多晶硅刻蚀关键尺寸的方法、终端和存储介质。

背景技术：

近年来，随着智能电子产品市场的飞速发展，各类微控制器(mcu)及soc芯片的使用已经深入到汽车电子、工业控制和医疗产品等日常生活的各个方面。而高性能的mcu或soc产品都离不开高性能嵌入式闪存(embeddedflash,e-flash)内核的支持。

作为嵌入式存储器系统的核心部分，嵌入式闪存的器件单元技术对于整体产品起着至关重要的作用。如图1所示，在48nm和64nm嵌入式闪存工艺制程中，flgt2loop字线端头浮栅隔离(flgt2)掩模版的作用是处理cell端头部分，隔断图中所示z字形控制栅多晶硅部分，以保证隔断相邻的控制栅接触孔。在现有的工艺中，由于光刻极限的限制，导致刻蚀后flgt2浮栅(cg)的关键尺寸过大，导致后续接触窗(ct)窗口小，以及cg接触电阻(rs)偏大并存在断路风险。

技术实现要素：

在发明内容部分中引入了一系列简化形式的概念,该简化形式的概念均为本领域现有技术简化，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明要解决的技术问题是提供一种不改变现有光刻极限的条件下，相对现有技术能缩小嵌入式闪存控制栅多晶硅刻蚀关键尺寸的方法。

相应的，本发明还提供了一种执行所述缩小嵌入式闪存控制栅多晶硅刻蚀关键尺寸的方法的终端设备和一种实现所述缩小嵌入式闪存控制栅多晶硅刻蚀关键尺寸的方法中步骤程序的存储介质。

解决上述技术问题，本发明提供一种缩小嵌入式闪存控制栅多晶硅刻蚀关键尺寸的方法，包括以下步骤：

s1，在控制栅多晶硅上沉积硬掩膜；

s2，在硬掩膜上旋涂光刻胶，通过第一光罩曝光形成第一光刻图形，将第一光刻图形转移到硬掩膜,并去除光刻胶,第一光罩即flgt2光罩用于处理cell端头部分的光罩，用于隔断z字形控制栅多晶硅；

s3，在硬掩膜上旋涂光刻胶，使光刻胶和硬掩膜在z字形控制栅多晶硅直边两侧竖直方向形成不同的错层结构，通过第二光罩曝光形成第二光刻图形，将第二光刻图形与硬掩膜交叠图形转移到控制栅多晶硅；

s4，去除光刻胶及硬掩膜，获得控制栅多晶硅刻蚀图形。

可选择的，进一步改进所述缩小嵌入式闪存控制栅多晶硅刻蚀关键尺寸的方法，所述第一光罩包括但不限于flgt2光罩。字线端头浮栅隔离(flgt2)掩模版用于处理cell端头部分的光罩，用于隔断z字形控制栅多晶硅。

可选择的，进一步改进所述缩小嵌入式闪存控制栅多晶硅刻蚀关键尺寸的方法，所述硬掩膜包括但不限于sio2或sin。

可选择的，进一步改进所述缩小嵌入式闪存控制栅多晶硅刻蚀关键尺寸的方法，所述不同的错层结构是z字形控制栅多晶硅直边一侧的光刻胶伸出硬掩膜对控制栅多晶硅的一部分形成遮挡，该z字形控制栅多晶硅直边另一侧硬掩膜露出其上方光刻胶。

可选择的，进一步改进所述缩小嵌入式闪存控制栅多晶硅刻蚀关键尺寸的方法，步骤s2通过干法刻蚀将光刻图形转移到硬掩膜。

可选择的，进一步改进所述缩小嵌入式闪存控制栅多晶硅刻蚀关键尺寸的方法，步骤s3通过干法刻蚀将光刻图形转移到将第二光刻图形与硬掩膜交叠图形转移到控制栅多晶硅。

可选择的，进一步改进所述缩小嵌入式闪存控制栅多晶硅刻蚀关键尺寸的方法，其能应用于包括但不限于48nm和64nm的嵌入式闪存工艺制程。

为解决上述技术问题，本发明提供一种终端设备，其用于执行上述任意一项所述缩小嵌入式闪存控制栅多晶硅刻蚀关键尺寸的方法。

为解决上述技术问题，本发明提供一种计算机可读存储介质，其存储有计算机程序，所述计算机程序被处理器执行时，实现上述任意一项所述缩小嵌入式闪存控制栅多晶硅刻蚀关键尺寸的方法中的步骤。

本发明利用两次光刻，通过量测光刻图形的交叠实现缩小aeicd，在不改变现有光刻极限的条件下能缩小嵌入式闪存控制栅多晶硅刻蚀关键尺寸，进而提升器件的性能，有利于生产推广。

附图说明

本发明附图旨在示出根据本发明的特定示例性实施例中所使用的方法、结构和/或材料的一般特性，对说明书中的描述进行补充。然而，本发明附图是未按比例绘制的示意图，因而可能未能够准确反映任何所给出的实施例的精确结构或性能特点，本发明附图不应当被解释为限定或限制由根据本发明的示例性实施例所涵盖的数值或属性的范围。下面结合附图与具体实施方式对本发明作进一步详细的说明：

图1是嵌入式闪存结构示意图。

图2是本发明流程示意图。

图3是本发明第二实施例中间结构示意图一。

图4是本发明第二实施例中间结构示意图二。

图5是本发明第二实施例中间结构示意图三。

图6是本发明第二实施例中间结构示意图四。

图7是本发明第二实施例中间结构示意图五。

图8是本发明第二实施例中间结构示意图六。

图9是本发明第二实施例中间结构示意图七。

图10是本发明第二实施例中间结构示意图八。

图11是本发明第二实施例中间结构示意图九。

具体实施方式

以下通过特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所公开的内容充分地了解本发明的其他优点与技术效果。本发明还可以通过不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点加以应用，在没有背离发明总的设计思路下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。本发明下述示例性实施例可以多种不同的形式来实施，并且不应当被解释为只限于这里所阐述的具体实施例。应当理解的是，提供这些实施例是为了使得本发明的公开彻底且完整，并且将这些示例性具体实施例的技术方案充分传达给本领域技术人员。

第一实施例；

如图2所示，本发明提供一种缩小嵌入式闪存控制栅多晶硅刻蚀关键尺寸的方法，包括以下步骤：

s1，在控制栅多晶硅上沉积硬掩膜；

s2，在硬掩膜上旋涂光刻胶，通过第一光罩曝光形成第一光刻图形，将第一光刻图形转移到硬掩膜,并去除光刻胶；

s3，在硬掩膜上旋涂光刻胶，使光刻胶和硬掩膜在z字形控制栅多晶硅直边两侧竖直方向形成不同的错层结构，通过第二光罩曝光形成第二光刻图形，将第二光刻图形与硬掩膜交叠图形转移到控制栅多晶硅；

s4，去除光刻胶及硬掩膜，获得控制栅多晶硅刻蚀图形。

第二实施例；

继续参考图2所示，本发明提供一种缩小嵌入式闪存控制栅多晶硅刻蚀关键尺寸的方法，包括以下步骤：

s1，在控制栅多晶硅上沉积硬掩膜，所述硬掩膜包括但不限于sio2或sin

s2，如图3-图6所示，在硬掩膜上旋涂光刻胶，通过第一光罩曝光形成第一光刻图形，通过干法刻蚀将第一光刻图形转移到硬掩膜,并去除光刻胶；所述第一光罩包括但不限于flgt2光罩；

s3，如图7-图9所示在硬掩膜上旋涂光刻胶，使光刻胶和硬掩膜在z字形控制栅多晶硅直边两侧竖直方向形成不同的错层结构，通过第二光罩曝光形成第二光刻图形，通过干法刻蚀将第二光刻图形与硬掩膜交叠图形转移到控制栅多晶硅；所述不同的错层结构是z字形控制栅多晶硅直边一侧的光刻胶伸出硬掩膜对控制栅多晶硅的一部分形成遮挡，该z字形控制栅多晶硅直边另一侧硬掩膜露出其上方光刻胶；

s4，如图10和图11所示，去除光刻胶及硬掩膜，获得控制栅多晶硅刻蚀图形。

可选择的，上述第一实施例或第二实施例能应用于包括但不限于48nm和64nm的嵌入式闪存工艺制程。

第三实施例；

本发明提供一种终端设备，例如半导体生产机台，其用于执行上述第一实施例或第二实施例任意一项所述缩小嵌入式闪存控制栅多晶硅刻蚀关键尺寸的方法。

第四实施例；

本发明提供一种计算机可读存储介质，其存储有计算机程序，所述计算机程序被处理器执行时，实现上述第一实施例或第二实施例任意一项所述缩小嵌入式闪存控制栅多晶硅刻蚀关键尺寸的方法中的步骤。

除非另有定义，否则这里所使用的全部术语(包括技术术语和科学术语)都具有与本发明所属领域的普通技术人员通常理解的意思相同的意思。还将理解的是，除非这里明确定义，否则诸如在通用字典中定义的术语这类术语应当被解释为具有与它们在相关领域语境中的意思相一致的意思，而不以理想的或过于正式的含义加以解释。

以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。