使用缓冲层作为用于对耦合电介质氧化物层的化学机械抛光的停止件的集成电路制造过程的制作方法

相关申请的交叉引用

本申请要求2019年12月19日提交的美国临时专利申请号62/950316的优先权，其公开内容通过引用并入。

本发明总体上涉及集成电路的制造，并且特别地，涉及对耦合电介质氧化物层的化学机械抛光(cmp)，以形成具有平坦顶表面的预金属化电介质(pmd)层。

背景技术：

参考图1a，在制造集成电路的领域中，已知在半导体(例如，硅)衬底12之上沉积电介质材料(例如，氧化物)的层10，已经在半导体衬底12中形成了诸如晶体管14的集成电路设备。层10的沉积是共形的，因此由于下面的集成电路设备结构的存在，层10的上(顶)表面16将不平坦。层10被用在用于集成电路的预金属化电介质(pmd)层的形成中。pmd层的上(顶)表面平坦对于制造过程中的后续步骤至关重要。为了实现平坦性，通常在层10上执行化学机械抛光(cmp)，以向上表面16’提供期望的平坦性程度，其结果如图1b中所示。

在一些集成电路中，pmd层由耦合电介质氧化物层形成。为了实现该结构，在平坦化层10中形成沟槽20。沟槽20可以具有任何合适的深度，并且在典型的实施方式中，向下延伸到半导体衬底12的上表面，如图1c中所示。然后，在层10之上并且填充沟槽20地，进行电介质材料(例如，氧化物，但与层10的氧化物不同)的层22的沉积。层22的沉积是共形的，因此由于下面的层10和沟槽20的存在，层22的上(顶)表面26将不平坦。参见图1d。层10和层22被用在具有耦合电介质氧化物配置的集成电路的预金属化电介质(pmd)层的形成中。pmd层的上(顶)表面平坦对于制造过程中的后续步骤至关重要。为了实现平坦性，在层22上执行化学机械抛光(cmp)，其中cmp理想地停止在层10上，以形成用于pmd层的平坦顶表面。然而，当到达在沟槽20处的层10和层22之间的耦合电介质的垂直延伸界面28时，cmp变得不稳定。这种情况的发生是因为层10和层22由具有显著不同的抛光速率的不同氧化物材料制成。例如，如果用于层10的氧化物材料是硼磷硅酸盐正硅酸四乙酯(bpteos)，并且用于层22的氧化物材料是正硅酸四乙酯(teos)，则层10的抛光速率可以几乎是层22的抛光速率的两倍。结果，如图1e中所示，在pmd层由层10形成的部分与pmd层由层22形成的部分之间，在厚度上存在不容忽视的差异，其中存在整体上非平坦的顶表面26’，并且在关于pmd层由层10形成的部分的顶表面的平坦性方面，也可能存在不均匀性26”(可能具有凹陷27)。

因此，在本领域中需要提供一种制造过程，关于由耦合电介质氧化物层形成的pmd层的制成，该制造过程在cmp之后可以实现平坦的顶表面。

技术实现要素：

在一个实施例中，一种方法包括：沉积由第一电介质材料制成的第一电介质层；在第一电介质层的上表面上沉积缓冲层；打开沟槽，该沟槽延伸穿过缓冲层和第一电介质层；以共形的方式，将由第二电介质材料制成的第二电介质层沉积在缓冲层上，并且填充沟槽；执行对第二电介质层的化学机械抛光，其中化学机械抛光使用缓冲层作为抛光停止件；以及去除缓冲层，使得第一电介质层和填充沟槽的第二电介质材料形成预金属化电介质层，该预金属化电介质层具有实质上平坦的上表面。

缓冲层保护第一电介质材料免于受到化学机械抛光的侵蚀，从而支持实现预金属化电介质层跨耦合电介质结构的垂直延伸界面的表面平坦性，该耦合电介质结构由第一电介质层和填充沟槽的第二电介质材料形成。

方法还包括：形成第一金属接触部，该第一金属接触部穿过沟槽中的第二电介质材料，延伸到下面的半导体衬底的上表面；以及形成第二金属接触部，该第二金属接触部穿过第一电介质材料，延伸到由下面的半导体衬底支撑的集成电路设备。

方法还包括：形成孔，该孔穿过沟槽中的第二电介质材料，延伸到下面的半导体衬底的上表面，以便暴露微机电系统(mems)设备。

附图说明

为了更好地理解实施例，现在将仅以示例的方式参考附图，其中：

图1a-图1e图示了用于形成预金属化电介质(pmd)层的现有技术过程；

图2a-图2h图示了用于形成包括耦合电介质氧化物层的预金属化电介质(pmd)层的过程；

图3图示了用于形成孔的过程的另外步骤，该孔延伸穿过pmd层，以暴露下面的衬底和微机电系统(mems)设备。

具体实施方式

现在参考图2a-图2h，图2a-图2h图示了用于形成包括耦合电介质氧化物层的预金属化电介质(pmd)层的过程。

半导体(例如，硅)衬底112支撑诸如晶体管114的集成电路设备。未掺杂硅玻璃(usg)的层120被沉积在电路设备和衬底112之上，并且使用化学机械抛光(cmp)进行平坦化。第一电介质氧化物材料的层122被沉积在层120之上，并且使用化学机械抛光(cmp)进行平坦化，以提供平坦的顶表面126。在一个实施例中，第一电介质氧化物材料是硼磷硅酸盐正硅酸四乙酯(bpteos)。参见图2a。

接下来，缓冲材料的层130被沉积在层122的平坦顶表面126上。用于缓冲层130的材料应当对化学机械抛光期间使用的浆料表现出显著的选择性差异。在一个实施例中，用于层130的缓冲材料可以包括氮化硅(sin)。备选地，缓冲层可以包括碳氮化硅(sicn)或含氢碳氧化硅(sicoh)。再进一步地，可以将金属和/或金属氮化物屏障层材料用于缓冲层130。其示例包括钛/氮化钛屏障或钽/氮化钽屏障。然后，在层130的顶表面上形成经光刻图案化的掩模132。掩模132具有掩模开口134。参见图2b。

然后，通过掩模开口132执行蚀刻过程，以在层120、122和130中打开沟槽140。例如，在与衬底的顶表面平行的平面中，沟槽140可以具有由如下宽度和长度限定的尺寸：在数百微米(例如，大约100μm)范围内的宽度，和在数十毫米(例如，大约20mm)范围内的长度。在一个优选的实施方式中，沟槽140完全延伸穿过层120、122和130，以到达半导体衬底112的上表面。在图2c中示出了结果。例如，可以在多个蚀刻步骤中执行蚀刻过程，该多个蚀刻步骤包括：第一蚀刻，以去除层130的部分；第二步骤，以去除层120和122；以及第三蚀刻，以然后去除位于层120的底部与半导体衬底112的顶表面之间的结构(未示出)。第一蚀刻在这种情况下可以包括经定制以穿透缓冲层130的蚀刻；第二蚀刻在这种情况下可以包括经定制以去除层120和122的材料的蚀刻；并且第三蚀刻在这种情况下可以包括经定制以去除下面的结构的蚀刻。可以在每次蚀刻之后执行适当的清洁操作。还将理解，第二和第三蚀刻可以将缓冲层130的剩余部分用作硬掩模，在这种情况下，可以在第一蚀刻之后执行的清洁期间，剥去掩模132。

然后，将第二电介质氧化物材料(与第一电介质氧化物材料不同)的层144沉积在缓冲层130之上，并且填充沟槽140。层144的沉积是共形的，因此由于下面的层和沟槽140的存在，层144的上(顶)表面146将不平坦。在一个实施例中，第二电介质氧化物材料是正硅酸四乙酯(teos)。参见图2d。

在一个实施例中，第一和第二电介质氧化物材料是氧化硅的不同形式。例如，两种氧化硅可以被不同地掺杂，包括一种被掺杂并且另一种未被掺杂的可能性。电介质氧化物材料的选择可以例如取决于材料的电介质特性，基于在衬底112上的特定位置处对材料进行的使用，来选择材料的电介质特性。

层120、122和144被用在集成电路的预金属化电介质(pmd)层的形成中。pmd层的上(顶)表面平坦对于制造过程中的后续步骤至关重要。为了实现平坦性，在层144上执行化学机械抛光(cmp)，其中cmp停止在缓冲130上。在图2e中示出了结果，其中沟槽140中的层144的上表面总体上与层122的上表面共面。将注意到，在沟槽140处，在层120/122与层144之间的耦合电介质的垂直延伸界面150处和/或附近，第二电介质材料存在一些不均匀性(诸如凹陷)，但是缓冲层130已经成功地起到了抑制在界面150的位置处对第一电介质材料的侵蚀的作用，从而保持了实现平坦上表面的可能性。

然后，去除缓冲层130。例如，可以使用对缓冲层130的材料具有选择性的干法蚀刻。在蚀刻之后，可以执行适当的清洁操作。在图2f中示出了结果。有利地，在cmp完成之后去除缓冲层130允许实现pmd层的平坦表面，而不会在用于所制造的集成电路的最终层堆叠中引入附加膜层。

将注意到，具有层120/122的部分和填充沟槽140的层144的剩余部分表现出实质上均匀的厚度。例如，在前述过程的实施方式中，与不使用缓冲层130(参见图1e)时的大约(具有大约大约5.5％的标准偏差)的差异相比，pmd层在具有层120/122的部分与层144的剩余部分之间，在厚度上表现出至的差异(具有大约1.4％的标准偏差)。

如果在垂直延伸界面150处和/或附近的剩余不均匀性是可接受的，则用于形成pmd层的过程结束。备选地，执行进一步的过度抛光，以完成pmd层的顶表面的平坦化，其中在图2g中示出了结果。

然后，以本领域技术人员众所周知的方式，执行用于在pmd层中形成金属接触部以到达集成电路设备的后续的前端工序(feol)处理。作为其示例，图2h示出了金属接触部160的形成，金属接触部160延伸穿过沟槽140中的层144的部分，以与衬底112进行接触，并且示出了金属接触部162的形成，金属接触部162延伸穿过沟槽140外部的层120和层122的部分，以与晶体管114的源极(s)、漏极(d)和栅极(g)进行接触。接触部金属可以例如由钨制成，并且在必要的情况下，接触部可以进一步包括合适的衬里材料。

然后，以本领域技术人员众所周知的方式，在pmd层之上，执行用于形成金属化层的常规后端工序(beol)处理。

在一些实施方式中，进一步的处理可以包括孔200的打开，孔200延伸穿过沟槽140中的层144的部分，以到达衬底112。该孔200用于将集成电路设备114’暴露于外部环境。这在其中集成电路设备114’是微机电系统(mems)设备的应用中是有用的，该mems设备操作作为流体流动设备(诸如，用于用在印刷应用中)，或操作作为感测设备(诸如，用于用在气体检测器中)。参见图3。

使用由掩模控制的蚀刻过程来形成孔200。在与衬底的上表面平行的平面中，孔200将具有由比沟槽140的宽度和长度小的宽度和长度限定的尺寸。因此，在一个优选的实施方式中，用于沟槽140中的层144的第二电介质氧化物材料将完全围绕孔200。例如，可以在单个蚀刻步骤中执行蚀刻过程，以去除剩余在沟槽140中的层144的材料的一部分。蚀刻被定制为去除层144的材料。在蚀刻之后可以执行适当的清洁操作。

尽管已经在附图和前面的描述中详细地图示和描述了本发明，但是这种图示和描述被认为是说明性或示例性，而不是限制性的；本发明不限于所公开的实施例。通过研究附图、公开内容和所附权利要求，本领域技术人员在实践所要求保护的发明时，可以理解和实现所公开的实施例的其他变型。