一种半导体器件及其制造方法与流程

1.本发明涉及半导体器件技术领域，尤其涉及一种半导体器件及其制造方法。


背景技术：

2.在实际半导体制造工艺中，一般会在掩膜图案的掩膜下，通过刻蚀位于基底上的模制层形成电极孔，并在电极孔内淀积导电材料，以形成电容器所包括的下电极。
3.但是，随着半导体器件的微缩、以及随着半导体器件中电容器的电容量逐渐增大，使得电容器所包括的下电极的深宽比也逐渐增大。在此情况下，在刻蚀模制层形成深宽比较大的电极孔的过程中，随着电极孔深度的增加，相对于模制层位于电极孔的孔底的部分，刻蚀气体对模制层位于孔口的部分的刻蚀时间较长，导致模制层位于孔口处的部分被过度刻蚀，使得电极孔的关键尺寸增加，电极孔的侧壁会发生弯曲，进而影响电容器的后续金属淀积，最终导致半导体器件的工作性能变差。


技术实现要素：

4.本发明的目的在于提供一种半导体器件及其制造方法，用于在形成电极孔的过程中，防止电极孔的侧壁随着电极孔深度的增加而发生弯曲，提高电容器的工作性能。
5.为了实现上述目的，本发明提供了一种半导体器件，该半导体器件包括：基底；
6.形成在基底上的电容器，电容器包括下电极、上电极、以及位于下电极和上电极之间的介质层；
7.侧墙，侧墙沿周向形成在下电极的外表面，且沿下电极的高度方向，侧墙的顶部与下电极的顶部齐平，侧墙的底部距离下电极的顶部具有预设距离，其中，预设距离小于下电极的高度。
8.与现有技术相比，本发明提供的半导体器件中，侧墙沿周向形成在下电极的外表面。并且，沿电容器的高度方向，该侧墙的顶部与下电极的顶部齐平，侧墙的底部距离下电极的顶部具有预设距离。在实际制造半导体器件的过程中，可以在基底上形成模制层后，自上而下刻蚀部分模制层，以形成孔底与模制层的顶部之间具有预设距离的图案孔结构。接着在上述图案孔结构的侧壁上形成上述侧墙。在形成侧墙之后，继续刻蚀模制层时，该侧墙可以防止刻蚀气体对已形成的图案孔结构的继续刻蚀，从而可以保证已形成的图案孔结构的原始结构，进而可以确保刻蚀模制层所获得的电极孔的关键尺寸满足制造要求。解决了在形成电极孔的过程中，相对于模制层位于电极孔的孔底的部分，刻蚀气体对模制层位于孔口的部分的刻蚀时间较长，导致模制层位于孔口处的部分被过度刻蚀，使得电极孔的关键尺寸增加的技术问题。再者，与现有技术中模制层位于孔口处的部分被过度刻蚀，使得电极孔的关键尺寸增加相比，模制层位于相邻电极孔之间的部分，其横向宽度更大，从而能够在刻蚀电极孔的过程中为模制层位于图案孔结构周向的部分提供足够的支撑力，进而可以防止模制层位于图案孔结构周向的部分出现倾斜、弯曲的现象，使得刻蚀模制层获得的电极孔具有良好的竖直形貌。相应的，在具有良好竖直形貌的电极孔内所形成的下电极也具
有良好的竖直形貌，从而能够提高基于该下电极所形成的电容器的工作性能，提升半导体器件的良率。
9.本发明还提供一种半导体器件的制造方法，该半导体器件的制造方法包括：
10.提供一基底；
11.在基底上形成侧墙和电容器；电容器包括的下电极、上电极、以及位于下电极和上电极之间的介质层；侧墙沿周向形成在下电极的外表面，且沿下电极的高度方向，侧墙的顶部与下电极的顶部齐平，侧墙的底部距离下电极的顶部具有预设距离，其中，预设距离小于下电极的高度。
12.与现有技术相比，本发明提供的半导体器件的制造方法的有益效果与上述技术方案所提供的半导体器件的有益效果相同，此处不做赘述。
附图说明
13.此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
14.图1为现有技术中形成贯穿模制层的电极孔后的结构纵向剖视图；
15.图2为本发明实施例中在基底上形成刻蚀停止层后的结构纵向剖视图；
16.图3为本发明实施例中形成模制层和掩膜层后的结构纵向剖视图；
17.图4为本发明实施例中形成掩膜图案后的结构纵向剖视图；
18.图5为本发明实施例中形成第一图案孔结构后的结构纵向剖视图；
19.图6为本发明实施例中形成覆盖掩膜图案和第一图案孔结构后的结构纵向剖视图；
20.图7为本发明实施例中形成侧墙后的结构纵向剖视图；
21.图8为本发明实施例中形成第二图案孔结构后的结构纵向剖视图；
22.图9为本发明实施例中形成下电极后的结构纵向剖视图；
23.图10为本发明实施例中形成电容器后的结构纵向剖视图。
24.附图标记：
25.1为基底，11为着陆焊盘，2为刻蚀停止层，3为模制层，4为掩膜层，41为掩膜图案，5为第一图案孔结构，6为侧墙材料层，7为侧墙，8为第二图案孔结构，9为电容器，91为下电极，92为介质层，93为上电极。
具体实施方式
26.以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
27.在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
28.在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。为了使本发明所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
29.此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。“若干”的含义是一个或一个以上，除非另有明确具体的限定。
30.在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
31.图1示出了现有技术中形成贯穿模制层的电极孔后的结构纵向剖视图。参见图1，半导体器件中的晶体管、以及与晶体管所具有的有源区电连接的着陆焊盘制造完成后，需要形成覆盖各着陆焊盘的模制层。接着在模制层上形成掩膜图案，并在该掩膜图案的掩膜作用下，自上而下刻蚀模制层，形成贯穿模制层的多个电极孔。之后，在每个电极孔内形成与各着陆焊盘相对应的下电极，为后续形成电容器整体结构打下基础。
32.但是，随着半导体器件的微缩，以及半导体器件中电容器的电容量逐渐增大，使得电容器所包括的下电极的深宽比逐渐增大。相应的，在上述模制层内开设的电极孔的深宽比也逐渐增大。在此基础上，自模制层的顶部向下刻蚀模制层形成电极孔的过程中，随着刻蚀深度的增加，刻蚀气体不容易进入到电极孔的底部，因此相比于模制层位于电极孔的孔底的部分，刻蚀气体对模制层位于孔口的部分的刻蚀时间较长，导致模制层位于孔口处的部分被过度刻蚀，使得电极孔的关键尺寸增加。
33.并且，参见图1，随着电极孔的关键尺寸的增加，模制层3位于相邻电极孔之间的部分的横向宽度逐渐较小。在此情况下，随着刻蚀深度的增加，模制层3位于相邻电极孔之间的部分的深宽比逐渐增大，从而容易在刻蚀电极孔的过程中，导致模制层3的上部因支撑力不足而出现倾斜、弯曲的现象，进而导致电极孔的侧壁发生弯曲，从而使得电极孔的孔底无法与相应着陆焊盘接触。并且，在发生弯曲的电极孔内形成的下电极也呈现弯曲的形貌，进而影响基于此下电极形成的电容器的工作性能，导致半导体器件的良率降低。
34.此外，随着刻蚀深度的增加，刻蚀气体不仅对模制层3具有刻蚀作用，还会腐蚀掩膜图案41，使得掩膜图案41的尺寸缩小、且形状发生变化。此时，掩膜图案41的外部轮廓与刻蚀要求的轮廓不一致。在此情况下，刻蚀模制层3的过程中，在外轮廓发生变化的掩膜图案41的掩膜作用下，无法确保电极孔与刻蚀要求的轮廓相一致。在此情况下，后续在形貌与要求不符的电极孔内所形成下电极也不满足制造要求。相应的，基于此下电极形成的电容器的工作性能变差，导致半导体器件的良率降低。
35.为了解决上述技术问题，本发明实施例提供了一种半导体器件及其制造方法。其
中，本发明实施例提供的半导体器件中，沿下电极的周向，在下电极的外表面形成有侧墙。该侧墙的顶部与下电极的顶部平齐，该侧墙的底部距离下电极的顶部具有预设距离。基于此，在制造半导体器件的过程中，可以在刻蚀预设距离厚度的模制层所形成的图案孔结构的侧壁上预先形成侧墙。该侧墙的存在，可以在刻蚀气体继续刻蚀模制层的剩余部分时，防止刻蚀气体对模制层位于预设距离以上的部分过度刻蚀，防止模制层位于预设距离以上的部分出现倾斜、弯曲的现象，使得刻蚀模制层获得的电极孔具有良好的竖直形貌。
36.本发明实施例提供了一种半导体器件，该半导体器件可以应用于动态随机存取存储器(dram)或快闪存储器(flash)等电子器件中。参见图10，该半导体器件包括：基底1、电容器9和侧墙7。
37.具体的，上述基底可以是包括单一半导体材料的结构，如单晶硅基底、多晶硅基底等。当然，上述基底也可以是已经形成有部分半导体结构的叠层结构。
38.例如：当半导体器件为dram时，上述基底可以至少包括半导体衬底、晶体管、位线结构、存储接触部、绝缘部、着陆焊盘和隔离部。上述晶体管形成在半导体衬底上。位线结构形成在晶体管的上方。存储接触部和绝缘部形成在相邻位线结构之间。存储接触部与晶体管所具有的源区(或漏区)接触。绝缘部用于隔离相邻两个存储接触部。同时，每个着陆焊盘形成在与之对应的存储接触部上。着陆焊盘通过存储接触部与晶体管所具有的源区(或漏区)电连接。隔离部形成在位线结构和绝缘部上。隔离部用于隔离相邻两个着陆焊盘。
39.其中，上述晶体管可以为埋沟式晶体管，或其他任一满足要求的晶体管。上述位线结构可以包括位线本体、位于位线本体上的盖层、以及位于位线本体和盖层两侧的侧墙。上述位线本体可以通过位线接触部与晶体管所具有的漏区(或源区)电连接。至于上述各部分所含有的材料可以根据实际应用场景设置，此处不作具体限定。
40.参见图10，上述电容器9形成在基底1上，该电容器9包括下电极91、上电极93、以及位于下电极91和上电极93之间的介质层92。
41.具体的，上述下电极可以为实心柱状电极。该实心柱状电极的径向截面的形状可以为圆形、正方形、正多边形等形状。此外，基底上形成的电容器的数量可以根据实际需求设置，此处不作具体限定。当电容器的数量为多个时，多个电容器的排布方式可以根据实际应用场景设计，只要可以应用到本发明实施例所提供的半导体器件中均可。在一些情况下，如前文所述，参见图10，电容器9的数量为多个，并且在基底1具有多个着陆焊盘11、以及用于隔离相邻两个着陆焊盘11的隔离部时，每个着陆焊盘11与相应下电极91电连接，从而实现每个下电极91能够与相应晶体管所具有的源区(或漏区)电连接。
42.上述下电极和上电极所含有的材料为导电材料，常用的导电材料为掺杂的多晶硅、硅锗、金属或金属氮化物等。下电极所含有的材料与上电极所含有的材料可以相同、也可以不同。二者具体所含有的材料可以根据实际应用场景设计，在此不做具体限定。
43.对于上述介质层来说，介质层所含有的材料为绝缘材料，常用的绝缘材料为硅氧化物或高k(介电常数)材料。至于介质层的层厚可以根据实际应用场景设置。具体的，介质层的层厚决定了下电极与上电极的间距。而下电极与上电极的间距与电容器的电容成反比，即当下电极与上电极的间距变小时，电容器的电容变大。而当下电极与上电极的间距变大时，电容器的电容变小。
44.参见图10，上述侧墙7沿周向形成在下电极91的外表面，且沿下电极91的高度方
向，侧墙7的顶部与下电极91的顶部齐平。侧墙7的底部距离下电极91的顶部具有预设距离。其中，该预设距离小于下电极91的高度。
45.在实际的应用过程中，在制造本发明实施例提供的半导体器件时，参见图2至图5，可以在基底1上形成模制层3后，自上而下刻蚀部分模制层3，形成孔底与模制层3的顶部之间具有预设距离的图案孔结构。其中，该预设距离的大小可以根据实际应用场景设置，此处不作具体限定。例如：在制造本发明实施例提供的半导体器件前，可以预先按照常规方式刻蚀模制层3形成电极孔(即下文中的第二图案孔结构8)，重复若干次对侧壁发生弯曲的位置进行统计。上述侧墙7的底部可以与侧壁发生弯曲的位置平齐，或略高于/低于侧壁发生弯曲的位置。参见图6和图7，可以预先在上述图案孔结构的侧壁上形成侧墙7。该侧墙7的材料与模制层3的材料之间具有刻蚀选择比，以防止刻蚀气体在刻蚀模制层3形成电极孔时，对侧墙7、以及模制层3位于侧墙7周向的部分进行横向腐蚀。例如：当模制层3的材质为硅氧化物时，侧墙7可以为金属侧墙、氮化硅侧墙、旋涂硬掩膜侧墙或无定形碳侧墙。其中，当侧墙7为金属侧墙时，该金属侧墙的材质可以与下电极91的材质相同。此外，上述侧墙7的层厚可以根据实际应用场景设置，只要能够应用到本发明实施例提供的半导体器件中即可。例如：侧墙7的层厚可以为1nm～50nm。参见图8，在侧墙7形成后，继续向下刻蚀模制层3的剩余部分形成贯穿模制层3的电极孔。参见图9和图10，在基底1上形成电容器9。
46.需要说明的是，当侧墙为金属侧墙时，该侧墙为导体。在此情况下，相比于未形成有侧墙的电容器，在介质层与下电极之间形成上述侧墙不会影响电容器的电容量。
47.由上述内容可以看出，该侧墙的存在，可以在刻蚀气体继续刻蚀模制层的剩余部分时，防止刻蚀气体对已形成的图案孔结构的继续刻蚀，从而可以保证已形成的图案孔结构的原始结构，进而可以确保刻蚀模制层所获得的电极孔的关键尺寸满足制造要求。解决了在形成电极孔的过程中，相对于模制层位于电极孔的孔底的部分，刻蚀气体对模制层位于孔口的部分的刻蚀时间较长，导致模制层位于孔口处的部分被过度刻蚀，使得电极孔的关键尺寸增加的技术问题。再者，与现有技术中模制层位于孔口处的部分被过度刻蚀，使得电极孔的关键尺寸增加相比，模制层位于相邻电极孔之间的部分，其横向宽度更大，从而能够在刻蚀电极孔的过程中为模制层位于图案孔结构周向的部分提供足够的支撑力，进而可以防止模制层位于图案孔结构周向的部分出现倾斜、弯曲的现象，使得刻蚀模制层获得的电极孔具有良好的竖直形貌。相应的，在具有良好竖直形貌的电极孔内所形成的下电极也具有良好的竖直形貌，从而能够提高基于该下电极所形成的电容器的工作性能，提升半导体器件的良率。
48.本发明实施例还提供一种半导体器件的制造方法。下文将根据图2至图10示出的操作的剖视图，对制造过程进行描述。具体的，该半导体器件的制造方法包括：
49.首先，提供一基底。其中，该基底的具体结构可以参考前文，此处不再赘述。
50.参见图2，可以在基底1上，形成覆盖基底1的刻蚀停止层2。该刻蚀停止层2的存在可以防止后续刻蚀或清洗等操作对基底1造成影响，确保基底1的品质。应理解，也可以不在基底1上形成上述刻蚀停止层2。
51.具体的，可以采用化学气相沉积或物理气相沉积等工艺，在基底的表面淀积一层刻蚀停止层。上述刻蚀停止层所含有的材料、以及刻蚀停止层的层厚可以根据实际应用场景设置，只要能够应用到本发明实施例提供的半导体器件的制造方法中即可。
52.参见图3，作为一种示例，当位于基底1表面的结构(例如：隔离部)与后续在基底1上形成的模制层3之间的刻蚀选择比较低时，可以在基底1上形成有刻蚀停止层2的情况下，继续在刻蚀停止层2上依次形成模制层3和掩膜层4。
53.示例性的，可以采用化学气相沉积或物理气相沉积等工艺，在刻蚀停止层上形成模制层，并在模制层上形成掩膜层。其中，上述模制层所含有的材料需要与刻蚀停止层所含有的材料之间具有一定的刻蚀选择比。同时，为防止相邻着陆焊盘通过刻蚀停止层导通，刻蚀停止层所含有的材料需要为绝缘材料。例如：刻蚀停止层可以为氮化硅层，模制层可以为氧化硅层。对于上述掩膜层来说，该掩膜层可以为光刻胶层。
54.需要说明的是，当位于基底表面的结构(例如：隔离部)与后续在基底上形成的模制层之间具有一定的刻蚀选择比时，可以采用上述方式直接在基底上依次形成模制层和掩膜层。
55.参见图4，刻蚀掩膜层4，形成掩膜图案41。
56.示例性的，当掩膜层为光刻胶层时，可以通过光刻工艺刻蚀掩膜层，形成掩膜图案。该掩膜图案所暴露的模制层的区域为后续形成下电极的区域。
57.参见图5，以掩膜图案41为掩膜，刻蚀模制层3，形成第一图案孔结构5。第一图案孔结构5的孔底与模制层3的顶部之间的距离等于预设距离。
58.示例性的，在掩膜图案的保护下，可以通过等离子体刻蚀等工艺，自上而下对模制层暴露在掩膜图案外的部分进行刻蚀，形成第一图案孔结构。其中，第一图案孔结构的径向规格、数量、以及排布方式可以根据电容器所包括的下电极的径向规格、数量和排布方式进行设置。此外，上述预设距离的大小可以参考前文。
59.参见图6和图7，在基底1上形成侧墙7。其中，该侧墙7所含有的材料与模制层3所含有的材料之间具有刻蚀选择比。具体的，侧墙7所含有的材料、以及该侧墙7的层厚可以参考前文。
60.示例性的，参见图7，在基底1上形成有模制层3和掩膜图案41，且模制层3内开设有第一图案孔结构5的情况下，可以通过化学气相沉积或原子层沉积等工艺，形成覆盖在第一图案孔结构5的侧壁的侧墙7。具体的，参见图6，可以通过上述工艺形成覆盖掩膜图案41和第一图案孔结构5的侧墙材料层6。接着可以采用干法刻蚀工艺，自上而下去除侧墙材料层6位于掩膜图案41上的部分、以及去除侧墙材料层6位于第一图案孔结构5的孔底上的部分。此时，参见图7，剩余的侧墙材料层6仅覆盖在第一图案孔结构5的侧壁上，从而获得侧墙7。
61.可以理解的是，上述以掩膜图案为掩膜刻蚀模制层，所形成的第一图案孔结构5，其孔深小于模制层的层厚。基于此，参见图8，为后续形成贯穿模制层3的下电极91，还需要在基底1上形成侧墙7后，在基底1上形成电容器前，以上述掩膜图案41为掩膜，继续刻蚀模制层3形成第二图案孔结构8，该第二图案孔结构8贯穿模制层3。具体的，继续刻蚀模制层3形成第二图案孔结构8所采用的工艺，可以与刻蚀模制层3形成第一图案孔结构5时所采用的工艺相同。
62.值得注意的是，在继续刻蚀模制层形成第二图案孔结构前，在第一图案孔结构的侧壁上形成了侧墙。该侧墙可以在刻蚀气体继续刻蚀模制层的剩余部分时，防止刻蚀气体对模制层位于预设距离以上的部分过度刻蚀，从而可以确保刻蚀模制层所获得的第二图案孔结构的关键尺寸满足制造要求。在此情况下，与第二图案孔结构的关键尺寸增加的情形
相比，模制层位于关键尺寸满足制造要求的相邻第二图案孔结构之间的部分，其横向宽度更大，从而能够在刻蚀第二图案孔结构的过程中为模制层位于预设距离以上的部分提供足够的支撑力，进而可以防止模制层位于预设距离以上的部分出现倾斜、弯曲的现象，使得刻蚀模制层获得的第二图案孔结构具有良好的竖直形貌。相应的，后续在具有良好竖直形貌的第二图案孔结构内所形成的下电极也具有良好的竖直形貌，从而能够提高基于该下电极所形成的电容器的工作性能，提升半导体器件的良率。
63.需要说明的是，当基底上还形成有刻蚀停止层时，在刻蚀模制层位于第一图案孔结构下的部分后，还需要对刻蚀停止层进行刻蚀，以形成贯穿模制层和刻蚀停止层的第二图案孔结构。
64.参见图9和图10，在基底1上形成电容器9。该电容器9包括的下电极91、上电极93、以及位于下电极91和上电极93之间的介质层92。具体的，上述侧墙7沿周向形成在下电极91的外表面，且沿下电极91的高度方向，侧墙7的顶部与下电极91的顶部齐平，侧墙7的底部距离下电极91的顶部具有预设距离。其中，该预设距离小于下电极91的高度。
65.示例性的，参见图9，可以通过化学气相沉积或物理气相沉积等工艺，在第二图案孔结构8内形成下电极91。其中，为了使下电极91将第二图案孔结构8填满，可以采用上述工艺形成覆盖模制层3和第二图案孔结构8的导电材料层，并通过化学机械抛光去除导电材料层位于第二图案孔结构8之外的部分，获得下电极91。参见图10，在形成下电极91后，可以通过湿法刻蚀等工艺将基底1上剩余的模制层3去除，从而将下电极91、以及位于下电极91外表面的侧墙7从模制层3中释放出来。接着可以在侧墙7和下电极91上形成介质层92，以及在介质层92上形成上电极93，获得电容器9。具体的，下电极91、介质层92和上电极93所含有的材料、以及介质层92的厚度可以参考前文。
66.需要说明的是，在侧墙为氮化硅侧墙等绝缘侧墙的情况下，在第二图案孔结构内形成下电极后，并在形成介质层前，可以将位于下电极外周的侧墙去除，以使得下电极各区域与上电极之间的距离均等于介质层的层厚。相比于保留有上述侧墙的电容器，未保留有上述侧墙的电容器具有更高的电容量。
67.当侧墙为金属侧墙时，在形成第二图案孔结构内形成下电极后，可以直接形成覆盖侧墙和下电极的介质层。因金属侧墙为导体，即使保留有侧墙也不会影响电容器所具有的电容量。
68.在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
69.以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。