一种发光二极管的制作方法

本申请涉及半导体技术领域，特别是涉及一种发光二极管。

背景技术：

传统的倒装发光二极管中，n电极、p电极依次在钝化层一侧层叠设置，其中p电极表面上形成有一凹面。

本申请的发明人在长期的研究过程中，发现上述倒装结构发光二极管在封装过程中，焊接材料易在p电极凹面处产生空洞，导致发光二极管与封装支架焊接后的推拉力减小，影响发光二极管封装结构的可靠性；此外，空洞面积越大，电流注入面积越小，电流注入均匀性越差，发光二极管与封装支架之间传热均匀性越差。

技术实现要素：

基于此，本申请提供一种发光二极管，能够解决现有技术中空洞面积过大所导致的技术问题，提高发光二极管与封装支架焊接后的推拉力水平，提高发光二极管封装产品的机械性能。

为解决上述技术问题，本申请采用的一个技术方案是：提出一种发光二极管，该发光二极管包括：衬底；外延层，设置于衬底的一侧主表面上，且包括在远离衬底的方向上依次层叠设置的第一半导体层、有源层以及第二半导体层；第一钝化层，设置于外延层背离于衬底的一侧；内电极层，设置于第一钝化层背离于外延层的一侧，并划分成彼此电性隔离的至少一个第一内电极区和至少一个第二内电极区，其中第一钝化层上设置有第一开槽和第二开槽，第一内电极区经第一开槽电连接第一半导体层，第二内电极区经第二开槽电连接第二半导体层；其中，每个第二内电极区所对应的第二开槽的数量大于或等于2个，且彼此间隔设置。

区别于现有技术的情况，本申请的第一钝化层上设置有第二开槽，第二内电极区经第二开槽电连接第二半导体层，其中，每个第二内电极区所对应的第二开槽的数量大于或等于2个，且多个第二开槽彼此间隔设置，进而能够减小单个第二开槽的面积，以减小焊接材料在单个第二开槽处产生的空洞面积，能够解决现有技术中空洞面积过大所导致的技术问题，提高发光二极管与封装支架焊接后的推拉力水平，提高发光二极管封装产品的机械性能，并提高电流注入面积以及电流扩散的均匀性，进而提高发光二极管与封装支架之间热扩散的均匀性，进而提高发光二极管产品的光电性能及其应用的可靠性。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：

图1为本申请一实施例提供的发光二极管的俯视结构示意图；

图2为沿图1中a-a的截面结构示意图；

图3为图2中第一外电极区所对应的第三开槽的结构示意图；

图4为图2中第一外电极区所对应的第三开槽的另一结构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

鉴于此，本申请提出了一种发光二极管，该发光二极管的光波可以为uvc、uvb、uva、紫光、蓝光、绿光、黄光、红光及红外光等。led该发光二极管可采用封装工艺的焊接方式将其固定在封装支架上。

如图1-2所示，该发光二极管100包括：衬底11、外延层12、第一钝化层13、内电极层14、第二钝化层15以及外电极层16。

其中，外延层12设置于衬底11的一侧主表面上，第一钝化层13设置于外延层12背离于衬底11的一侧，内电极层14设置于第一钝化层13背离于外延层12的一侧，第二钝化层15设置于内电极层14背离于第一钝化层13的一侧，外电极层16设置于第二钝化层15背离于内电极层14的一侧。

具体而言，衬底11的材料包括但不限于蓝宝石、氮化铝、氮化镓、硅、碳化硅或金属，其表面结构可为平面结构或图案化图结构。

外延层12包括在远离衬底11的方向上依次层叠设置的第一半导体层121、有源层122以及第二半导体层123。当第一半导体层121为p型半导体层时，第二半导体层123可为相异电性的n型半导体层，反之，当第一半导体层121为n型半导体层，第二半导体层123可为相异电性的p型半导体层。有源层122可为中性、p型或n型电性的半导体。施以电流通过半导体发光叠层时，激发有源层122发光出光线。

本申请以第一半导体层121为n型半导体层、第二半导体层123为p型半导体层为例进行说明。

第一半导体层121为n型半导体层，其主要作用是提供复合发光的电子，具体可以为掺杂si、ge及sn中至少一种的半导体(例如gan、algan、ingan、aln、gaas等)。有源层122为电子-空穴复合区域，可以具有单异质结、双异质结、单量子肼和多量子肼的结构。第二半导体层123为p型半导体层，其主要作用是提供复合发光的空穴，具体可以为掺杂mg、zn、be、ca、sr及ba中至少一种的半导体(例如gan、algan、ingan、aln、gaas等)。

进一步地，缓冲层17还可形成在衬底11与第一半导体层121之间，以促进第一半导体层121的单晶生长。

内电极层14和外电极层16可以通过氧化铟锡、氧化铟锌、氧化镉锡、氧化铝锌、氧化铟锡锌、氧化锌、纳米银线、纳米碳管、石墨烯等透明导电材料制作而成。

第一钝化层13和第二钝化层15可以通过氧化硅(sio2)、氮化硅(si3n4)、氮氧化硅(sioxny，x、y≥1)、分布式布拉格反射镜(distributedbraggreflector，dbr)、氧化铝(al2o3)等透明绝缘材料制作而成。

如图1-2所示，第一钝化层13上设置有第一开槽④和第二开槽②，第二钝化层15上设置有第三开槽③和第四开槽①。上述第一开槽④、第二开槽②、第三开槽③以及第四开槽①的形状在本申请中不作限定，例如，可以为多边形、圆形、椭圆形等。

内电极层14被划分成彼此电性隔离的至少一个第一内电极区141和至少一个第二内电极区142，第一内电极区141经第一开槽④电连接第一半导体层121，第二内电极区142经第二开槽②电连接第二半导体层123。其中，第一内电极区141与第一半导体层121形成良好的n型欧姆接触。

外电极层16被划分成彼此电性隔离第一外电极区161和第二外电极区162，且第一外电极区161和第二外电极区162分别与第一内电极区141和第二内电极区142对应。其中，第一外电极区161经第三开槽③电连接第一内电极区141，第二外电极区162经第四开槽①电连接第二内电极层14。

进一步地，如图1-2所示，外延层12在背离基板一侧设置有外露第一半导体层121的凹陷区，第一开槽④设置于凹陷区内，以使得第一内电极区141与外露的第一半导体电连接。

在某实施例中，第一内电极区141所对应的第一开槽④的数量可以为多个，且第一开槽④呈点阵状排列。

在某实施例中，每个第二内电极区142所对应的第二开槽②的数量大于或等于2个，且彼此间隔设置。例如，每个第二内电极区142所对应的第二开槽②的数量可以为2个、3个、4个、5个。

区别于现有技术的情况，本申请的第一钝化层13上设置有第二开槽②，第二内电极区142经第二开槽②电连接第二半导体层123，其中，每个第二内电极区142所对应的第二开槽②的数量大于或等于2个，且多个第二开槽②彼此间隔设置，进而能够减小单个第二开槽②的面积，以减小焊接材料在单个第二开槽②处产生的空洞面积，能够解决现有技术中空洞面积过大所导致的技术问题，提高发光二极管100与封装支架焊接后的推拉力水平，提高发光二极管封装产品的机械性能，并提高电流注入面积以及电流扩散的均匀性，进而提高发光二极管100与封装支架之间热扩散的均匀性，进而提高发光二极管产品的光电性能及其应用的可靠性。

在某实施例中，每个第一外电极区161所对应的第三开槽③的数量大于或等于2个，且彼此间隔设置。例如，每个第一外电极区161所对应的第三开槽③的数量可以为2个、3个、4个、5个。

区别于现有技术的情况，本申请的第二钝化层15上设置有第三开槽③，第一外电极区161经第三开槽③电连接第一内电极区141，其中，每个第一外电极区161所对应的第三开槽③的数量大于或等于2个，且多个第三开槽③彼此间隔设置，进而能够减小单个第三开槽③的面积，以减小焊接材料在单个第三开槽③处产生的空洞面积，能够解决现有技术中空洞面积过大所导致的技术问题，提高发光二极管100与封装支架焊接后的推拉力水平，提高发光二极管封装产品的机械性能，并提高电流注入面积以及电流扩散的均匀性，进而提高发光二极管100与封装支架之间热扩散的均匀性，进而提高发光二极管产品的光电性能及其应用的可靠性。

在某实施例中，每个第二外电极区162所对应的第四开槽①的数量大于或等于2个，且彼此间隔设置。例如，每个第二外电极区162所对应的第四开槽①的数量可以为2个、3个、4个、5个。

区别于现有技术的情况，本申请的第二钝化层15上设置有第四开槽①，第二外电极区162经第四开槽①电连接第二内电极层14，其中，每个第二外电极区162所对应的第四开槽①的数量大于或等于2个，且多个第四开槽①彼此间隔设置，进而能够减小单个第四开槽①的面积，以减小焊接材料在单个第四开槽①处产生的空洞面积，能够解决现有技术中空洞面积过大所导致的技术问题，提高发光二极管100与封装支架焊接后的推拉力水平，提高发光二极管封装产品的机械性能，并提高电流注入面积以及电流扩散的均匀性，进而提高发光二极管100与封装支架之间热扩散的均匀性，进而提高发光二极管产品的光电性能及其应用的可靠性。

如图1-2所示，在一实施例中，第二内电极区142和第二外电极区162成对设置，每对第二内电极区142和第二外电极区162具有同向设置的长度方向，每对第二内电极区142和第二外电极区162所对应的第二开槽②和第四开槽①在衬底11上的投影沿长度方向交替设置。

其中，沿发光二极管的长度方向，第二开槽②在衬底11上的投影的长度l2和第四开槽①在衬底11上的投影的长度l1与相邻两个第二开槽②和第四开槽①在衬底上的投影之间的间隔距离l3之间的比例为0.2-5(例如0.2、0.5、1.0、2.0、5.0)，即l1/l3＝0.2-5，l2/l3＝0.2-5。

其中，沿发光二极管的宽度方向，第三开槽③在衬底11上的投影的长度l4与相邻两个第三开槽③在衬底上的投影之间的间隔距离l5之间的比例为0.2-5(例如0.2、0.5、1.0、2.0、5.0)，即l4/l5＝0.2-5。

进一步地，第二外电极区162的数量可以大于第一外电极区161的数量，每个第一外电极区161所对应的第三开槽③的数量可以大于每个第二外电极区162所对应的第四开槽①的数量。

在一实施例中，第二外电极区162的数量为多个，且沿第二外电极区162的长度方向的垂直方向间隔排列。其中，第一外电极区161的数量为一个，并环绕多个第二外电极区162设置。

优选地，第一外电极区161所对应的第三开槽③大于或等于5个，例如，5个、6个、7个、8个。

如图3和图4所示，在一实施例中，第一外电极区161所对应的第三开槽③沿预设的环形曲线间隔排列。

如图1所示，在一实施例中，发光二极管100进一步包括设置于第二半导体层123背离第一半导体层121一侧的反射镜18，反射镜18与第二半导体层123电连接，第二内电极区142经第二开槽②电连接反射镜18。

具体而言，反射镜18与第二半导体层123形成良好的p型欧姆接触。反射层的材料可以为金属材料或掺杂有金属材料的混合物或化合物，可以为透明材料或不透明材料，例如，反射镜18可以为透明导电氧化物(transparentconductiveoxide，tco)层，例如铟锡氧化物(ito)层、氧化锌(zno)层，也可以为由镍(ni)、铬(cr)、钛(ti)、铝(al)、银(ag)、铂(pt)、金(au)、锡(sn)、铟(in)中的任意一种金属或它们中任意两种或以上的合金构成的单层或叠层。

本申请还提出一种用于制造上述实施例的发光二极管100的制造方法，为了便于说明和理解，发光二极管100显示为在制造过程中的个别器件。然而，应该明白，多个发光二极管100通常在晶圆级上制造，而个别的发光二极管100会在随后的工艺步骤中单个化。尽管如此，本文所述的制造方法也可用于制造单一的器件。还应明白，虽然在下文中以特定顺序来显示制造步骤，该发光二极管100可用不同顺序的步骤来制造，并且可包括额外或较少的步骤。

该制造方法包括：

s10：提供一衬底11。

衬底11的材料包括但不限于蓝宝石、氮化铝、氮化镓、硅、碳化硅或金属，其表面结构可为平面结构或图案化图结构。

进一步地，衬底11的一侧主表面上可以生长缓冲层17。在本步骤中，可以通过常规的mocvd工艺或可以借助于诸如物理气相沉积、溅射、氢气相沉积法或原子层沉积工艺，在衬底11的一侧主表面上生长缓冲层17。

s20：在衬底11上以外延生长方式依次生长第一半导体层121、有源层122以及第二半导体层123。

在本步骤中，可以采用金属有机化合物化学气相沉淀(metal-organicchemicalvapordeposition，mocvd)或分子束外延(molecularbeamepitaxy，mbe)方法在衬底11上以外延生长方式依次生长第一半导体层121、有源层122以及第二半导体层123。

s30：对第一半导体层121、有源层122以及第二半导体层123进行图案化处理，以在第一半导体层121朝向第二半导体层123一侧形成有台面结构，以露出第一半导体层121。

具体来说，可以通过掩膜和蚀刻工艺对第一半导体层121、有源层122以及第二半导体层123蚀刻，进而形成台面结构。上述蚀刻工艺可以包括干式蚀刻、湿式蚀刻或其组合。

s40：在第二半导体层123背离第一半导体层121一侧沉积反射镜18，反射镜18与第二半导体层123电连接。

具体而言，反射镜18与第二半导体层123形成良好的p型欧姆接触。反射层的材料可以为金属材料或掺杂有金属材料的混合物或化合物，可以为透明材料或不透明材料，例如，反射镜18可以为透明导电氧化物(transparentconductiveoxide，tco)层，例如铟锡氧化物(ito)层、氧化锌(zno)层，也可以为由镍(ni)、铬(cr)、钛(ti)、铝(al)、银(ag)、铂(pt)、金(au)、锡(sn)、铟(in)中的任意一种金属或它们中任意两种或以上的合金构成的单层或叠层。

s50：在反射镜18及台面结构远离衬底11的一侧沉积第一钝化层13，第一钝化层13上设置有第一开槽④和第二开槽②。

第一钝化层13可以通过氧化硅(sio2)、氮化硅(si3n4)、氮氧化硅(sioxny，x、y≥1)、分布式布拉格反射镜18(distributedbraggreflector，dbr)、氧化铝(al2o3)等透明绝缘材料制作而成。

s60：在第一钝化层13远离衬底11的一侧沉积透明导电材料，以选择性生长出内电极层14。

内电极层14可以通过氧化铟锡、氧化铟锌、氧化镉锡、氧化铝锌、氧化铟锡锌、氧化锌、纳米银线、纳米碳管、石墨烯等透明导电材料制作而成。

其中，内电极层14被划分成彼此电性隔离的至少一个第一内电极区141和至少一个第二内电极区142，第一内电极区141经第一开槽④电连接第一半导体层121，第二内电极区142经第二开槽②电连接第二半导体层123。其中，第一内电极区141与第一半导体层121形成良好的n型欧姆接触。

s70：在内电极层14远离衬底11的一侧沉积第二钝化层15，第二钝化层15上设置有第三开槽③和第四开槽①。

第二钝化层15可以通过氧化硅(sio2)、氮化硅(si3n4)、氮氧化硅(sioxny，x、y≥1)、分布式布拉格反射镜18(distributedbraggreflector，dbr)、氧化铝(al2o3)等透明绝缘材料制作而成。

s80：在第二钝化层15远离衬底11的一侧沉积透明导电材料，以选择性生长出外电极层16。

外电极层16可以通过氧化铟锡、氧化铟锌、氧化镉锡、氧化铝锌、氧化铟锡锌、氧化锌、纳米银线、纳米碳管、石墨烯等透明导电材料制作而成。

外电极层16被划分成彼此电性隔离第一外电极区161和第二外电极区162，且第一外电极区161和第二外电极区162分别与第一内电极区141和第二内电极区142对应。其中，第一外电极区161经第三开槽③电连接第一内电极区141，第二外电极区162经第四开槽①电连接第二内电极层14。

在某实施例中，每个第二内电极区142所对应的第二开槽②的数量大于或等于2个，且彼此间隔设置。例如，每个第二内电极区142所对应的第二开槽②的数量可以为2个、3个、4个、5个。

在某实施例中，每个第一外电极区161所对应的第三开槽③的数量大于或等于2个，且彼此间隔设置。例如，每个第一外电极区161所对应的第三开槽③的数量可以为2个、3个、4个、5个。

在某实施例中，每个第二外电极区162所对应的第四开槽①的数量大于或等于2个，且彼此间隔设置。例如，每个第二外电极区162所对应的第四开槽①的数量可以为2个、3个、4个、5个。

区别于现有技术的情况，本申请能够解决现有技术中空洞面积过大所导致的技术问题，提高发光二极管100与封装支架焊接后的推拉力水平，提高发光二极管封装产品的机械性能，并提高电流注入面积以及电流扩散的均匀性，进而提高发光二极管100与封装支架之间热扩散的均匀性，进而提高发光二极管产品的光电性能及其应用的可靠性。

以上仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。