一种功率半导体器件及其边缘终端区结构的制作方法

本实用新型涉及功率半导体领域，具体涉及一种功率半导体器件及其边缘终端区结构。

背景技术：

汽车、电子消费品和工业应用中的许多功能器件(例如，转换电能装置和电机驱动)都依赖于功率半导体器件。例如，金属氧化物半导体场效应晶体管(mosfet)、绝缘栅双极型晶体管(igbt)和二极管等功率半导体器件，已经被用于各种应用，例如牵引应用中的电源和功率转换器中的开关。

功率半导体器件通常除了负责传导电流的有源区外，还包括围绕有源区的边缘终端区。功率半导体器件的边缘终端区结构常见示例是p掺杂多晶硅场环与场板的组合，其中场板可以被配置用于提供外部电荷的有效屏蔽。例如，场板可以包括金属，诸如铝。替换地，这样的场板可以由多晶硅形成，例如，以便使边缘终止结构在暴露于潮湿和电场时不易受腐蚀。例如，在将p掺杂场环与n掺杂多晶硅场板组合的边缘终止结构中，仍然可以存在金属层以提供场板与场环之间的电接触，从而减少电场对金属层外边缘的影响，提高器件的稳定性。

可靠的边缘终端区是要确保器件即使是在恶劣的工作环境下，如高温、高湿及外部强电场等，也可使器件有源区不受外界影响，正常工作。

为了确保边缘终端区的有足够高的耐电压能力，边缘终端区需要较长的绝缘场板来分散电场，这就导致了传统结构的边缘终端区的面积较大，不利于芯片的微小化。

技术实现要素：

本实用新型的目的是提供一种功率半导体器件及其边缘终端区结构，能够在不扩大功率半导体器件的尺寸的情况下，又能提高边缘终端区的耐电压能力，以充分保护功率半导体器件的有源区。为此，本实用新型采用以下方案来实现目的。

本实用新型提供一种功率半导体器件边缘终端区结构，所述边缘终端区包括：

(1)背面金属电极层；

(2)n⁺衬底，邻接于所述背面金属电极层上方；

(3)n型外延层，邻接在所述n⁺衬底上方；

(4)p掺杂场环，设置于所述n型外延层上表面；

(5)浮游p层环，设置于n型外延层内，在n型外延层内纵向延伸，以延展空间电荷层的纵向深度；

(6)绝缘场板，设置于所述p掺杂场环上方；

(7)表面金属电极层，设置于所述绝缘场板和所述p掺杂场环的上方。

优选地，所述浮游p层环设置于最外区的p掺杂场环下方。

优选地，所述浮游p层环设置于最外区的p掺杂场环的外侧。

优选地，所述浮游p层环与所述p掺杂场环断开设置。

优选地，所述绝缘场板的材质为二氧化硅。

优选地，所述n⁺衬底的材质为掺杂磷原子的硅片。

本实用新型还提供一种功率半导体器件，包括上述任意一项所述的边缘终端区结构。

本实用新型的有益效果是：在最外区的p掺杂场环添加浮游p层环，浮游p层环在n型外延层内纵向延伸，使空间电荷层边界在向外周扩张时更向纵向延伸，减小了外加电场强度，大大提高功率半导体器件边缘终端区的耐电压能力。本实用新型相比传统边缘终端区结构，不需要通过增加边缘终端区面积，来提高其外周耐电压能力，有利于功率半导体器件的微小化。

附图说明

为了更清楚地说明本实用新型的技术方案，下面将对说明书中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是传统的功率半导体器件边缘终端区的结构图；

图2是本实用新型的一个实施例提供的一种功率半导体器件边缘终端区的结构图；

图3是本实用新型另一个实施例提供的另一种功率半导体器件边缘终端区的结构图；

图4是本实用新型的一种在n⁺衬底上生长n型外延层的示意图；

图5是本实用新型的一种在n⁺衬底上生长多层n型外延层的示意图；

图6是本实用新型的一种在n⁺衬底上生长的多层n型外延层，经过退火形成浮游p层环的示意图；

图7是本实用新型的一种n⁺衬底+n型外延层+浮游p层环+p掺杂场环+绝缘场板的叠构图；

图8是应用本实用新型的加工方法得到的一种功率半导体器件边缘终端区的结构示意图。

附图标记：背面金属电极层1；n⁺衬底2；n型外延层3；p掺杂场环4；浮游p层环5；绝缘场板6；表面金属电极层7；空间电荷层边界8；离子9。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

图1为传统结构的功率半导体器件边缘终端区的机构图，其边缘终端区设置浅层的p掺杂场环4，导致其终端的空间电荷层边界8处于浅层，其设置了较长的绝缘场板6来分散电场，导致传统结构的边缘终端区的面积较大，不利于功率半导体器件的微小化。

实施例

如图2所示，本实用新型的实施例提供一种功率半导体器件边缘终端区结构，所述边缘终端区包括：

(1)背面金属电极层1；

(2)n⁺衬底2，邻接于所述背面金属电极层1上方；

(3)n型外延层3，邻接在所述n⁺衬底4上方；

(4)p掺杂场环4，设置于所述n型外延层3上表面；

(5)浮游p层环5，设置于n型外延层3内，在n型外延层内3纵向延伸，以延展空间电荷层的纵向深度，空间电荷层边界8向背面金属电极层1方向扩张；

(6)绝缘场板6，设置于所述p掺杂场环4上方；

(7)表面金属电极层7，设置于所述绝缘场板6和所述p掺杂场环4的上方。

其中，n⁺衬底2中的n⁺表示高浓度掺杂，n型外延层3中的n表示低浓度掺杂。在其中一个优选实施例中，n⁺衬底2为掺杂高浓度磷的硅片，n型外延层3为掺杂低浓度磷的单晶硅层。

其中，所述浮游p层环5设置于最外区的p掺杂场环4下方。

如图3所示，在另一个优选实施例中，所述浮游p层环5设置于最外区的p掺杂场环4的外侧。

要确保功率半导体器件的可靠性，需要让其边缘终端区的耐电压能力高于有源区的耐电压能力。提高耐压的最有效方法是减小外加电场的强度。在外部电压一定的情况下，空间电荷层越大，外加电场强度就越小，加入浮游p层环5的目的就是延展空间电荷层的纵向深度，减小外加电场强度。

具体的，在最外区的p掺杂场环4添加浮游p层环5，浮游p层环5在n型外延层3内纵向延伸，使空间电荷层边界8在向外周扩张时更向纵向延伸，扩充了空间电荷层的容积，减小了外加电场强度，大大提高功率半导体器件终端区的耐电压能力。本实用新型相比传统终端区结构，在保证提高外周耐电压能力的同时，缩小了功率半导体器件的外周面积，有利于功率半导体器件的微小化。

在其中一个优选实施例中，所述浮游p层环5与所述p掺杂场环4断开设置，断开设置有利于进一步降低外加电场强度。

在其中一个优选实施例中，所述绝缘场板6的材质为二氧化硅。

本实用新型还提供一种功率半导体器件，包括上述任意一项实施例所述的边缘终端区结构，半导体器件的外周尺寸因此减小。

上述任意一项实施例所述的功率半导体器件边缘终端区结构的加工方法，包括以下步骤：

(1)如图4所示，在n⁺衬底2上生长n型外延层3；

(2)如图4所示，往n型外延层3内注入离子9；在其中一个优选实施例中，n型外延层3内注入的离子9为硼，使用离子注入机注入，注入区域形成p型半导体；

(3)如图5所示，重复步骤(1)和(2)，进行多次外延与离子9注入；

(4)如图6所示，退火，所述离子9扩散形成浮游p层环5；在其中一个优选实施例中，退火条件为氧化气氛中，材料于1050～1100℃温度中保温1～1.5h；

(5)如图7所示，在n型外延层3上表面注入离子形成p掺杂场环4，再在p掺杂场环4上沉积生长绝缘场板6；在其中一个优选实施例中，n型外延层3上表面注入的离子为硼，使用离子注入机注入，注入区域形成p型半导体；

(6)如图8所示，在绝缘场板6和p掺杂场环4上生成表面金属电极层7，在n⁺衬底2的下表面生成背面金属电极层1。其中，表面金属电极层7和背面金属电极层1通过金属蒸发和沉积形成。

本加工方法还包括，边缘终端区和有源区一体成型，相同层别同时加工完成。

以上所揭露的仅为本实用新型的较佳实施例而已，不能以此来限定本实用新型之权利范围，本领域普通技术人员可以理解实现上述实施例的全部或部分流程，并依本实用新型权利要求所作的等同变化，仍属于本实用新型所涵盖的权利范围。