MOSFET器件的终端结构的制作方法

本实用新型属于半导体技术领域，具体涉及一种mosfet器件的终端结构。

背景技术：

金属-氧化物半导体场效应晶体管，简称金氧半场效晶体管(metal-oxide-semiconductorfield-effecttransistor，mosfet)是一种可以广泛使用在模拟电路与数字电路的场效晶体管。mosfet的终端结构通常采用碳化硅沟槽。如图1所示，碳化硅沟槽(sictrenchmos)的传统工艺制造方法包括如下步骤：通常是在一块半导体衬底9上，形成轻掺杂的n型外延层8，在8上生长一层二氧化硅层，用第一块p阱(p-well)光罩定义出p型本体区；然后在碳化硅片表面生长一层厚的二氧化硅层，用第二块沟槽(sictrench)光罩定义出沟槽区域，在n-外延层上形成一系列沟槽，通过热氧化，在沟槽中生长栅氧化层7，在栅氧化层7上淀积多晶硅，然后对多晶硅进行回刻，形成栅电极6；接着在之前定义出的p型本体区内，进行第一种p型杂质离子的注入，扩散形成p型本体区5；再采用第三块n⁺光罩，在p阱区域内定义出n⁺源极接触区域4，进行第二种n型杂质离子的注入和扩散；随后在芯片表面淀积绝缘介质层3，采用第四块接触孔(contact)光罩定义接触孔图形，光刻源极孔2，在孔内填充阻挡层金属，再在表面溅射顶层金属；最后使用第五块金属层(metal)光罩，定义栅极金属区域1(gatemetal)和源极金属区域1’(sourcemetal)，并采用干法刻蚀形成栅极金属电极和源极金属电极，在n型高搀杂的衬底表面上淀积金属层形成漏极金属电极10。从以上制作工艺中可以看出，现有的工艺制程,主要包括5层光刻掩膜版,其中有沟槽掩膜层(polylayer)，p阱掩膜层(p-welllayer)，n⁺掩膜层(n⁺layer)，接触孔掩膜层(contactlayer)和金属掩膜层(metallayer)也就是说在器件制造过程中，需要经过五次光刻的过程。光刻是为了将掩膜版上的图形转移到晶圆上，而每次光刻需要经过至少八个工艺步骤，包括气相成底膜，旋转涂胶，烘陪，曝光，曝光后的烘陪，显影，坚膜烘陪和显影检查，这些步骤在晶圆制造中占有非常大的机台和时间比例。

因此，如何减小mosfet器件的终端结构横向漏电且保证其耐压的同时简化制备工艺，成为半导体行业发展一直被关注和追求的课题之一。

技术实现要素：

本实用新型提供了一种mosfet器件的终端结构，通过在芯片外侧设置多层封闭的碳化硅沟槽环，解决了mosfet器件耐压和漏电的问题。

本实用新型提出的技术方案是：

第一方面，本实用新型提出一种mosfet器件的终端结构，包括设置于所述mosfet器件芯片外围的一组以上由内而外依次分布的碳化硅沟槽环；

所述碳化硅沟槽环为封闭的环形；

最内侧的所述碳化硅沟槽环与所述芯片的低电位连接；

最外侧的所述碳化硅沟槽环为截止环，所述截止环的电位与所述芯片的划片道连接。

本实用新型的mosfet器件的终端结构，通过内侧将碳化硅沟槽与芯片的低电位连接，有效抑制了反型沟道的形成，可以抑制漏电；在外侧将碳化硅沟槽与划片道的高电位连接，可以加强隔离效果，封闭的环形设计可以避免内侧与外侧之间形成漏电通道，通过多个碳化硅沟槽环形成隔离终端，替代传统的p型注入结终端，从而解决了mosfet器件耐压和漏电的问题。

本实用新型上述的mosfet器件的终端结构，还可以具有如下附加的技术特征：

在本实用新型的具体实施方式中，所述mosfet器件的终端结构由碳化硅沟槽环在mosfet器件芯片外围由内而外依次分布得到，且最内侧的所述碳化硅沟槽环与所述芯片的低电位连接，可以有效抑制反型沟道的形成，抑制漏电。

在本实用新型的具体实施方式中，最内侧的所述碳化硅沟槽环设置为一组以上；最外侧的所述碳化硅沟槽环设置为一组以上；最内侧所述碳化硅沟槽环与最外侧所述碳化硅沟槽环之间的所述碳化硅沟槽环设置为一组以上，可以起到隔离和延展电场的作用。

在本实用新型的具体实施方式中，最内侧的所述碳化硅沟槽环设置在靠近栅极金属一侧，并与芯片的低电位连接，有效抑制了反型够到的形成，可以抑制漏电。

为保证将外围高电位限制在划片道附近，并加强隔离效果，在本实用新型的具体实施方式中，最外侧的所述碳化硅沟槽环设置在靠近所述划片道一侧，可以加强隔离效果。

在本实用新型的具体实施方式中，所述碳化硅沟槽环为门极碳化硅沟槽环，且在所述门极碳化硅沟槽环至少环绕其芯片一圈。

本实用新型的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本实用新型的实践了解到。

附图说明

图1为现有的mosfet器件碳化硅沟槽的结构示意图；

其中，1-栅极金属区域，1’-源极金属区域，2-光刻源极孔，3-绝缘介质层，4-n⁺源极接触区域，5-p型本体区，6-栅电极，7-栅氧化层，8-n型外延层，9-半导体衬底，10-漏极金属电极；

图2为本实用新型一实施例的mosfet器件碳化硅沟槽的结构示意图；

其中，21-栅极金属区域，21’-源极金属区域，22-光刻源极孔，23-绝缘介质层，24-n⁺源极接触区域，25-p型本体区，26-栅电极，27-栅氧化层，28-n型外延层，29-半导体衬底，210-漏极金属电极，211、212、213、214-碳化硅沟槽环；

图3为本实用新型另一实施例的mosfet器件碳化硅沟槽的结构示意图；

其中，31-栅极金属区域，31’-源极金属区域，32-光刻源极孔，33-绝缘介质层，34-n⁺源极接触区域，35-p型本体区，36-栅电极，37-栅氧化层，38-n型外延层，39-半导体衬底，310-漏极金属电极，311、312、313、314-碳化硅沟槽环。

具体实施方式

下面详细描述本实用新型的实施例，所述实施例是示例性的，旨在用于解释本实用新型，而不能理解为对本实用新型的限制。

下面通过具体实施例详细描述本实用新型：

实施例1

如图2所示，实施例1提出了一种mosfet器件的终端结构，包括设置于所述mosfet器件芯片外围的一组以上由内而外依次分布的四个碳化硅沟槽环(211、212、213、214)。

碳化硅沟槽环(211、212、213、214)均为封闭的环形。

最内侧的碳化硅沟槽环(211)与芯片的低电位连接，且最内侧的所述碳化硅沟槽环(211)设置在靠近栅极金属(21)一侧。

最外侧的多组碳化硅沟槽环(214)为截止环，所述截止环的电位与所述芯片的划片道(23)连接，且最外侧的所述碳化硅沟槽环(214)设置在靠近所述划片道(23)一侧。

最内侧碳化硅沟槽环(211)与最外侧碳化硅沟槽环(214)之间还设置有两组碳化硅沟槽环(212、213)。

实施例2

如图3所示，实施例2提出了一种mosfet器件的终端结构，包括设置于mosfet器件芯片外围的由内而外依次分布的四个碳化硅沟槽环(311、312、313、314)。

碳化硅沟槽环(311、312、313、314)均为封闭的环形。

最内侧的碳化硅沟槽环(311)与芯片的低电位连接。

最外侧的多组碳化硅沟槽环(314)为截止环，所述截止环的电位与所述芯片的划片道(33)连接，且最外侧的所述碳化硅沟槽环(314)设置在靠近所述划片道(33)一侧。

最内侧碳化硅沟槽环(311)与最外侧碳化硅沟槽环(314)之间还设置有两组碳化硅沟槽环(312、313)。

综上，本实用新型的mosfet器件的终端结构，通过内侧将碳化硅沟槽与芯片的低电位连接，有效抑制了反型沟道的形成，可以抑制漏电；在外侧将碳化硅沟槽与划片道的高电位连接，可以加强隔离效果，封闭的环形设计可以避免内侧与外侧之间形成漏电通道，通过多个碳化硅沟槽环形成隔离终端，替代传统的p型注入结终端，从而解决了mosfet器件耐压和漏电的问题。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

尽管上面已经示出和描述了本实用新型的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本实用新型的限制，本领域的普通技术人员在本实用新型的范围内可以对上述实施例进行变化、修改、替换和变型。