高可靠性二极管器件的制作方法

1.本实用新型涉及半导体封装领域，特别涉及一种高可靠性二极管器件。


背景技术：

2.7kw左右的大功率tvs产品主要用于车载电控单元的瞬态浪涌电流保护，对产品的可靠性及功率密度要求较高。现有产品存在以下缺陷：其一是产品结构应力较大，对于大尺寸芯片，在严苛的使用条件下，有芯片受应力损伤的风险；其二是产品厚度方向空间小，不利于封装多层芯片叠加的更大功率的产品类型，使得产品功率密度的提升受限。


技术实现要素：

3.本实用新型目的是提供一种高可靠性二极管器件，该高可靠性二极管器件优化了产品厚度方向的内部空间，通过封装多层叠加的芯片，提升了产品的最大功率密度。
4.为达到上述目的，本实用新型采用的技术方案是：一种高可靠性二极管器件，包括由环氧封装体包覆的芯片基板、芯片组和连接片，所述连接片的下表面自环氧封装体中裸露出，所述芯片组的下表面与连接片的上表面焊接连接，所述芯片组的上表面与连接片的一端连接，所述连接片的另一端自环氧封装体内延伸出，所述芯片组进一步包括至少两颗芯片和位于相邻芯片之间的金属片。
5.上述技术方案中进一步改进的方案如下：
6.1. 上述方案中，所述金属片为铜片或钼片。
7.2. 上述方案中，所述芯片基板的厚度与环氧封装体的厚度比值为1：3~5。
8.3. 上述方案中，所述连接片与芯片组连接处的外侧开有一通孔。
9.4. 上述方案中，所述芯片基板与芯片连接的表面上设置有一镀镍层。
10.由于上述技术方案运用，本实用新型与现有技术相比具有下列优点和效果：
11.本实用新型高可靠性二极管器件，其芯片组进一步包括至少两颗芯片和位于相邻芯片之间的金属片，芯片基板的厚度与环氧封装体的厚度比值为1：3~5，优化了产品厚度方向的内部空间，通过封装多层叠加的芯片，提升了产品的最大功率密度。
附图说明
12.附图1为本实用新型高可靠性二极管器件局部结构俯视图；
13.附图2为本实用新型高可靠性二极管器件局部结构侧剖图。
14.以上附图中：1、环氧封装体；2、芯片基板；3、芯片组；301、芯片；302、金属片；4、连接片；5、通孔。
具体实施方式
15.下面结合附图及实施例对本实用新型作进一步描述：
16.实施例1：一种高可靠性二极管器件，包括由环氧封装体1包覆的芯片基板2、芯片
组3和连接片4，所述连接片4的下表面自环氧封装体1中裸露出，所述芯片组3的下表面与连接片4的上表面焊接连接，所述芯片组3的上表面与连接片4的一端连接，所述连接片4的另一端自环氧封装体1内延伸出，所述芯片组3进一步包括至少两颗芯片301和位于相邻芯片301之间的金属片302。
17.上述金属片302为钼片；上述芯片基板2的厚度与环氧封装体1的厚度比值为1：3；上述连接片4与芯片组3连接处的外侧开有一通孔5，降低产品成型过程中内部结构对环氧的阻力，从而降低了获得的产品的结构应力，提高了产品在严苛环境下的稳定性、延长其使用寿命。
18.实施例2：一种高可靠性二极管器件，包括由环氧封装体1包覆的芯片基板2、芯片组3和连接片4，所述连接片4的下表面自环氧封装体1中裸露出，所述芯片组3的下表面与连接片4的上表面焊接连接，所述芯片组3的上表面与连接片4的一端连接，所述连接片4的另一端自环氧封装体1内延伸出，所述芯片组3进一步包括至少两颗芯片301和位于相邻芯片301之间的金属片302。
19.上述金属片302为铜片；上述芯片基板2的厚度与环氧封装体1的厚度比值为1：5；上述芯片基板2与芯片301连接的表面上设置有一镀镍层，既提高了导通性能以及高温环境下导通性能的稳定性，又可避免芯片基板与芯片之间的结合强度过低而导致的虚焊。
20.采用上述高可靠性二极管器件时，其优化了产品厚度方向的内部空间，通过封装多层叠加的芯片，提升了产品的最大功率密度。
21.上述实施例只为说明本实用新型的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据以实施，并不能以此限制本实用新型的保护范围。凡根据本实用新型精神实质所作的等效变化或修饰，都应涵盖在本实用新型的保护范围之内。