半导体装置以及半导体装置的制造方法与流程

本发明涉及一种半导体装置以及半导体装置的制造方法。

背景技术：

一般的功率半导体装置具备绝缘栅极型双极晶体管(igbt)或mos场效应晶体管(mosfet)等半导体元件、绝缘电路基板以及散热基座等。在半导体元件、绝缘电路基板以及散热基座彼此之间的接合中，使用利用接合线、焊料等接合材料进行接合的引线框。近年，在功率半导体装置的小型轻量化以及高功能化的要求下，功率半导体装置的电路的高集成化发展起来。并且，面向向使用能够进行高温动作的碳化硅(sic)等的半导体元件的半导体装置应用的开发被推进，从而寻求半导体装置在高温动作环境下的高可靠性。

作为半导体装置的接合材料，此前多采用锡锑(snsb)系焊料材料、锡银(snag)系焊料材料等焊料材料。但是，半导体装置的动作温度接近焊料材料的熔点，从而可靠性有可能会下降。因此，作为能够应对高温动作化的接合材料，研究对利用金属颗粒的烧结作用的烧结金属膏、烧结金属片的应用。在专利文献1～3中，提出了将烧结金属材料用作半导体元件与绝缘电路基板及布线构件的接合层的构造。

功率半导体装置在导通时或受周围环境的温度变化的影响，会在其接合层产生因各构件的热膨胀系数差引起的应力。反复产生应力会导致在接合层产生因热疲劳劣化引起的裂纹。当裂纹扩展从而扩展距离变长时，通电时的发热温度会因热阻的增大变高，以致半导体装置故障。

关于因接合层的裂纹引起的故障模式，强度比焊料材料高3倍～4倍的烧结金属能够防止产生裂纹，期待其有助于提高高温动作和可靠性。但是已经发现，在实际的通电循环中，虽然金属烧结层不会产生裂纹，但半导体芯片的电极的铝(al)合金层容易产生裂纹。也有时在半导体元件的电极层产生的裂纹扩展的过程中电路因半导体芯片而发生断线，提前出现故障。

研究了应对半导体元件的电极层中的裂纹产生的解决方法。例如，专利文献3中记载了以下内容：在绝缘电路基板的布线层设置凹部，使应力集中于接合层的接合层与凹部接触的区域来使该区域优先产生裂纹，从而抑制在接合层的不与凹部接触的区域产生裂纹。另外，在专利文献2及4中提出了以下内容：使用屈服应力比接合层的屈服应力低的al金属层作为绝缘电路基板的布线层，来使裂纹产生在布线层并使裂纹在布线层扩展，来提高接合层的可靠性。但是，半导体芯片的电极所使用的al合金的强度与布线层的al的强度为同等程度，无法控制在哪一方产生裂纹。另外，裂纹的产生和扩展会导致接合层的热阻增加，从而半导体芯片的散热特性下降。在专利文献5中，记载了在与引线框连接的连结板的接触区域设置多个突起，借助焊接构件来将接触区域与半导体元件接合，但是没有关于因裂纹引起的半导体芯片的劣化的记载。专利文献6中记载了具有多孔度不同的2个层。专利文献7中记载了含有银颗粒(90质量％以上)和锌颗粒(0.01质量％以上且0.6质量％以下)的粘接剂组成物。

现有技术文献

专利文献

专利文献1：日本特开2012-138470号公报

专利文献2：日本特开2010-251457号公报

专利文献3：日本特开2010-245227号公报

专利文献4：国际公开第2017/002793号公报

专利文献5：美国专利第8987879号公报

专利文献6：美国专利第9929111号公报

专利文献7：日本特开2013-258122号公报

技术实现要素：

发明要解决的问题

鉴于上述问题，本发明的目的在于提供一种能够防止半导体芯片的劣化、从而能够提高可靠性的半导体装置以及半导体装置的制造方法。

用于解决问题的方案

本发明的一个方式的宗旨在于是一种半导体装置，该半导体装置具备：(a)第一半导体芯片，其在表面具有金属层；(b)第一布线构件，其与金属层相向地配置；(c)烧结金属层，其配置于金属层与第一布线构件之间，具备拉伸强度高的多个区域和拉伸强度低的多个区域；以及(d)金属材料，其配置于烧结金属层的内部，其中，(e)烧结金属层的一部分拉伸强度低的区域的拉伸强度比第一半导体芯片的金属层的拉伸强度低。

本发明的其它方式在于是一种半导体装置的制造方法，该制造方法包括以下步骤：(a)在配置于绝缘电路基板的上表面的布线层上接合第一半导体芯片；(b)在第一半导体芯片的上表面涂布烧结金属膏并使其干燥，从而层叠第一烧结金属层；(c)将在下表面具有多个第一槽部、在上表面具有多个第二槽部的第一金属板以第一金属板的下表面与第一烧结金属层相接的方式配置于第一烧结金属层上；(d)在第一金属板的上表面涂布烧结金属膏并使其干燥，从而层叠第二烧结金属层；(e)在第二烧结金属层上配置第一布线构件；以及(f)对第一和第二烧结金属层一边加热一边加压，将第一烧结金属层以填充到多个第一槽部的方式接合到第一金属板的下表面与第一半导体芯片之间，且将第二烧结金属层以填充到多个第二槽部的方式接合到第一金属板的上表面与第一布线构件之间。

发明的效果

根据本发明，能够提供一种能够防止半导体芯片的劣化、从而能够提高可靠性的半导体装置以及半导体装置的制造方法。

附图说明

图1是表示本发明的第一实施方式所涉及的半导体装置的构造的一例的截面概要图。

图2是图1中的a部分的放大图。

图3是表示第一实施方式所涉及的金属板的一例的俯视概要图。

图4是从沿着图3中的b-b线的方向观察到的截面图。

图5是图1中的c部分的放大图。

图6是说明在以往的半导体装置中产生裂纹的状态的截面图。

图7是以0.25mpa对烧结金属层进行加压的情况下的截面组织的sem像。

图8是以1mpa对烧结金属层进行加压的情况下的截面组织的sem像。

图9是以5mpa对烧结金属层进行加压的情况下的截面组织的sem像。

图10是以7.5mpa对烧结金属层进行加压的情况下的截面组织的sem像。

图11是以30mpa对烧结金属层进行加压的情况下的截面组织的sem像。

图12是以50mpa对烧结金属层进行加压的情况下的截面组织的sem像。

图13是表示烧结金属层的拉伸强度与加压之间的关系的图。

图14是表示烧结金属层的烧结密度与加压之间的关系的图。

图15是表示烧结金属层的拉伸强度与烧结密度之间的关系的图。

图16是表示烧结金属层的烧结密度与压缩率之间的关系的图。

图17是表示烧结金属层的拉伸强度与压缩率之间的关系的图。

图18是表示烧结金属层的拉伸强度与厚度之间的关系的图。

图19是表示第一实施方式所涉及的半导体装置的半导体元件电极所使用的al金属层和al合金层的拉伸强度特性的表。

图20是表示第一实施方式所涉及的金属板的贯通孔的其它例的截面概要图。

图21是表示第一实施方式所涉及的金属板的贯通孔的又一其它例的截面概要图。

图22是表示第一实施方式所涉及的半导体装置的制造方法中的加压工序的一例的截面概要图。

图23是表示第一实施方式所涉及的半导体装置的制造方法中的加压工序的其它例的截面概要图。

图24是表示第二实施方式所涉及的半导体装置的构造的一例的截面概要图。

图25是图24中的d部分的放大图。

图26是表示第二实施方式所涉及的金属板的一例的俯视概要图。

图27是从沿着图26中的e-e线的方向观察到的截面图。

图28是表示第二实施方式所涉及的金属板的其它例的截面概要图。

具体实施方式

下面，参照附图来说明本发明的第一实施方式和第二实施方式。在附图的记载中，对相同或类似的部分标注相同或类似的标记，并省略重复的说明。其中，附图是示意性的，厚度与平面尺寸之间的关系、各层的厚度的比率等有时与实际不同。另外，附图相互之间也可能包括尺寸的关系、比率不同的部分。另外，下面示出的实施方式用于例示用于将本发明的技术思想具体化的装置、方法，本发明的技术思想不将结构部件的材质、形状、构造、配置等特定为下述的材质、形状、构造、配置等。

另外，下面的说明中的上下等方向的定义单纯是便于说明上的选择，并不用于限定本发明的技术思想。例如，如果将对象旋转90°来观察，则将上下变换为左右来读，如果将对象旋转180°来观察，则将上下反转来读，这是不言而喻的。同样，如果“表”“背”的关系也旋转180°，则定义反转后的用语。

(第一实施方式)

本发明的半导体装置具备：第一半导体芯片，其在表面具有金属层；第一布线构件，其与金属层相向地配置；烧结金属层，其配置于金属层与第一布线构件之间，所述烧结金属层具备拉伸强度高的多个区域和拉伸强度低的多个区域；以及金属材料，其配置于烧结金属层的内部，其中，烧结金属层的一部分拉伸强度低的区域的拉伸强度比第一半导体芯片的金属层的拉伸强度低。如图1所示，本发明的第一实施方式所涉及的半导体装置具备半导体芯片(第一半导体芯片)1、接合部2、2a、绝缘电路基板8以及布线构件7。绝缘电路基板8具有绝缘板81、在绝缘板81的上表面进行图案形成而得到的导体层(布线层)82a、82b、以及设置于绝缘板81的下表面的导体层(散热层)83。半导体芯片1的上表面经由接合部2来与布线构件7的一端电连接。半导体芯片1的下表面经由接合部2a来与绝缘电路基板8的导体层82a电连接。布线构件7的另一端经由接合部6来与绝缘电路基板8的导体层82b电连接。绝缘电路基板8的导体层83经由接合部9来与散热基座10连接。

作为形成半导体芯片1的功率半导体元件，包括igbt、mosfet等3端子元件、续流二极管(fwd)、肖特基势垒二极管(sbd)等2端子元件等。作为布线构件7，使用由在表面具有银(ag)或金(au)等的镀层的铜(cu)或铝(al)等形成的引线框、金属板、金属箔等。绝缘电路基板8例如能够采用在陶瓷基板的表面共晶接合铜而得到的陶瓷覆铜(dcb)基板、通过活性金属钎焊(amb)法在陶瓷基板的表面配置金属而得到的amb基板等。陶瓷基板的材料例如能够采用氮化硅(si3n4)、氮化铝(aln)、氧化铝(al2o3)等。此外，如后所述，考虑到利用ag纳米颗粒等进行的接合，优选在绝缘电路基板8的导体层82a、82b、83的表面设置ag、au等的镀层。

图2是图1中的a部分、即半导体芯片1与布线构件7的接合部分的放大图。如图2所示，半导体芯片1具备电极层(1b、1c)以及sic等的半导体层1a。电极层(1b、1c)具有al或al合金等的电极金属层1b以及银(ag)或金(au)等的外侧镀金属层1c。接合部2具备配置在外侧镀金属层1c上的烧结金属层4a、配置在烧结金属层4a上且布线构件7下的烧结金属层4b、以及配置于烧结金属层4a与烧结金属层4b之间的金属板3，该金属板3具有多个贯通孔5。在贯通孔5中，被烧结金属层4a填充的部分是第一槽部15a，被烧结金属层4b填充的部分是第二槽部15b。如图3所示，在俯视观察时，多个呈圆形形状的贯通孔5呈矩阵状地配置于金属板3。如图4所示，贯通孔5在金属板3的上下表面具有相同的直径。贯通孔5的配置不限定于矩阵状，也可以是条状配置、随机配置。另外，贯通孔5的形状不限定于圆形形状，也可以是椭圆形状、矩形形状、多边形形状等。

第一烧结金属层4a具有拉伸强度不同的多个区域。第二烧结金属层4b具有拉伸强度不同的多个区域。金属板3(金属材料)配置于第一烧结金属层4a的一部分拉伸强度高的区域与第二烧结金属层4b的一部分拉伸强度高的区域之间。

烧结金属层(4a、4b)具有配置于金属材料3的第一半导体芯片1侧的第一烧结金属层4a以及配置于金属材料3的第一布线构件7侧的第二烧结金属层4b，金属材料3是在下表面具有多个第一槽部15a、在上表面具有多个第二槽部15b的第一金属板3，金属材料3具有没有形成第一槽部15a和第二槽部15b的平面部3e的区域。

图5是图1中的c部分、即半导体芯片1与绝缘电路基板8的接合部分的放大图。如图5所示，半导体芯片1具备电极层(1d、1e)以及sic等的半导体层1a。电极层(1d、1e)具有al或al合金等的电极金属层1d以及银(ag)或金(au)等的外侧镀金属层1e。接合部2a具有配置在外侧镀金属层1e下的烧结金属层4c、配置在烧结金属层4c下且绝缘电路基板8的导体层82a上的烧结金属层4d、以及配置于烧结金属层4c、4d之间的金属板3a，该金属板3a具有多个贯通孔5a。与图3及图4所示的金属板3同样，在俯视时，多个呈圆形形状的贯通孔5a呈矩阵状地配置于金属板3a。此外，贯通孔5a的形状不限定于圆形形状，也可以是椭圆形状、矩形形状、多边形形状等。另外，贯通孔5a的配置也不限定于矩阵状，也可以是交错配置、条状配置、随机配置。

作为烧结金属层4a、4b、4c、4d的材料，使用纳米尺寸的ag纳米颗粒。或者，作为烧结金属层4a、4b、4c、4d的材料，也可以是在ag纳米颗粒中含有微米尺寸的ag粉的复合物。作为金属板3的材料，考虑到与烧结金属层4a、4b的接合，优选ag、au等金属。另外，作为金属板3，也可以是铜(cu)、al、al合金等的表面被镀ag或镀au的金属板。此外，关于图1中示出的接合部6、9，优选使用烧结金属，但是由于其远离作为热源的半导体芯片1，因此也可以使用通常的焊料等接合构件。

与以往的焊料接合材料相比，烧结金属能够将拉伸强度(下面也仅称为强度。)、例如以0.2％的屈服强度表示的屈服应力(下面也仅称为屈服应力。)提高3倍～4倍左右。另外，与作为半导体元件的电极材料的al或al合金相比，能够将屈服应力提高5倍左右。例如，如图6所示，与以往的半导体装置同样，能够利用由ag纳米颗粒形成的烧结金属层4z将半导体芯片1与引线框等布线构件7接合。在利用强度高的烧结金属层4z进行接合的半导体装置中，在通电循环试验中，布线构件7整体反复热膨胀和收缩，导致作为接合部的烧结金属层4z反复发生应变。作为接合部的烧结金属层4z具有足以抵抗反复被施加的应力的强度，因此裂纹ca容易在由强度低的al或al合金形成的电极金属层1b伸展。另外，认为也存在产生的裂纹cb向半导体芯片1的半导体层1a伸展的可能性。其结果，认为存在半导体芯片1的电极劣化从而提前出现故障的可能性。

在第一实施方式所涉及的半导体装置中，通过在烧结金属层4a、4b之间使用具有贯通孔5的金属板3，来控制烧结金属层4a、4b的强度。首先，参照图7～图12来说明接合部的截面组织与烧结金属的加压的关系。通过印刷法将使ag纳米颗粒分散到溶剂中而得到的ag纳米膏沉积到平坦的金属等的基底层。在沉积后进行干燥来去除溶剂。溶剂干燥后的由ag纳米颗粒形成的烧结金属层为ag纳米膏沉积的厚度的1/2左右。在此，将溶剂干燥后的烧结金属层的厚度定义为“供给厚度”。此外，也可以使用由ag纳米颗粒形成的片状或预成型状的烧结金属层。在该情况下，能够省略溶剂干燥的过程。利用冲压机对这样形成的烧结金属层一边以200℃以上且300℃以下的范围的温度、例如250℃进行加热一边进行加压，来进行烧结金属层与基底层的接合。通过扫描型电子显微镜(sem)来观察使加压力在0.25mpa～50mpa的范围内变化地层叠出的各烧结金属层的接合截面组织。在此，将加压后的烧结金属层的厚度定义为“层叠厚度”。

图7～图12示出使压力在0.25mpa～50mpa的范围内变化地进行加压层叠出的各烧结金属层的截面组织sem像。在图7～图12所示的sem像中，明亮的部分是烧结金属层，看起来发暗的部分是空隙。在1mpa以下的小的压力时，如图7和图8所示可知，空隙的尺寸大，烧结金属的烧结密度低。当使加压力增加为5mpa～7.5mpa时，如图9和图10所示，空隙的尺寸急剧地减少。并且，当使加压力增加为30mpa～50mpa时，如图11和图12所示可知，空隙的尺寸极小，烧结金属层致密化。

图13和图14示出使压力在0.25mpa～50mpa的范围内变化地进行加压的烧结金属层的拉伸强度及烧结密度与加压的关系。如图13所示，以0.2％的屈服强度表示的屈服应力和最大应力，在加压从0起到10mpa左右为止急剧地增加，在压力处于10mpa至50mpa的范围内时缓慢地增加。如图14所示，烧结密度也是，在加压从0起到10mpa左右为止急剧地增加，在压力处于10mpa至50mpa的范围内时缓慢地增加。如在图7～图12的sem像中也观察到的那样，示出了以下内容：通过增加加压，烧结金属层的烧结粉末之间靠近从而烧结密度变高，烧结金属层的拉伸强度增加。

图15表示烧结金属层的烧结密度与拉伸强度之间的关系。如图15所示，烧结金属层的屈服应力依赖于烧结密度。在此，将厚度方向上的层叠厚度相对于烧结金属层的供给厚度的变化量的百分率定义为“压缩率”。具体地说，如果考虑到通过加压进行的烧结金属层的压缩几乎是在加压方向、即厚度方向上发生的，则能够根据烧结密度的变化量来求“压缩率”。图16表示压缩率与烧结密度之间的关系。如图16所示，示出在压缩率为0％左右时，烧结金属层包含60％左右的空隙，在压缩率为50％左右时，烧结金属层中的空隙几乎消失。图17表示压缩率与拉伸强度之间的关系。随着烧结金属层的压缩率的增加，拉伸强度增加。另外，如果考虑到烧结金属层的压缩是几乎在加压方向上一维地产生的，则能够使用压缩率或烧结密度来求烧结金属层的层叠厚度。图18示出层叠厚度与拉伸强度之间的关系。如图18所示，随着烧结金属层的层叠厚度的增加，拉伸强度减少。如上所述，能够通过利用冲压机进行的加压的压力来控制烧结金属层的与屈服应力对应的强度。或者，也能够根据烧结金属层的烧结密度、压缩率以及层叠厚度来探测烧结金属层的屈服应力的强度。

在第一实施方式中，控制烧结金属层4a、4b的烧结密度以使烧结金属层4a、4b的强度成为与半导体芯片1的电极金属层1b的强度同等或同等以下的强度，使半导体装置通电时产生的应力在接合部2分散。如图1～图4所示，在烧结金属层4a与烧结金属层4b之间设置有具有贯通孔5的金属板3，以控制接合部2的烧结金属层4a、4b的屈服应力。图19示出使用直径为6mm、标距长度为30mm的试验片来对用作电极金属层1b的纯度为99.99％(4n)的al金属和含有1.0％的si的al合金(al-1.0％si合金)进行拉伸强度试验所得到的结果。如图19所示，al金属的屈服应力为27mpa左右，al-1.0％si合金的屈服应力为35mpa左右。因而，为了防止电极金属层1b中产生裂纹，将烧结金属层4a、4b的强度控制为与al或al合金的拉伸强度相同程度或同等以下的强度、例如20mpa～40mpa的范围的强度。如图15所示，为了使烧结金属层4a、4b的强度处于20mpa～40mpa的范围，只要使烧结密度处于72％以上且78％以下的范围即可。或者，如图17所示，为了使烧结金属层4a、4b的强度处于20mpa～40mpa的范围，只要使压缩率处于10％以上且20％以下的范围即可。

另外，优选金属板3的厚度tm小于供给厚度的50％或者小于层叠厚度的63％。当金属板3的厚度tm厚至供给厚度的50％以上时，有可能由于金属板3的上下区域的烧结金属层4a、4b各自的压缩率的增加而导致贯通孔5的区域的加压不足。在该情况下，与半导体芯片1及绝缘电路基板8的接触面积减少，接合强度降低或热阻增加。另外，在不使用金属板的情况下，即成为以往的烧结金属层的加热加压方法。例如，在使用厚度不同的多个半导体芯片的情况下或者在使用具有翘曲或倾斜的半导体芯片的情况下，根据位置不同而出现加压过度或加压不足，因此无法进行烧结密度的控制。因而，金属板3需要有某种程度的厚度tm。

在第一实施方式中，在半导体芯片1与布线构件7的接合中，将图2中示出的贯通孔5的区域处的烧结金属层4a、4b的强度控制为20mpa～40mpa的范围，例如控制为35mpa左右。此时，烧结密度为76％左右，压缩率为18％左右。例如，设贯通孔5的区域处的烧结金属层4a、4b的供给厚度为100μm左右，图2中示出的层叠厚度ts为82μm左右，即通过压缩而产生的变形量为18μm左右。在该情况下，金属板3的上下区域处的烧结金属层4a、4b的烧结密度处于大于76％且小于90％的范围。此外，优选烧结金属层4a、4b的供给厚度处于50μm以上且1000μm以下的范围，层叠厚度成为41μm以上且820μm以下的范围。

在第一实施方式所涉及的半导体装置中，如图2中示出的那样，在烧结金属层4a与烧结金属层4b之间设置具有贯通孔5的金属板3，来使通电时产生的应力在接合部2分散。金属板3的上下区域处的烧结金属层4a、4b的强度比贯通孔5的区域处的烧结金属层4a、4b的强度高。烧结金属层4a、4b的强度低的贯通孔5的区域被烧结金属层4a、4b的强度高的金属板3的上下区域包围而局部存在。因此，即使贯通孔5的区域处的烧结金属层4a、4b产生裂纹，也能够防止裂纹伸展至包括金属板3的上下区域在内的烧结金属层4a、4b的整体。其结果，能够防止半导体芯片1劣化，从而能够提高半导体装置的可靠性。

另外，优选金属板3与布线构件7之间的烧结金属层4b的厚度tb比金属板3与半导体芯片1之间的烧结金属层4a的厚度ta厚。通过使烧结金属层4b厚，来使烧结金属层4b的强度比烧结金属层4a小，能够防止在金属板3的布线构件7侧的烧结金属层4b产生裂纹而该裂纹伸展至半导体芯片1侧。

优选在平面图案中，贯通孔5的开口部相对于包括金属板3的表面和贯通孔5的开口部的整个面积的占有面积为25％以上且75％以下。如果贯通孔5的占有面积小于25％，则烧结金属层4a、4b中强度高的部分的比率增加，在电极金属层1b、1d中产生裂纹的可能性变高。如果占有面积超过75％，则烧结金属层4a、4b中强度低的部分的比率增加，在烧结金属层4a、4b内产生裂纹的可能性变高。另外，为了使布线构件7侧的烧结金属层4b的强度比半导体芯片1侧的烧结金属层4a小，也可以如图20所示那样调整金属板3b的贯通孔5b的开口部的占有面积。在贯通孔5b中，半导体芯片侧的第一槽部55a的开口尺寸w1比布线构件7侧的第二槽部55b的开口尺寸w2小。因此，能够使布线构件7侧的烧结金属层4b的强度比半导体芯片1侧的烧结金属层4a小。此外，也可以如图21所示使用具有贯通孔5c的金属板3c，该贯通孔5c是布线构件7侧的开口尺寸w2比半导体芯片1侧的开口尺寸w1小的、具有倾斜侧壁的贯通孔。

同样，在半导体芯片1与绝缘电路基板8的布线层82a的接合中，将图5中示出的贯通孔5a的区域处的烧结金属层4c、4d的强度控制为20mpa以上且40mpa以下的范围，例如控制为35mpa左右。例如，设烧结金属层的供给厚度为100μm左右，图5中示出的层叠厚度ts为82μm左右，即通过压缩而产生的变形量为9μm左右。此时，烧结密度为76％左右，压缩率为18％左右。另外，优选金属板3a的厚度tm小于供给厚度的50％。

另外，如图5所示，优选金属板3a与绝缘电路基板8的布线层82a之间的烧结金属层4d的厚度td比金属板3a与半导体芯片1之间的烧结金属层4c的厚度tc薄。通过使烧结金属层4d薄，来使烧结金属层4d的强度比烧结金属层4c小，能够防止在金属板3a的布线层82a侧的烧结金属层4d产生裂纹而该裂纹伸展至半导体芯片1侧。并且，为了使绝缘电路基板8侧的烧结金属层4d的强度比半导体芯片1侧的烧结金属层4c小，也可以使用如图20和图21所示那样的、开口尺寸在半导体芯片1侧和绝缘电路基板8侧不同的金属板。

接着，参照图1和图2来说明第一实施方式所涉及的半导体装置的制造方法。首先，通过印刷法、分注法等在接合在绝缘电路基板8的布线层82a上的半导体芯片1的电极层(1b、1c)的上表面涂布使ag纳米颗粒分散到溶剂中而得到的烧结金属膏。在不会发生烧结金属的烧结的100℃以上且150℃以下的温度范围内使所涂布的烧结金属膏干燥来去除溶剂，从而层叠烧结金属层4a。在烧结金属层4a上配置具有多个贯通孔5的金属板3。通过印刷法、分注法等在金属板3上涂布使ag纳米颗粒分散到溶剂中而得到的烧结金属膏。在100℃以上且150℃以下的温度范围内使所涂布的烧结金属膏干燥来去除溶剂，从而层叠烧结金属层4b。这样，在半导体芯片1的上表面形成具有烧结金属层4a、金属板3以及烧结金属层4b的接合部2。烧结金属层4a、4b在贯通孔5内彼此被物理连接。

在接合部2上配置引线框等布线构件7，利用冲压机等加压成型装置从布线构件7上对烧结金属层4a、4b一边以200℃以上且300℃以下的范围的温度、例如250℃进行加热一边进行加压。以使贯通孔5的区域的烧结金属层4a、4b的压缩率处于10％以上且20％以下的范围的压力进行加压。通过加压，半导体芯片1与烧结金属层4a被接合，以及烧结金属层4b与布线构件7被接合。在贯通孔5内，烧结金属层4a、4b被冶金连接，烧结金属层4a、4b的烧结密度处于72％以上且78％以下的范围。另一方面，金属板3上的区域处的烧结金属层4a、4b各自的烧结密度比贯通孔5的区域处的烧结金属层4a、4b高。这样，制作出通过烧结金属层4a、4b将半导体芯片1与绝缘电路基板8及布线构件7接合而得到的半导体装置。

此外，在上述说明中，在烧结金属层4a、4b的层叠中使用烧结金属膏，但是也可以使用由ag纳米颗粒形成的片状或预成型状的烧结金属层。另外，作为接合部2，也可以使用在具有贯通孔的金属板的表面背面预先配置烧结金属层而得到的多层板(金属包层件)。

另外，以接合1个半导体芯片1的情况进行了说明，但是也能够应用于多个半导体芯片。在多个半导体芯片各自的厚度不同的情况下，只要利用配置于加压成型装置的冲压模具与半导体装置之间的耐热橡胶等缓冲构件对厚度之差进行调整即可。例如，如图22所示，作为半导体装置，使用igbt、mosfet等半导体芯片(第一半导体芯片)1以及fwd、sbd等半导体芯片(第二半导体芯片)21。半导体芯片1经由接合部2a来与布线层82a接合。布线构件7的一端经由接合部2来与半导体芯片1接合。布线构件7的另一端经由接合部6来与布线层82b接合。同样，半导体芯片21经由接合部22a来与布线层82a接合。布线构件27的一端经由接合部22来与半导体芯片21接合。布线构件27的另一端经由接合部26来与布线层82c接合。接合部22、22a与图2及图5中示出的接合部2、2a同样，具有在烧结金属层之间夹入有具有贯通孔的金属板的构造。例如，在半导体芯片21比半导体芯片1厚的情况下，使配置于冲压模具31的加压面的缓冲构件32中与半导体芯片21的布线构件27接触的部分比与半导体芯片1的布线构件7接触的部分薄。能够像这样借助缓冲构件32来利用加压成型装置的冲压模具31一并进行接合。

另外，也能够利用接合部所使用的金属板来调整半导体芯片的厚度之差。例如，如图23所示，接合部2包括烧结金属层4a、烧结金属层4b以及金属板3。金属板3配置于烧结金属层4a与烧结金属层4b之间，金属板3具有贯通孔(省略图示)。接合部22包括烧结金属层24a、烧结金属层24b以及金属板23。金属板23配置于烧结金属层24a与烧结金属层24b之间，金属板23具有贯通孔(省略图示)。使金属板23的厚度tm2比金属板3的厚度tm1薄，来使半导体芯片1的布线构件7与半导体芯片21的布线构件27的上表面为同一水平。其结果，如图23所示，配置于冲压模具31的加压面的缓冲构件32能够以平坦面与布线构件7、27接触，能够一并进行接合。此外，也可以利用半导体芯片1的接合部2a和半导体芯片21的接合部22a各自所使用的金属板的厚度来调整布线构件7、27的上表面的水平。或者，也可以是，利用接合部2、2a的金属板的厚度之和以及接合部22、22a的金属板的厚度之和来调整布线构件7、27的上表面的水平。

(第二实施方式)

如图24所示，第一实施方式所涉及的半导体装置，如图24所示，第二实施方式所涉及的半导体装置具备半导体芯片1、将半导体芯片1与绝缘电路基板8接合的接合部2c、以及将半导体芯片1与布线构件7接合的接合部2b。如作为图24中的d部分的放大图的图25所示，接合部2b配置于电极层(1b、1c)与布线构件7之间。接合部2b具备配置于外侧镀金属层1c上的烧结金属层4e、配置于布线构件7下的烧结金属层4f、以及配置于烧结金属层4e、4f之间的金属板3d。金属板3d在下表面和上表面分别独立地具有多个第一槽部15a和多个第二槽部15b。多个第一槽部15a设置于金属板3d的面向半导体芯片1的一侧。多个第二槽部15b设置于金属板3d的面向布线构件7的一侧。第二实施方式与第一实施方式的不同点是：具有金属板3d，该金属板3d在下表面和上表面分别独立地具有多个第一槽部15a和多个第二槽部15b。其它结构与第一实施方式相同，因此省略重复的记载。

如图26所示，在俯视时，多个呈圆形形状的第一槽部15a呈矩阵状地配置于金属板3d的下表面，多个呈圆形形状的第二槽部15b呈矩阵状地配置于金属板3d的上表面。第一及第二槽部15a、15b的形状不限定于圆形形状，也可以是椭圆形状、矩形形状、多边形形状等。另外，第一及第二槽部15a、15b的配置也不限定于矩阵状，也可以是条状配置、随机配置。如图27所示，多个第一槽部15a设置于金属板3d的面向半导体芯片1的一侧，具有深度da。多个第二槽部15b设置于金属板3d的面向布线构件7的一侧，具有深度db。深度da与深度db既可以相同也可以不同。作为金属板3d的材料，考虑到与含有ag颗粒、ag粉等的烧结金属层4a、4b的接合，优选是ag、au等金属。另外，作为金属板3d，也可以是cu、al、al合金等的表面被镀ag或镀au后得到的金属板。

在第二实施方式所涉及的半导体装置中，通过在烧结金属层4e、4f之间使用具有第一及第二槽部15a、15b的金属板3d，来控制烧结金属层4e、4f的强度。控制烧结金属层4e、4f的烧结密度，以使烧结金属层4e、4f的强度成为与半导体芯片1的电极金属层1b的强度同等或同等以下的强度，来使半导体装置通电时产生的应力在接合部2b分散。如图19所示，al金属的屈服应力为27mpa左右，al-1.0％si合金的屈服应力为35mpa左右。因而，将烧结金属层4e、4f的强度控制为20mpa以上且40mpa以下的范围。如图15所示，为了使烧结金属层4e、4f的强度处于20mpa以上且40mpa以下的范围，只要使烧结密度处于72％以上且78％以下的范围即可。或者，如图17所示，为了使烧结金属层4e、4f的强度处于20mpa以上且40mpa以下的范围，只要使压缩率处于10％以上且20％以下的范围即可。

优选金属板3d的厚度tm小于供给厚度的50％。当金属板3d的厚度tm厚至供给厚度的50％以上时，有可能由于金属板3d上的区域的烧结金属层4e、4f各自的压缩率的增加而导致第一及第二槽部15a、15b各自的区域的加压不足。在该情况下，与半导体芯片1及绝缘电路基板8的接触面积减少，接合强度降低或热阻增加。另外，在不使用金属板的情况下，即成为以往的烧结金属层的加热加压方法。例如，在使用厚度不同的多个半导体芯片的情况下或者在使用具有翘曲或倾斜的半导体芯片的情况下，根据位置不同而出现加压过度或加压不足，因此无法进行烧结密度的控制。因而，金属板3d需要有某种程度的厚度tm。另外，优选第一及第二槽部15a、15b各自的深度da、db处于大于0且小于金属板3d的厚度tm的范围。

在第二实施方式中，在半导体芯片1与布线构件7的接合中，将图25中示出的第一及第二槽部15a、15b的区域各自的烧结金属层4e、4f的强度控制为20mpa以上且40mpa以下的范围，例如控制为35mpa左右。此时，烧结密度为76％左右，压缩率为18％左右。例如，设烧结金属层4e、4f各自的供给厚度为100μm左右，图25中示出的烧结金属层4e的层叠厚度tsa和烧结金属层4e的层叠厚度tsb分别为82μm左右，即通过压缩产生的变形量为18μm左右。当使第一及第二槽部15a、15b各自的深度da、db处于大于0且小于金属板3d的厚度tm的范围时，金属板3d上的区域处的烧结金属层4a、4b的烧结密度处于大于76％且小于90％的范围。

在第二实施方式所涉及的半导体装置中，如图25所示在烧结金属层4e与烧结金属层4f之间设置具有第一及第二槽部15a、15b的金属板3d，来使通电时产生的应力在接合部2b分散。金属板3d上的区域的烧结金属层4e、4f的强度比第一及第二槽部15a、15b上的区域的烧结金属层4e、4f的强度高。烧结金属层4e、4f的强度低的第一及第二槽部15a、15b上的区域被烧结金属层4e、4f的强度高的区域包围而局部存在。因此，即使第一及第二槽部15a、15b上的烧结金属层4e、4f的区域产生裂纹，也能够防止伸展到烧结金属层4e、4f的整体。

优选金属板3d的第二槽部15b的深度db比金属板3d的第一槽部15a的深度da深。通过使第一槽部15a深，烧结金属层4f的强度变得比烧结金属层4e小，能够防止在金属板3d的布线构件7侧的烧结金属层4f产生裂纹而该裂纹伸展至半导体芯片1侧。其结果，能够防止半导体芯片1劣化，从而能够提高半导体装置的可靠性。

优选在平面图案中，第一槽部15a和第二槽部15b各自的占有面积为包括金属板3d的表面和第一槽部15a的开口部或第二槽部15b的开口部的金属板3d的整个面积的25％以上且75％以下。另外，优选金属板3d与布线构件7之间的烧结金属层4f的厚度tb比金属板3d与半导体芯片1之间的烧结金属层4e的厚度ta厚。通过使烧结金属层4f厚，来使烧结金属层4f的强度比烧结金属层4e小，能够防止在金属板3d的布线构件7侧的烧结金属层4f产生裂纹而该裂纹伸展至半导体芯片1侧。

另外，为了使布线构件7侧的烧结金属层4f的强度比半导体芯片1侧的烧结金属层4e小，也可以如图28所示那样调整金属板3d的第一及第二槽部15a、15b的开口面积。在第一槽部15a中，半导体芯片侧的第一槽部15a的开口尺寸wa比布线构件7侧的第二槽部15b的开口尺寸wb小。因此，能够使布线构件7侧的烧结金属层4f的强度比半导体芯片1侧的烧结金属层4e小。

同样，在图24中示出的半导体芯片1与绝缘电路基板8的布线层82a的接合中，接合部2c具有图25中示出的在烧结金属层之间配置具有第一及第二槽部15a、15b的金属板的构造。将第一及第二槽部15a、15b的区域处的烧结金属层的强度控制为20mpa以上且40mpa以下的范围，例如控制为35mpa左右。例如，设烧结金属层的供给厚度为100μm左右，图25中示出的层叠厚度tsa、tsb分别为82μm左右，即通过压缩而产生的变形量为18μm左右。此时，烧结密度为76％左右，压缩率为18％左右。另外，优选金属板的厚度tm小于供给厚度的50％。

另外，优选图24中示出的接合部2c的金属板与绝缘电路基板8的布线层82a之间的烧结金属层的厚度比金属板与半导体芯片1之间的烧结金属层的厚度薄。通过使绝缘电路基板8侧的烧结金属层薄，来使绝缘电路基板8侧的烧结金属层的强度比半导体芯片1侧的烧结金属层小，能够防止在接合部2c的布线层82a侧的烧结金属层产生裂纹而该裂纹伸展至半导体芯片1侧。此外，在上述第一实施方式和第二实施方式中，金属板3、3d(金属材料)也可以是金属颗粒、金属纤维和金属网中的任一种。

(其它实施方式)

通过上述公开的实施方式对本发明进行了说明，但是不应理解为构成本公开的一部分的论述和附图用于限定本发明。应认为，根据本发明的说明书、附图的公开，本领域技术人员将明确各种替代实施方式、实施例以及应用技术。或者，本发明包括任意地应用了在上述的实施方式以及各变形例中说明的各结构的结构等在此没有记载的各种实施方式等，这是不言而喻的。因而，本发明的技术范围仅由基于上述的例示性的说明的适当的权利要求书所涉及的发明技术特征来决定。

附图标记说明

1、21：半导体芯片；1a：半导体层；1b、1d：电极金属层；1c、1e：外侧镀金属层；2、2a、2b、2c、6、9、22、22a、26：接合部；3、3a、3b、3c、3d、23：金属板；3e：平面部；4a、4b、4c、4d、4e、4f、24a、24b：烧结金属层；5、5a、5b、5c：贯通孔；7、27：布线构件；8：绝缘电路基板；10：散热基座；15a、55a：第一槽部；15b、55b：第二槽部；31：冲压模具；32：缓冲构件；81：绝缘板；82a、82b、82c：导体层(布线层)；83：导体层(散热层)。