碳化硅半导体装置以及电力转换装置的制造方法与流程

1.本公开涉及由碳化硅构成的碳化硅半导体装置的制造方法和使用碳化硅半导体装置的电力转换装置的制造方法。


背景技术：

2.已知有在使用碳化硅(sic)的绝缘栅型场效应晶体管(mosfet：metal-oxide-semiconductor field-effect-transistor)中内置sbd(schottky barrier diode：肖特基势垒二极管)、在回流动作时不使双极电流流过mosfet的寄生pn二极管的碳化硅半导体装置。
3.已知有如下制造方法：在内置有sbd的sic-mosfet中，在同一接触孔内形成肖特基接触和欧姆接触，在用保护膜覆盖肖特基接触形成预定部位的状态下形成用于欧姆接触的欧姆电极，在形成欧姆电极后，在用氢氟酸除去保护膜的面形成肖特基电极，由此形成肖特基接触(例如专利文献1)。
4.专利文献1：日本特开2014-157896号公报


技术实现要素：

5.发明所要解决的课题
6.在制造内置有sbd的sic-mosfet时，在用氢氟酸对保护膜进行蚀刻时，有时在用抗蚀剂掩模等覆盖欧姆电极的状态下对与欧姆电极邻接的保护膜进行蚀刻。若欧姆电极的表面被氧化，则在用氢氟酸对保护膜进行湿蚀刻时，有时氢氟酸侵蚀欧姆电极与抗蚀剂掩模的界面，例如蚀刻至mosfet的栅电极附近的栅极绝缘膜等设想外的部位，发生栅极绝缘膜缺损、栅极绝缘膜的绝缘不良等制造不良。
7.另外，并不限于内置有sbd的sic-mosfet的制造时，在制造碳化硅半导体装置时，在欧姆电极上形成抗蚀剂掩模而使用含有氢氟酸的蚀刻液对与欧姆电极邻接的绝缘膜进行湿蚀刻时，有时氢氟酸侵蚀欧姆电极与抗蚀剂掩模的界面，蚀刻至设想外的部位。
8.本公开是为了解决上述那样的课题而完成的，其目的在于提供防止由氢氟酸引起的预定外的部位的蚀刻、缺陷少的碳化硅半导体装置的制造方法。
9.用于解决课题的手段
10.本公开的碳化硅半导体装置的制造方法具备：在碳化硅层的上方的一部分形成绝缘膜的工序；与绝缘膜邻接地在所述碳化硅层上形成欧姆电极的工序；除去欧姆电极上的氧化层的工序；在欧姆电极的与绝缘膜邻接的一侧的相反侧开口、在除去了氧化层的欧姆电极上以及绝缘膜上形成掩模的工序；以及在形成有抗蚀剂掩模的状态下利用氢氟酸对被蚀刻膜进行湿蚀刻的工序。
11.发明的效果
12.根据本公开涉及的碳化硅半导体装置的制造方法，能够制造缺陷少的碳化硅半导体装置。
附图说明
13.图1是采用实施方式1涉及的碳化硅半导体装置的制造方法制造的碳化硅半导体装置的剖面图。
14.图2是采用实施方式1涉及的碳化硅半导体装置的制造方法制造的碳化硅半导体装置的俯视图。
15.图3是采用实施方式1涉及的碳化硅半导体装置的制造方法制造的碳化硅半导体装置的另一方式的俯视图。
16.图4是说明实施方式1涉及的碳化硅半导体装置的制造方法的剖面图。
17.图5是说明实施方式1涉及的碳化硅半导体装置的制造方法的剖面图。
18.图6是说明实施方式1涉及的碳化硅半导体装置的制造方法的剖面图。
19.图7是说明实施方式1涉及的碳化硅半导体装置的制造方法的剖面图。
20.图8是说明实施方式1涉及的碳化硅半导体装置的制造方法的剖面图。
21.图9是说明实施方式1涉及的碳化硅半导体装置的制造方法的剖面图。
22.图10是说明不采用实施方式1涉及的碳化硅半导体装置的制造方法的情况下的制造方法的剖面图。
23.图11是说明不采用实施方式1涉及的碳化硅半导体装置的制造方法的情况下的制造方法的剖面图。
24.图12是说明不采用实施方式1涉及的碳化硅半导体装置的制造方法的情况下的制造方法的剖面图。
25.图13是说明不采用实施方式1涉及的碳化硅半导体装置的制造方法的情况下的制造方法的剖面图。
26.图14是采用实施方式2涉及的碳化硅半导体装置的制造方法制造的碳化硅半导体装置的剖面图。
27.图15是采用实施方式2涉及的碳化硅半导体装置的制造方法制造的碳化硅半导体装置的俯视图。
28.图16是说明实施方式2涉及的碳化硅半导体装置的制造方法的剖面图。
29.图17是说明实施方式2涉及的碳化硅半导体装置的制造方法的剖面图。
30.图18是说明实施方式2涉及的碳化硅半导体装置的制造方法的剖面图。
31.图19是说明实施方式2涉及的碳化硅半导体装置的制造方法的剖面图。
32.图20是说明实施方式2涉及的碳化硅半导体装置的制造方法的剖面图。
33.图21是说明实施方式2涉及的碳化硅半导体装置的制造方法的剖面图。
34.图22是说明实施方式2涉及的碳化硅半导体装置的制造方法的剖面图。
35.图23是说明实施方式2涉及的碳化硅半导体装置的制造方法的剖面图。
36.图24是说明实施方式3涉及的碳化硅半导体装置的制造方法的剖面图。
37.图25是说明实施方式3涉及的碳化硅半导体装置的制造方法的剖面图。
38.图26是说明实施方式3涉及的碳化硅半导体装置的制造方法的剖面图。
39.图27是说明实施方式3涉及的碳化硅半导体装置的制造方法的剖面图。
40.图28是说明实施方式3涉及的碳化硅半导体装置的制造方法的剖面图。
41.图29是说明实施方式3涉及的碳化硅半导体装置的制造方法的剖面图。
42.图30是示出采用实施方式4涉及的电力转换装置的制造方法制造的电力转换装置的构成的示意图。
具体实施方式
43.以下参照附图对实施方式进行说明。应予说明，附图是示意性地表示的图，在不同的附图中分别示出的图像的尺寸以及位置的相互关系未必准确地记载，能够适当地变更。另外，在以下的说明中，对同样的构成要素标注相同的附图标记进行图示，它们的名称以及功能也相同。因此，有时省略关于它们的详细说明。
44.实施方式1
45.首先，说明采用本公开的实施方式1涉及的制造方法制造的碳化硅半导体装置的构成。
46.图1是采用实施方式1涉及的制造方法制造的碳化硅半导体装置即肖特基势垒二极管内置碳化硅mosfet(sbd内置sic-mosfet)的活性区域的单位单元的剖面图。
47.在图1中，在由n型低电阻的碳化硅构成的半导体基板10的表面上形成有由n型的碳化硅构成的漂移层20。在漂移层20的表层部设置有在剖视时分离的由p型的碳化硅构成的一对阱区域30。一对阱区域30之间成为作为漂移层20的一部分的第一分离区域21。
48.夹着第一分离区域21的阱区域30的外侧成为作为漂移层20的一部分的第二分离区域22。在从第二分离区域22侧朝向第一分离区域21从阱区域30的第二分离区域22侧的端部向内部进入规定的间隔的位置，形成有由n型的碳化硅构成的源极区域40。另外，在源极区域40的更内侧的阱区域30的表层部，形成有由低电阻p型的碳化硅构成的接触区域35。在此，与有无离子注入无关地，将由碳化硅构成的区域(形成为漂移层20的区域)称为碳化硅层。
49.在源极区域40以及接触区域35的表面上形成有欧姆电极70。在阱区域30内的源极区域40的表面上、第二分离区域22上、以及源极区域40与第二分离区域22之间的阱区域30上，形成有栅极绝缘膜50。在从源极区域40到第二分离区域22的栅极绝缘膜50之上形成有栅电极60。在形成有栅电极60的部位的下部，隔着栅极绝缘膜50、与栅电极60对置的阱区域30的表层部成为沟道区域。
50.在栅电极60和栅极绝缘膜50之上形成有层间绝缘膜55，在未形成有层间绝缘膜55和栅极绝缘膜50的、第一分离区域21上、接触区域35上以及欧姆电极70上形成有源电极80。第一分离区域21与源电极80肖特基接合，源电极80也是肖特基电极。源电极80与第一分离区域21的界面成为肖特基界面。
51.另外，在半导体基板10的与漂移层20相反侧的面，形成有背面欧姆电极71，并且在背面欧姆电极71的外侧形成有漏电极85。
52.图2是采用本公开的实施方式1涉及的制造方法制造的sbd内置sic-mosfet的活性区域的单位单元的俯视图。图2是记载单位单元的碳化硅层的表面的各区域的图，用虚线记载欧姆电极70形成区域。在图2中，以包围第一分离区域21的方式，从内侧依次形成有阱区域30、接触区域35、源极区域40、阱区域30、第二分离区域22。未图示的栅电极60形成在欧姆电极70的外侧。应予说明，采用本公开的实施方式1的制造方法制造的sbd内置sic-mosfet的活性区域的单位单元如图3中其俯视图所示，也可以是条状的单位单元。
53.如图1及图2中所示，欧姆电极70和源电极80(肖特基电极)形成在贯通栅极绝缘膜50和层间绝缘膜55而设置的一个接触孔内。
54.由图2可知，在图1中看起来有多个的阱区域30等也可以在剖面图的进深方向上相连。另外，反复配置图1至图3中所示的单位单元的结构而成为活性区域。
55.在此，使用图4～图9的剖面示意图对作为本公开的实施方式1涉及的碳化硅半导体装置的sbd内置sic-mosfet的制造方法进行说明。
56.图4是示出图1～3中所示的本公开的实施方式1涉及的sbd内置sic-mosfet的制造工序的中途阶段的状态的剖面示意图，说明到该阶段为止的工序。
57.首先，在第一主面的面取向为具有偏离角的(0001)面且由具有4h的多型的n型低电阻的碳化硅构成的半导体基板10上，采用化学气相沉积法(chemical vapor deposition：cvd法)，以1
×
10
15
至1
×
10
17
cm-3
的杂质浓度使由n型的5至80μm厚度的碳化硅构成的漂移层20外延生长。漂移层20的厚度可根据碳化硅半导体装置的耐压而为80μm以上。
58.接着，在漂移层20的表面的规定的区域采用光致抗蚀剂等形成注入掩模，离子注入作为p型的杂质的al(铝)。此时，al的离子注入的深度为不超过漂移层20的厚度的0.5至3μm左右。另外，被离子注入的al的杂质浓度为1
×
10
17
至1
×
10
19
cm-3
的范围，高于漂移层20的杂质浓度。然后，除去注入掩模。通过本工序注入有al离子的区域为阱区域30。
59.其次，以漂移层20的表面的阱区域30的内侧的规定的部位开口的方式利用光致抗蚀剂等形成注入掩模，离子注入作为n型的杂质的n(氮)。n的离子注入深度比阱区域30的厚度浅。另外，离子注入的n的杂质浓度为1
×
10
18
至1
×
10
21
cm-3
的范围，超过阱区域30的p型的杂质浓度。在本工序中注入有n的区域中表示n型的区域成为源极区域40。然后，除去注入掩模。
60.另外，采用同样的方法，在阱区域30的内侧的规定的区域以比阱区域30的杂质浓度高的杂质浓度离子注入al，从而形成接触区域35。
61.其次，采用热处理装置，在氩(ar)气等非活性气体气氛中，在1300至1900℃的温度下，进行30秒至1小时的退火。通过该退火，使被离子注入的n和al电活化。
62.接着，对漂移层20、阱区域30、源极区域40以及接触区域35的碳化硅表面进行热氧化而形成规定厚度的栅极绝缘膜50即氧化硅膜。其次，在栅极绝缘膜50上，采用减压cvd法形成具有导电性的多晶硅膜，将其图案化，由此形成栅电极60。接着，采用减压cvd法形成由氧化硅构成的层间绝缘膜55。
63.另外，在半导体基板10上的未形成漂移层20的面形成背面欧姆电极71，形成在图4中示出其剖面图的结构。
64.其次，采用干蚀刻法形成贯穿层间绝缘膜55和栅极绝缘膜50到达活性区域内的接触区域35和源极区域40的接触孔。通过采用干蚀刻法形成接触孔，由此能够形成侧面与碳化硅层的表面垂直的接触孔，能够缩小单位单元的重复周期(单元间距)，能够增加每单位面积的导通电流密度。
65.接着，采用溅射法等形成以镍(ni)为主成分的金属膜后，进行600-1100℃的温度的热处理，使以ni为主成分的金属膜与接触孔内的碳化硅层反应，在碳化硅层与金属膜之间形成硅化物。在金属膜为ni的情况下，硅化物成为硅化镍。接着，通过湿蚀刻将反应生成
的硅化物以外的残留的金属膜除去。在此形成的硅化物成为欧姆电极70。在欧姆电极70的表面，无意地形成氧化层75。
66.图5是在接触孔内形成有欧姆电极70的阶段的剖面图，欧姆电极70与栅极绝缘膜50或栅极绝缘膜50和层间绝缘膜55邻接。
67.其次，如在图6中示出其剖面图那样，通过用氢氟酸进行光蚀刻，除去欧姆电极70的表面的氧化层75。在光蚀刻时，以露出的层间绝缘膜55未消失的程度，利用时间或氢氟酸的浓度控制蚀刻量。氧化层75的除去也可以通过光等离子体蚀刻来进行。在此，所谓除去，不仅是指完全消除，也包括在除去后一部分氧化层成分残留。
68.接着，如在图7中示出其剖面图那样，在除去了氧化层75的欧姆电极70及层间绝缘膜55的表面上，在与形成有栅电极60侧的栅极绝缘膜50或栅极绝缘膜50和层间绝缘膜55邻接的一侧的相反侧开口、采用光刻法形成用于对包含第一分离区域21的表面的区域的上方的栅极绝缘膜50和层间绝缘膜55进行蚀刻的抗蚀剂掩模90等掩模。
69.其次，如图8中所示，在形成有抗蚀剂掩模90的状态下，使用含有氢氟酸的蚀刻液对包含第一分离区域21的表面的区域的上方的栅极绝缘膜50和层间绝缘膜55进行湿蚀刻。在该情况下，包含第一分离区域21的表面的区域的上方的栅极绝缘膜50和层间绝缘膜55成为被蚀刻膜。进行湿蚀刻的区域是包含第一分离区域21、与第一分离区域21邻接的阱区域30的表面、以及接触区域35的表面的区域。在此，优选对栅极绝缘膜50和层间绝缘膜55进行湿蚀刻的蚀刻液中氢氟酸的浓度比对欧姆电极70的表面的氧化层75进行光蚀刻的氢氟酸的浓度高。
70.接着，如在图9中示出其剖面图那样，除去抗蚀剂掩模90。其次，在第一分离区域21及其周边区域上，形成与第一分离区域21肖特基连接的源电极80，与背面侧的背面欧姆电极相接地形成漏电极85，由此能够制造图1中示出剖面图的sbd内置sic-mosfet。
71.应予说明，源电极80可以由单一的材料构成，但只要与第一分离区域21肖特基连接，则也可以是下为ti、上为al的两层结构等，由多个材料构成。
72.另外，硅化物不限于硅化镍，也可以是硅化钛、硅化铝等。
73.进而，对作为被蚀刻膜的绝缘膜为氧化硅膜的例子进行了说明，但被蚀刻膜也可以是包含氮、磷、硼的氧化硅膜。
74.在此，作为参考，使用图10～13对没有除去欧姆电极70上的氧化层75而制造的情形的剖面示意图进行说明。在到图5的剖面图的工序为止制造的产物上，如图10的剖面图那样形成抗蚀剂掩模90，使用含有氢氟酸的蚀刻液对栅极绝缘膜50和层间绝缘膜55进行湿蚀刻。这样，如图11中示出其剖面图那样，有时欧姆电极70上的氧化层75被含有氢氟酸的酸蚀刻，蚀刻至位于抗蚀剂掩模90的相反侧的栅电极60附近的栅极绝缘膜50和层间绝缘膜55。
75.接着，如图12中示出其剖面图那样，除去抗蚀剂掩模90，形成源电极80时，如图13中示出其剖面图那样，源电极80和栅电极60短路，成为次品。
76.根据本实施方式涉及的碳化硅半导体装置即sbd内置sic-mosfet的制造方法，由于在将在欧姆电极70的表面形成的氧化层75除去后在欧姆电极70上形成抗蚀剂掩模90，因此在其后的利用含有氢氟酸的蚀刻液进行的湿蚀刻时，蚀刻液无法到达栅电极60附近，能够防止次品的产生。
77.实施方式2
78.首先，说明采用本公开的实施方式2涉及的制造方法制造的碳化硅半导体装置的构成。
79.图14是采用实施方式2涉及的制造方法制造的碳化硅半导体装置即肖特基势垒二极管内置碳化硅mosfet(sbd内置sic-mosfet)的活性区域的单位单元的剖面示意图。另外，图15是该sbd内置sic-mosfet的活性区域的单位单元的俯视示意图，用虚线记载欧姆电极70形成区域。图14的(a)示出具有图15的源极区域40的剖面，图14的(b)示出具有图15的接触区域35的剖面。在以后的图16～图23中，各自的(a)示出具有图15的源极区域40的剖面，(b)示出具有图15的接触区域35的剖面。
80.在实施方式1中，对将平面型的mosfet和sbd一体化的碳化硅半导体装置的制造方法进行了说明，但在本实施方式2中，对将沟槽型的mosfet和形成于沟槽侧壁的sbd一体化的碳化硅半导体装置的制造方法进行说明。在本实施方式的sbd内置sic-mosfet中，在栅极沟槽gt形成mosfet，在肖特基沟槽st形成sbd。在与栅极沟槽gt的底相接的漂移层20形成有第二导电型的第一保护扩散区域31，在与肖特基沟槽st的底相接的漂移层20形成有第二导电型的第二保护扩散区域32。另外，如图15中所示，在栅极沟槽gt和肖特基沟槽st之间的区域的阱区域30的表面侧，沿着条型沟槽的延伸方向，交替地配置源极区域40和接触区域35。其他方面与实施方式1相同，因此省略详细的说明。
81.在图14中，在由n型低电阻的碳化硅构成的半导体基板10的表面上，形成有由n型的碳化硅构成的漂移层20。在漂移层20的表层部设置有阱区域30，在阱区域30的表层部，如图14的(a)和图14的(b)中分别所示，形成有源极区域40或接触区域35。贯通源极区域40或者接触区域35以及阱区域30而到达漂移层20的2种条状的沟槽在与沟槽延伸方向正交的方向上每隔一个地形成。
82.2种沟槽中的1个是栅极沟槽gt，在栅极沟槽gt内，隔着栅极绝缘膜50形成有栅电极60。在源极区域40和接触区域35的上部形成有欧姆电极70。进而，在与栅极沟槽gt的底面相接的漂移层20内形成有p型的第一保护扩散区域31。另外，在栅电极60的上部形成有层间绝缘膜55。
83.2种沟槽中的另1个是肖特基沟槽st，在与肖特基沟槽st的底面相接的漂移层20内形成有p型的第二保护扩散区域32。另外，在肖特基沟槽st内形成有与漂移层20肖特基接合的源电极80。源电极80与漂移层20的界面成为肖特基界面。源电极80也形成在层间绝缘膜55的上部和欧姆电极70的上部。
84.在半导体基板10的与漂移层20相反侧的面，形成有背面欧姆电极71，并且在背面欧姆电极71的外侧形成有漏电极85。
85.以下，使用图16～图23的剖面示意图说明作为本公开的实施方式2涉及的碳化硅半导体装置的sbd内置sic-mosfet的制造方法。
86.图16是示出图14、图15中所示的本公开的实施方式2涉及的sbd内置sic-mosfet的制造工序的中途阶段的状态的剖面示意图，说明到该阶段为止的工序。
87.首先，在第一主面的面取向为具有偏离角的(0001)面且由具有4h的多型的n型低电阻的碳化硅构成的半导体基板10上，采用cvd法，以1
×
10
15
至1
×
10
17
cm-3
的杂质浓度使由n型的5至80μm厚度的碳化硅构成的漂移层20外延生长。
88.接着，从漂移层20的表面离子注入作为p型杂质的al。此时，al的离子注入的深度
为不超过漂移层20的厚度的0.5至3μm左右。另外，被离子注入的al的杂质浓度为1
×
10
17
至1
×
10
19
cm-3
的范围，高于漂移层20的杂质浓度。通过本工序离子注入了al的区域成为阱区域30。
89.其次，以阱区域30的表面的规定的部位开口的方式利用光致抗蚀剂等形成注入掩模，离子注入作为n型的杂质的n。n的离子注入深度比阱区域30的厚度浅。另外，离子注入的n的杂质浓度为1
×
10
18
至1
×
10
21
cm-3
的范围，超过阱区域30的p型的杂质浓度。在本工序中注入了n的区域中表示n型的区域成为源极区域40。然后，除去注入掩模。
90.另外，采用同样的方法，在阱区域30的内侧的规定的区域以比阱区域30的杂质浓度高的杂质浓度离子注入al，从而形成接触区域35。
91.接着，形成在形成有源极区域40的区域以及形成有接触区域35的区域开口的抗蚀剂掩模，采用干蚀刻法形成贯通源极区域40或者接触区域35和阱区域30而到达漂移层20的栅极沟槽gt以及肖特基沟槽st。其次，如在图17中示出剖面示意图那样，向栅极沟槽gt、肖特基沟槽st的底部的漂移层20离子注入p型杂质，分别形成第一保护扩散区域31、第二保护扩散区域32。
92.接着，通过热处理，使被离子注入的n及al电活化。
93.其次，对包含栅极沟槽gt和肖特基沟槽st的内部的碳化硅表面进行热氧化而形成规定厚度的栅极绝缘膜50即氧化硅膜。其次，在栅极绝缘膜50上，采用减压cvd法形成具有导电性的多晶硅膜，对其进行图案化、回蚀，由此仅在栅极沟槽gt侧形成栅电极60。接着，如在图18中示出剖面示意图那样，采用减压cvd法形成由氧化硅构成的层间绝缘膜55。
94.接着，如在图19中示出其剖面图那样，在半导体基板10上的未形成漂移层20的面形成背面欧姆电极71。另外，采用干蚀刻法形成贯穿层间绝缘膜55和栅极绝缘膜50、到达活性区域内的接触区域35和源极区域40的接触孔，在接触孔内形成作为欧姆电极70的硅化物。在欧姆电极70的表面，无意地形成有氧化层75。
95.其次，如在图20中示出其剖面图那样，通过用氢氟酸进行光蚀刻除去欧姆电极70的表面的氧化层75。
96.接着，如在图21中示出其剖面图那样，在除去了氧化层75的欧姆电极70、层间绝缘膜55的表面上，在与形成有栅电极60的一侧的绝缘膜相邻的一侧的相反侧开口、采用光刻法形成用于对肖特基沟槽st的上方的层间绝缘膜55进行蚀刻的抗蚀剂掩模90。
97.其次，如在图22中示出其剖面图那样，使用含有氢氟酸的蚀刻液，对肖特基沟槽st上方的层间绝缘膜55(也可以包含栅极绝缘膜50)进行湿蚀刻。在该情况下，肖特基沟槽st上方的层间绝缘膜55(也可以包含栅极绝缘膜50)成为被蚀刻膜。进行湿蚀刻的区域是包括肖特基沟槽st、与肖特基沟槽st的内部邻接的阱区域30的表面、以及接触区域35的表面的区域。
98.接着，如在图23中示出其剖面图那样，除去抗蚀剂掩模90。其次，在肖特基沟槽st的内部形成与漂移层20肖特基接合的源电极80，与背面侧的背面欧姆电极71相接地形成漏电极85，由此能够制造图14所示的sbd内置sic-mosfet。
99.采用作为本实施方式涉及的碳化硅半导体装置的sbd内置sic-mosfet的制造方法，也在将在欧姆电极70的表面形成的氧化层75除去后在欧姆电极70上形成抗蚀剂掩模90，因此能够防止在其后的利用含有氢氟酸的蚀刻液进行湿蚀刻时蚀刻液到达栅电极60附
近，能够防止次品的产生。
100.应予说明，栅极沟槽gt和肖特基沟槽st也可以分别进行蚀刻而形成为不同的深度。
101.另外，也可以不采用离子注入法而是采用外延法形成阱区域30和源极区域40。
102.实施方式3
103.在实施方式1中，在残留有包含成为第一分离区域21的表面的肖特基接合面的面的区域的上方的栅极绝缘膜50和层间绝缘膜55的状态下形成欧姆电极70，然后，对第一分离区域21的表面上的栅极绝缘膜50和层间绝缘膜55进行湿蚀刻，但区别在于，在本实施方式中，在将包含成为第一分离区域21的表面的肖特基接合面的面的区域和形成欧姆电极70的区域之上的栅极绝缘膜50和层间绝缘膜55一起一次性除去之后，在用另外的保护膜保护成为第一分离区域21的表面的肖特基接合面的面的状态下形成欧姆电极70。其他方面与实施方式1相同，因此省略详细的说明。
104.采用本实施方式涉及的制造方法制造的碳化硅半导体装置与采用实施方式1的制造方法制造的图1～图3中所示的sbd内置sic-mosfet相同。
105.以下，使用图24～图29的剖面图说明作为本公开的实施方式3涉及的碳化硅半导体装置的sbd内置sic-mosfet的制造方法。
106.图24是示出图1～3中所示的本公开的实施方式1涉及的sbd内置sic-mosfet的制造工序的中途阶段的状态的剖面示意图。图24是在实施方式1的图4的工序之后，采用干蚀刻法形成了接触孔的阶段的剖面图，所述接触孔从第一分离区域21上包含阱区域30上并到达扩展到接触区域35和源极区域40之上的区域、贯穿层间绝缘膜55和栅极绝缘膜50。
107.其次，如在图25中示出其剖面图那样，在接触孔内进行牺牲氧化。在经牺牲氧化的区域形成由氧化硅构成的牺牲氧化膜51。通过进行牺牲氧化，能够除去在干蚀刻中产生的碳化硅表面的损伤层，能够使形成于该区域的sbd的特性更加均匀。接着，如在图26中示出其剖面图那样，在接触孔内的牺牲氧化膜51内，除去接触区域35和源极区域40的上部的牺牲氧化膜51，在该除去的部位，采用与实施方式1同样的方法形成欧姆电极70。此时，在欧姆电极70的表面，无意地形成有氧化层75。
108.接着，如在图27中示出其剖面图那样，通过用氢氟酸进行光蚀刻除去欧姆电极70的表面的氧化层75。
109.接着，如在图28中示出其剖面图那样，在除去了氧化层75的欧姆电极70、层间绝缘膜55的表面上，在与形成有栅电极60侧的绝缘膜邻接的一侧的相反侧开口、采用光刻法形成用于对包含第一分离区域21的表面的区域的上方的牺牲氧化膜51进行蚀刻的抗蚀剂掩模90。其次，如在图29中示出其剖面图那样，使用含有氢氟酸的蚀刻液，对包含第一分离区域21的表面的区域的上方的牺牲氧化膜51进行湿蚀刻。在该情况下，牺牲氧化膜51成为被蚀刻膜。进行湿蚀刻的区域是包含第一分离区域21、与第一分离区域21邻接的阱区域30的表面、以及接触区域35的表面的区域。
110.接着，与实施方式1的图9的剖面图同样地，除去抗蚀剂掩模90。其次，在第一分离区域21及其周边区域上形成与第一分离区域21肖特基接合的源电极80，与背面侧的背面欧姆电极71相接地形成漏电极85，由此能够制造图1中所示的sbd内置sic-mosfet。
111.在本实施方式涉及的制造方法中，利用牺牲氧化膜51保护包含成为肖特基接合面
的面的区域而形成欧姆电极70，但该保护膜不限于牺牲氧化膜51，也可以是用碳形成的保护膜等。
112.采用作为本实施方式涉及的碳化硅半导体装置的sbd内置sic-mosfet的制造方法，也在将在欧姆电极70的表面形成的氧化层75除去后在欧姆电极70上形成抗蚀剂掩模90，因此能够防止在其后的利用含有氢氟酸的酸进行湿蚀刻时蚀刻液到达栅电极60附近，能够防止次品的产生。
113.应予说明，在实施方式1～3中，使用al作为p型杂质，但p型杂质也可以是硼(b)或镓(ga)。n型杂质也可以不是n而是磷(p)。在实施方式1～3中说明的mosfet中，栅极绝缘膜未必是sio2等氧化膜，也可以是氧化膜以外的绝缘膜、或者氧化膜以外的绝缘膜和氧化膜的组合。作为栅极绝缘膜50，使用了将碳化硅热氧化而成的氧化硅，但也可以是采用cvd法的沉积膜的氧化硅。另外，在上述实施方式中，使用结晶结构、主面的面取向、偏离角以及各注入条件等具体的例子进行了说明，但应用范围并不限于这些数值范围。
114.进而，作为掩模，例示了由光致抗蚀剂形成的抗蚀剂掩模，但掩模也可以使用具有对氢氟酸的耐性的氮化硅、氮化镓、氮化铝等氮化化合物、钨、钼、镍、铬等金属等的硬掩模。另外，也可以是这些硬掩模和光致抗蚀剂等的掩模的层叠膜。这些硬掩模也可以不除去而直接残留在碳化硅半导体装置内。
115.另外，在上述实施方式中，对在漏电极形成于半导体基板10的背面的所谓纵型mosfet的碳化硅半导体装置中内置sbd的情况进行了说明，但也能够用于在漏电极形成于漂移层20的表面的resurf型mosfet等所谓的横型mosfet中内置sbd的情况。进而，碳化硅半导体装置也可以是在绝缘栅双极晶体管(igbt)中内置sbd的装置。另外，也能够应用于具有超结结构的mosfet、在igbt中内置sbd的mosfet。
116.实施方式4
117.本实施方式将上述的实施方式1～3涉及的碳化硅半导体装置的制造方法应用于电力转换装置的制造。本公开并不限定于特定的电力转换装置的制造方法，以下，作为实施方式4，对将本公开应用于三相逆变器的制造方法的情况进行说明。
118.图30是示出应用本实施方式涉及的电力转换装置的电力转换系统的构成的方块图。
119.图30中所示的电力转换系统由电源100、电力转换装置200、负载300构成。电源100是直流电源，向电力转换装置200供给直流电力。电源100可以由各种电源构成，例如，可以由直流系统、太阳能电池、蓄电池构成，也可以由与交流系统连接的整流电路或ac/dc转换器构成。另外，也可以由将从直流系统输出的直流电力转换为规定的电力的dc/dc转换器构成电源100。
120.电力转换装置200是连接在电源100与负载300之间的三相逆变器，将从电源100供给的直流电力转换为交流电力，向负载300供给交流电力。如图30中所示，电力转换装置200具备：主转换电路201，其将直流电力转换为交流电力并输出；驱动电路202，其输出对主转换电路201的各开关元件进行驱动的驱动信号；以及控制电路203，其将控制驱动电路202的控制信号输出到驱动电路202。
121.驱动电路202通过使常关型的各开关元件的栅电极的电压与源电极的电压为相同电位来进行关控制。
122.负载300是采用从电力转换装置200供给的交流电力驱动的三相电动机。应予说明，负载300不限于特定的用途，是搭载于各种电气设备的电动机，例如作为面向混合动力汽车、电动汽车、铁道车辆、电梯或空调设备的电动机使用。
123.以下对电力转换装置200的详细情况进行说明。主转换电路201具备开关元件(未图示)，通过开关元件进行开关，从而将从电源100供给的直流电力转换为交流电力，供给至负载300。主转换电路201的具体的电路构成有各种结构，但本实施方式涉及的主转换电路201是两电平的三相全桥电路，能够由6个开关元件和与各个开关元件反向并联的6个续流二极管构成。在主转换电路201的各开关元件中应用采用上述的实施方式1～3中任一项涉及的碳化硅半导体装置的制造方法制造的碳化硅半导体装置。6个开关元件中的每2个开关元件串联连接而构成上下臂，各上下臂构成全桥电路的各相(u相、v相、w相)。而且，各上下臂的输出端子即主转换电路201的3个输出端子与负载300连接。
124.驱动电路202生成对主转换电路201的开关元件进行驱动的驱动信号，供给至主转换电路201的开关元件的控制电极。具体而言，根据来自后述的控制电路203的控制信号，将使开关元件成为导通状态的驱动信号和使开关元件成为断开状态的驱动信号输出至各开关元件的控制电极。在将开关元件维持为导通状态的情况下，驱动信号是开关元件的阈值电压以上的电压信号(导通信号)，在将开关元件维持为断开状态的情况下，驱动信号成为开关元件的阈值电压以下的电压信号(断开信号)。
125.控制电路203对主转换电路201的开关元件进行控制，以向负载300供给期望的电力。具体而言，基于应向负载300供给的电力，算出主转换电路201的各开关元件应成为导通状态的时间(导通时间)。例如，通过根据应输出的电压对开关元件的导通时间进行调制的pwm控制能够对主转换电路201进行控制。而且，向驱动电路202输出控制指令(控制信号)，使得在各时刻向应成为导通状态的开关元件输出导通信号、向应成为断开状态的开关元件输出断开信号。驱动电路202根据该控制信号，向各开关元件的控制电极输出导通信号或断开信号作为驱动信号。
126.在本实施方式涉及的电力转换装置的制造方法中，作为主转换电路201的开关元件应用采用实施方式1～3涉及的碳化硅半导体装置的制造方法制造的碳化硅半导体装置，因此能够实现低损耗且提高了高速开关的可靠性的电力转换装置。
127.在本实施方式中，对将本公开应用于两电平的三相逆变器的例子进行了说明，但本公开不限于此，能够应用于各种电力转换装置。在本实施方式中，设为两电平的电力转换装置，但也可以是三电平、多电平的电力转换装置，在向单相负载供给电力的情况下，也可以将本公开应用于单相的逆变器。另外，在向直流负载等供给电力的情况下，也能够将本公开应用于dc/dc转换器、ac/dc转换器。
128.另外，应用本公开的电力转换装置并不限定于上述的负载为电动机的情况，例如，也能够用作放电加工机、激光加工机、或者感应加热烹调器、非接触器供电系统的电源装置，还能够用作太阳能发电系统、蓄电系统等的功率调节器。
129.附图标记的说明
130.10半导体基板、20漂移层、21第一分离区域、22第二分离区域、30阱区域、35接触区域、40源极区域、50栅极绝缘膜、51牺牲氧化膜、55层间绝缘膜、60栅电极、70欧姆电极、71背面欧姆电极、75氧化层、80源电极、85漏电极、90抗蚀剂掩模、100电源、200电力转换装置、
201主转换电路、202驱动电路、203控制电路、300负荷、gt栅极沟槽、st肖特基沟槽。