封装衬底、电子设备封装和其制造方法与流程

1.本公开涉及一种封装衬底和其制造方法，并且更具体地涉及一种具有嵌入式电子组件的封装衬底和其制造方法。


背景技术：

2.随着多功能和高性能已经成为如智能电话等消费电子和通信产品的典型要求，电子设备封装有望具有优异的电气特性、低功耗和大量i/o端口。为了实现多功能和高性能，电子设备封装配备有更多有源组件和无源组件。然而，有源组件和无源组件增加了电子设备封装的整体厚度。因此，期望开发一种具有厚度很薄、多功能、高性能和低功耗的封装衬底，以满足消费电子和通信产品的紧密性要求。


技术实现要素：

3.本公开的一方面涉及一种封装衬底。在一些实施例中，封装衬底包含衬底、电子组件(electronic component)和第一导电迹线(first conductive trace)。所述衬底包含第一表面和与所述第一表面相对的第二表面。所述电子组件安置在所述衬底中。所述电子组件包含导电线(conductive wire)和磁性层(magnetic layer)，所述导电线包括对齐标记(alignment mark)区段和连接区段，所述磁性层部分地覆盖所述导电线。所述磁性层包含邻近于所述第一表面的上表面和邻近于所述第二表面的下表面。所述磁性层包含第一对齐窗口(alignment window)和第一凹部(recess)，所述第一对齐窗口安置在所述磁性层的所述上表面中并且暴露所述对齐标记区段的第一上表面，所述第一凹部安置在所述磁性层的所述上表面中并且暴露所述连接区段的第二上表面。所述第一导电迹线位于所述第一凹部中并且电连接到所述导电线的所述连接区段的所述第二上表面。
4.本公开的另一方面涉及一种制造封装衬底的方法。在一些实施例中，所述方法包含以下操作。提供电子组件。所述电子组件包含磁性层和至少部分地由所述磁性层覆盖的导电线。从上表面部分地去除所述磁性层以形成对齐窗口，所述对齐窗口部分地暴露所述导电线的充当对齐标记的第一上表面。通过参考所述对齐标记使所述磁性层从所述上表面凹入，以形成部分地暴露所述导电线的第二上表面的凹部。通过参考所述对齐标记将所述电子组件安置在衬底的空腔中。所述介电层形成于所述空腔中和所述凹部中。在所述凹部中的所述介电层中形成有穿孔以暴露所述导电线。在通过所述介电层的所述穿孔暴露的所述导电线上形成有导电迹线。
5.本公开的另一方面涉及一种制造封半导体设备封装的方法。在一些实施例中，所述方法包含以下操作。提供上述封装衬底。在所述衬底的第一表面上形成有重新分布层(rdl)。在所述rdl上形成有半导体管芯。包封所述半导体管芯。在所述衬底的第二表面上形成有多个电连接器。
附图说明
6.当与附图一起阅读以下详细描述时，可以根据以下详细描述容易地理解本公开的一些实施例的各方面。各种结构可能未按比例绘制，并且为了讨论的清楚起见，可以任意增加或减小各种结构的尺寸。
7.图1是根据本公开的一些实施例的封装衬底的示意性俯视图。
8.图1a是沿图1的线1a
‑
1a'截取的封装衬底的横截面视图。
9.图1b是沿图1的线1b
‑
1b'截取的封装衬底的横截面视图。
10.图1c是沿图1的线1c
‑
1c'截取的封装衬底的横截面视图。
11.图2a、图2a1、图2a2、图2b、图2b1、图2b2、图2c、图2c1、图2d、图2e和图2f展示了根据本公开的一些实施例的制造封装衬底的操作。
12.图3是根据本公开的一些实施例的电子组件的示意性透视图。
13.图3a是根据本公开的一些实施例的电子组件的示意性横截面视图。
14.图4是根据本公开的一些实施例的电子组件的示意性俯视图。
15.图5是根据本公开的一些实施例的电子组件的示意性俯视图。
16.图5a是根据本公开的一些实施例的封装衬底的示意性横截面视图。
17.图6是根据本公开的一些实施例的电子组件的示意性俯视图。
18.图6a是根据本公开的一些实施例的封装衬底的示意性横截面视图。
19.图7是根据本公开的一些实施例的封装衬底的示意性横截面视图。
20.图8是根据本公开的一些实施例的封装衬底的示意性横截面视图。
21.图9展示了根据本公开的一些实施例的制造电子设备封装的操作。
22.图10展示了根据本公开的一些实施例的制造电子设备封装的操作。
具体实施方式
23.以下公开提供了用于实施所提供主题的不同特征的许多不同实施例或实例。下文描述了组件和布置的具体实例以解释本公开的某些方面。当然，这些仅仅是实例并且不旨在是限制性的。例如，在以下描述中，在第二特征上方或之上形成第一特征可以包含将第一特征和第二特征形成或安置成直接接触的实施例，并且还可以包含在第一特征与第二特征之间形成和安置另外的特征使得第一特征和第二特征不直接接触的实施例。另外，本公开可以在各个实例中重复附图标记和/或字母。这种重复是为了简单和清晰的目的并且其本身并不指示所讨论的各个实施例和/或配置之间的关系。
24.本文中可以为了便于描述而使用本文所用的如“下面”、“下方”、“上方”、“之上”、“上”“上部”、“下部”、“左侧”、“右侧”、“竖直”、“水平”、“侧面”等空间相对术语来描述如附图所示的一个元件或特征与另一或多个元件或特征的关系。除了在附图中描绘的朝向之外，空间相对术语还旨在涵盖设备在使用时或运行时的不同朝向。可以以其它方式朝向设备(旋转90度或处于其它朝向)，并且同样可以以相应的方式解释本文中使用的空间相对描述语。应理解，当元件被称为“连接到”或“耦接到”另一元件时，其可以直接连接到或耦接到另一元件，或者可以存在中间元件。
25.图1是根据本公开的一些实施例的封装衬底1的示意性俯视图，图1a是沿图1的线1a
‑
1a'截取的封装衬底1的横截面视图，图1b是沿图1的线1b
‑
1b'截取的封装衬底1的横截
面视图，并且图1c是沿图1的线1c
‑
1c'截取的封装衬底1的横截面视图。为了突出封装衬底1的特征，在图1中未绘制一些如介电层和导电迹线等组件。如图1、图1a、图1b和图1c所示，封装衬底1包含衬底10、电子组件20和第一导电迹线31。衬底10包含第一表面101和与第一表面101相对的第二表面102。衬底10可以包含其中具有电路系统的封装衬底。例如，衬底10可以包含芯衬底、无芯衬底或其它类型的衬底。衬底10可以包含限定用于容纳电子组件20的一或多个空腔10c的支撑部分10s。在一些实施例中，空腔10c可以但不限于穿透衬底10。在一些实施例中，支撑部分10s的材料相对牢固。举例来说，支撑部分10s的材料可以包含聚丙烯(pp)或其它合适的介电材料或绝缘材料。衬底10可以包含如导电通孔等多个导电结构10t，所述多个导电结构从衬底10的第一表面101延伸到第二表面102以电连接安置在第一表面101和第二表面102上的电子组件和/或半导体管芯。例如，导电结构10t可以包含铜或其它合适的导电材料。在一些实施例中，导电结构10t的横截面形状可以包含但不限于x形或沙漏形。在一些其它实施例中，导电结构10t的横截面形状可以包含矩形、梯形或其它合适的形状。
26.在衬底10中安置有电子组件20。在一些实施例中，在衬底10的空腔10c中安置有电子组件20。电子组件20的厚度可以小于或等于衬底10的厚度，使得电子组件20的安装可以不增加封装衬底1的整体厚度。电子组件20包含磁性层22和一或多条导电线24。举例来说，电子组件20可以包含如电感器等无源组件。磁性层22包含邻近于第一表面101的上表面22u和邻近于第二表面102的下表面22l。磁性层22可以包含铁氧体或其它合适的磁性材料。举例来说，磁性层22的材料可以包含氧化铁和其它组分的化合物，所述其它组分包含镁(mg)、铝(al)、钡(ba)、锰(mn)、铜(cu)、镍(ni)或钴(co)等之一。在一些实施例中，磁性层22是对光不透明的不透明磁性材料。导电线24可以包含如铜线等金属线。在一些实施例中，导电线24的两端可以但不限于稍微凸出磁性层22。在一些其它实施例中，导电线24的两端可以与磁性层22基本共面或由磁性层22覆盖。
27.导电线24可以包含对齐标记区段241和连接区段242。在一些实施例中，对齐标记区段241和连接区段242可以彼此连接。在一些实施例中，对齐标记区段241的第一上表面241u和连接区段242的第二上表面242u可以低于导电线24的上表面，并且对齐标记区段241的第一上表面241u甚至可以低于连接区段242的第二上表面242u。在一些实施例中，对齐标记区段241和连接区段242两者均包含非圆形横截面形状。举例来说，对齐标记区段241的第一上表面241u和连接区段242的第二上表面242u两者均包含基本平坦的表面。
28.磁性层22部分地覆盖导电线24。磁性层22包含第一对齐窗口22w1，所述第一对齐窗口安置在磁性层22的上表面22u中并且暴露对齐标记区段241的第一上表面241u，使得连接区段242的第一上表面241u可见并且充当对齐标记。磁性层22进一步包含第一凹部22r1，所述第一凹部安置在磁性层22的上表面22u中并且暴露连接区段242的第二上表面242u。
29.第一导电迹线31安置在第一凹部22r1中并且电连接到导电线24的连接区段242的第二上表面242u。连接区段242的非圆形横截面形状可以增强导电线24与第一导电迹线31之间的粘附性。在一些实施例中，导电线24可以被配置为电感器的线圈。在一些实施例中，电子组件20可以包含多条导电线24，并且电子组件20可以包含嵌入在磁性层22中的多个电感器。在一些实施例中，如图1和图1a所示，第一对齐窗口22w1包含槽，所述槽连续地横贯所述多条导电线24并且暴露所述多条导电线24的对齐标记区段241的第一上表面241u。第一
凹部22r1在形成对齐标记区段241之后形成，并且因此对齐标记区段241可以用作对齐标记，使得可以准确地控制第一凹部22r1的位置以暴露连接区段242。
30.在一些实施例中，如图1b所示，导电结构10t中的一些导电结构可以电连接到第一导电迹线31。在一些其它实施例中，导电结构10t中的一些导电结构可以与第一导电迹线31断开电连接。
31.封装衬底1可以进一步包含安置在磁性层22与第一导电迹线31之间的第一介电层40。第一介电层40可以包含对光透明的透明介电材料或对光半透明的半透明介电材料。举例来说，第一介电层40可以包含热塑性材料，如丙烯腈丁二烯苯乙烯(abs)。第一介电层40可以进一步安置在空腔10c中，并且安置在电子组件20的边缘20e与衬底10的支撑部分10s之间。在一些实施例中，第一介电层40被配置成将电子组件20固定在空腔10c中。在一些实施例中，第一介电层40可以至少部分地覆盖磁性层22的上表面22u，并且第一介电层40可以暴露磁性层22的下表面22l。在一些实施例中，下表面22l可以高于衬底10的第二表面102、基本上与所述第二表面共面或低于所述第二表面。第一介电层40可以部分地安置在第一凹部22r1中，并且包含第一凹部22r1中的穿孔40p，所述穿孔暴露导电线24的连接区段242的第二上表面242u。第一导电迹线31可以安置在第一介电层40上并且填充在穿孔40p和第一凹部22r1中以电连接导电线24的连接区段242。第一导电迹线31可以进一步延伸到支撑部分10s。
32.在一些实施例中，如图1b所示，第一介电层40可以进一步包含在邻近导电线24之间插入到磁性层22中的凸出部分40x。凸出部分40x能够将电子组件20分成两个或两个以上的电感区域，并且可以修改包含凸出部分40x的宽度、长度和深度的尺寸以调节电子组件20的电感。
33.在本公开的一些实施例中，电子组件20至少部分地嵌入衬底10的空腔10c中，并且因此可以减小封装衬底1的整体厚度。不透明磁性层22的第一对齐窗口22w1暴露对齐标记区段241，并且使导电线24可见。因此，可以使用作为对齐标记的可见对齐标记区段241准确地形成磁性层22的第一凹部22r1。因此，形成于第一凹部22r1中的第一导电迹线31可以与导电线24准确地对齐。与圆形轮廓相比，连接区段242的非圆形第二上表面242u可以增强第一导电迹线31与导电线24之间的粘附性，并且因此可以提高第一导电迹线31与导电线24之间的连接可靠性。
34.图2a、图2a1、图2a2、图2b、图2b1、图2b2、图2c、图2c1、图2d、图2e和图2f展示了根据本公开的一些实施例的制造封装衬底的操作，其中图2a、图2b和图2c是以俯视图绘制的，并且图2a1、图2a2、图2b1、图2b2、图2c1、图2d、图2e和图2f以横截面视图绘制的。图2a描绘了电子组件的俯视图，图2a1是沿图2a的线2a1
‑
2a1'截取的横截面视图，并且图2a2是沿图2a的线2a2
‑
2a2'截取的横截面视图。参考图2a、图2a1和图2a2，提供了电子组件20。电子组件20包含磁性层22和至少部分地由磁性层22覆盖的导电线24。在一些实施例中，导电线24是平行布置并沿第一方向d1延伸的直导线。在一些其它实施例中，导电线24可以是弯曲导线、曲线导线、绕组导线等。在一些实施例中，每条导电线24的两端可以从电子组件20的相应边缘20e凸出。可替代地，每条导电线24的两端可以与电子组件20的相应边缘20e基本上共面。
35.图2b描绘了电子组件的俯视图，图2b1是沿图2b的线2b1
‑
2b1'截取的横截面视图，
并且图2b2是沿图2b的线2b2
‑
2b2'截取的横截面视图。参考图2b、图2b1和图2b2，磁性层22和导电线24凹入为形成部分地暴露导电线24的一部分的一或多个对齐窗口22w1。在一些实施例中，磁性层22和导电线24沿与第一方向d1相交的第二方向d2凹入，使得即使由磁性层22覆盖的导电线24不可见，对齐窗口22w1也能够暴露每条导电线24的一部分。在一些实施例中，第一方向d1基本上垂直于第二方向d2。在一些实施例中，对齐窗口22w1以机械方式，例如通过齿轮刀具形成。齿轮刀具可以沿第二方向d2去除磁性层22以及导电线24的一部分，使得对齐窗口22w1可以是连续地横贯导电线24的槽或沟槽。如图2b所示，对齐窗口22w1沿第二方向d2的最小宽度w1具有比导电线24在第二方向d2上的宽度w2宽。对齐窗口22w1可以包含基本上竖直的侧壁轮廓或倾斜的侧壁轮廓。在磁性层22和导电线24凹入之后，每条导电线24包含通过对齐窗口22w1暴露的对齐标记区段241。在一些实施例中，对齐标记区段241的第一上表面241u包含基本平坦的表面。
36.图2c描绘了电子组件的俯视图，并且图2c1是沿图2c的线2c1
‑
2c1'截取的横截面视图。参考图2c和图2c1，通过参考对齐标记使磁性层22从上表面22u凹入，以形成部分地暴露导电线24的第二上表面242u的第一凹部22r1。在一些实施例中，第一凹部22r1可以但不限于以光学方式，例如通过激光钻孔形成。第一凹部22r1可以包含但不限于倾斜的侧壁轮廓。磁性层22的第一凹部22r1可以包含多个孔，所述多个孔彼此分离并且分别暴露导电线24的连接区段的242的第二上表面242u。
37.如图2d所示，在衬底10的空腔10c中安置有电子组件20。在一些实施例中，将胶带38粘附到衬底10的第二表面102以密封空腔10c，并且电子组件20安置在空腔10c中并且用胶带38固定。由于可通过对齐窗口22w1观察导电线24的第二区段242，因此可以使用导电线24的通过对齐窗口22w1暴露的对齐标记区段241作为对齐标记准确地对齐电子组件20。在一些实施例中，在将电子组件20安置在衬底10的空腔10c中之前，使磁性层22从上表面22u凹入以形成第一凹部22r1。在一些其它实施例中，在将电子组件20安置在衬底10的空腔10c中之后，使磁性层22从上表面22u凹入以形成第一凹部22r1。
38.如图2e所示，在空腔10c、对齐窗口22w1和第一凹部22r1中形成有第一介电层40。在一些实施例中，第一介电层40可以是可流动的，并且第一介电层40的流体可以填充在空腔10c中并且位于电子组件20的边缘20e与衬底10的支撑部分10s之间。第一介电层40可以进一步覆盖衬底10的第一表面101。第一介电层40可以被热固化和/或光学固化以实体化。
39.如图2f所示，在第一凹部22r1中的第一介电层40中形成穿孔40p，以暴露导电线24的连接区段242。在一些实施例中，穿孔40p可以但不限于以光学方式，例如通过激光钻孔形成。穿孔40p可以包含但不限于倾斜的侧壁轮廓。可以使用导电线24的通过对齐窗口22w1暴露的对齐标记区段241准确地对齐穿孔40p的位置。在一些实施例中，胶带38可以包含用作牺牲层的间接材料，并且将在形成第一介电层40之后去除。用作胶带38的间接材料的实例可以包含但不限于涂覆有胶水的介电膜。可替代地，胶带38可以包含将在形成第一介电层40之后保留的直接材料。直接材料的粘附性可能取决于温度。例如，直接材料的粘附性随温度升高而增加。用作胶带38的直接材料的实例可以包含但不限于味之素增层膜(abf)和树脂。在导电线24的通过第一介电层40的穿孔40p暴露的连接区段242上形成有导电迹线31，以形成如图1、图1a、图1b和图1c所示的封装衬底1。
40.本公开的封装衬底和制造方法不限于上述实施例，并且可以根据其它实施例实
施。为了简化描述并且为了便于本公开的各个实施例之间的比较，以下实施例的类似组件标记有相同的附图标记并且可以不对其进行赘述。
41.图3是根据本公开的一些实施例的电子组件20的示意性透视图，并且图3a是根据本公开的一些实施例的电子组件20的示意性横截面视图。如图3和图3a所示，与图2b所展示的电子组件20相比，每条导电线24的两端与电子组件20的相应边缘20e基本上共面。
42.图4是根据本公开的一些实施例的电子组件20的示意性俯视图。如图4所示，第一对齐窗口22w1可以与第一凹部22r1部分地重叠。举例来说，第一对齐窗口22w1包含连续地横贯所述多条导电线24的槽，并且第一凹部22r1包含多个孔，所述多个孔彼此分离并且与第一对齐窗口22w1部分地重叠。
43.图5是根据本公开的一些实施例的电子组件20的示意性俯视图，并且图5a是根据本公开的一些实施例的封装衬底2的示意性横截面视图。如图5和图5a所示，磁性层22的第一对齐窗口22w1包含多个孔，所述多个孔彼此分离并且分别暴露导电线24的对齐标记区段241的第一上表面241u。磁性层22的第一凹部22r1可以包含多个孔，所述多个孔彼此分离并且分别暴露导电线24的第二区段242的第二上表面242u。
44.第一对齐窗口22w1沿第一方向d1或第二方向d2的最小宽度w1比导电线24在第二方向d2上的宽度w2宽。第一凹部22r1沿第一方向d1或第二方向d2的最小宽度w3比导电线24在第二方向d2上的宽度w2宽。第一对齐窗口22w1和/或第一凹部22r1的形状可以各自包含圆形、矩形或其它形状。在一些实施例中，第一对齐窗口22w1以机械方式，例如通过钻孔形成。在一些实施例中，在形成第一对齐窗口22w1之后的导电线24的对齐标记区段241的第一上表面241u可以包含如图5a所示的凹表面。在一些其它实施例中，在形成第一对齐窗口22w1之后的导电线24的对齐标记区段241的第一上表面241u可以包含带凹口表面。在一些实施例中，第一凹部22r1可以但不限于以光学方式，例如通过激光钻孔形成。第一凹部22r1可以包含但不限于倾斜的侧壁轮廓。第一对齐窗口22w1和第一凹部22r1可以彼此分离。
45.图6是根据本公开的一些实施例的电子组件20的示意性俯视图，并且图6a是根据本公开的一些实施例的封装衬底3的示意性横截面视图。如图6和图6a所示，与图5和图5a的封装衬底2相比，第一对齐窗口22w1与第一凹部22r1部分地重叠。在一些其它实施例中，第一对齐窗口22w1可以与第一凹部22r1完全重叠。举例来说，第一对齐窗口22w1可以略大于第一凹部22r1，并且第一对齐窗口22w1可以完全围绕第一凹部22r1。
46.图7是根据本公开的一些实施例的封装衬底4的示意性横截面视图。如图7所示，与图1、图1a、图1b和图1c中的封装衬底1相比，磁性层22可以进一步包含第二凹部22r2，所述第二凹部安置在磁性层22的下表面22l中并且暴露连接区段242的下表面242l。封装衬底4可以进一步包含第二导电迹线32，所述第二导电迹线位于第二凹部22r2中并且电连接到导电线24的连接区段242的下表面242l。在一些实施例中，磁性层22可以进一步包含第二对齐窗口22w2，所述第二对齐窗口安置在磁性层22的下表面22l中并且暴露对齐标记区段241的下表面241l。在一些实施例中，封装衬底4可以进一步包含安置在磁性层22与第二导电迹线32之间的第二介电层42。在一些实施例中，第二凹部22r2可以与第一凹部22r1对齐。在一些实施例中，第二对齐窗口22w2可以与第一对齐窗口22w1对齐。在一些其它实施例中，第二对齐窗口22w2可以与第一对齐窗口22w1不对齐。
47.在一些实施例中，导电结构10t中的一些导电结构可以电连接到第二导电迹线32。
在一些其它实施例中，导电结构10t中的一些导电结构可以与第二导电迹线32断开电连接。
48.图8是根据本公开的一些实施例的封装衬底5的示意性横截面视图。如图8所示，与图7的封装衬底4相比，第二凹部22r2与第一凹部22r1不对齐。
49.图9展示了根据本公开的一些实施例的制造电子设备封装100的操作。如图9所示，提供了封装衬底。选择图7所展示的封装衬底4作为实例，但不限于此。可以选择上述任何其它封装衬底。可以在衬底10的第一表面101上形成有第一重新分布层(rdl)50。第一rdl 50可以包含彼此堆叠的一或多个绝缘层52和一或多个导电层54。在一些实施例中，可以在形成第一rdl 50之前在衬底10的第一表面101上形成缓冲层44。缓冲层44可以增加第一rdl 50与封装衬底4之间的粘附性，并且减轻翘曲问题。一或多个第一半导体管芯60可以安置在第一rdl 50上并且电连接到所述第一rdl。在一些实施例中，第一半导体管芯60可以以倒装芯片的方式电连接到第一rdl 50，其中如焊料凸点等导电凸点62面对第一rdl 50，并且可以在第一半导体管芯60与第一rdl 50之间形成有底部填料64。第一半导体管芯60可以包含任何类型的有源管芯、无源管芯或其组合。第一半导体管芯60可以通过第一rdl 50电连接到电子组件20和导电结构10t。可以形成包封层66以包封第一半导体管芯60。包封层66可以包含模制原料，并且可以部分地或全部地包封第一半导体管芯60。
50.在一些实施例中，可以在第二表面102上形成如焊球等多个电连接器80。可以在形成多个电连接器之前在衬底10的第二表面102上形成有第二rdl 70。第二rdl 70可以包含彼此堆叠的一或多个绝缘层72和一或多个导电层74。在一些实施例中，可以在第二rdl 70上形成有如焊接掩膜等钝化层76，以部分地暴露第二rdl 70的接合衬垫，并且电连接器80连接到所暴露的接合衬垫。在一些实施例中，第二半导体管芯82可以安置在第二rdl 70上并且电连接到所述第二rdl。在一些实施例中，第二半导体管芯80可以利用如焊料凸点等导电凸点84以倒装芯片的方式电连接到第二rdl 70。第二半导体管芯82可以包含任何类型的有源管芯、无源管芯或其组合。在一些实施例中，第二半导体管芯82和电连接器80安置在基本上相同的水平高度处。第二半导体管芯82可以比电连接器80薄，使得电连接器80可以进一步连接到如印刷电路板(pcb)等外部电子组件。
51.图10展示了根据本公开的一些实施例的制造电子设备封装200的操作。如图10所示，与图9的电子设备封装100相比，胶带38由直接材料制成并保留在衬底10的第二表面102上，并且安置在衬底10与第二介电层42之间。胶带38可以凹入成使得第二介电层42和第二导电迹线32可以穿透胶带38。
52.在本公开的一些实施例中，封装衬底包含嵌入在衬底的空腔中的电子组件，并且因此可以减小封装衬底的整体厚度。不透明磁性层的对齐窗口暴露导电线，并且使导电线可见。因此，可以使用作为对齐标记的可见对齐标记区段准确地形成磁性层的凹部。因此，形成于凹部中的导电迹线可以与导电线准确地对齐。
53.如本文所使用的，除非上下文另有明确指示，否则单数术语“一个/一种(a/an)”和“所述(the)”可以包含复数指代物。
54.如本文所使用的，术语“大约”、“基本上”、“基本”和“约”用于描述和解释小的变化。当结合事件或情形使用时，所述术语可以指代事件或情形精确地发生的实例以及事件或情形接近发生的实例。例如，当与数值结合使用时，所述术语可以指代小于或等于所述数值的
±
10％的变化范围，如小于或等于
±
5％、小于或等于
±
4％、小于或等于
±
3％、小于或
等于
±
2％、小于或等于
±
1％、小于或等于
±
0.5％、小于或等于
±
0.1％或小于或等于
±
0.05％。例如，如果两个数值之间的差值小于或等于平均值的
±
10％，如小于或等于
±
5％、小于或等于
±
4％、小于或等于
±
3％、小于或等于
±
2％、小于或等于
±
1％、小于或等于
±
0.5％、小于或等于
±
0.1％或者小于或等于
±
0.05％，则所述数值可以被视为“基本上”相同或相等。例如，“基本上”平行可以指相对于0
°
小于或等于
±
10
°
，如小于或等于
±5°
、小于或等于
±4°
、小于或等于
±3°
、小于或等于
±2°
、小于或等于
±1°
、小于或等于
±
0.5
°
、小于或等于
±
0.1
°
或小于或等于
±
0.05
°
角度变化范围。例如，“基本上”垂直可以指相对于90
°
小于或等于
±
10
°
，如小于或等于
±5°
、小于或等于
±4°
、小于或等于
±3°
、小于或等于
±2°
、小于或等于
±1°
、小于或等于
±
0.5
°
、小于或等于
±
0.1
°
或小于或等于
±
0.05
°
角度变化范围。
55.另外，量、比率和其它数值在本文中有时以范围格式呈现。应当理解的是，此范围格式是为了方便和简洁而使用的，并且应该灵活地理解为包含明确指定为范围的界限的数值，而且还包含所述范围内涵盖的所有单独数值或子范围，如同每个数值和子范围被明确指定一样。
56.虽然已经参考本公开的具体实施例描述和展示了本公开，但是这些描绘和图示不限制本公开。本领域的技术人员应当理解，在不脱离如由权利要求限定的本公开的精神和范围的情况下，可以作出各种改变并且可以取代等同物。图示可能不一定按比例绘制。由于制造工艺和公差，本公开中的艺术演示与实际装置之间可能存在区别。可能存在未具体展示的本公开的其它实施例。说明书和附图应被视为是说明性的而非限制性的。可以作出修改以使特定情况、材料、物质构成、方法或工艺适于本公开的目标、精神和范围。所有此类修改均旨在落入所附权利要求的范围内。虽然参考以特定顺序执行的特定操作描述了本文所公开的方法，但是应理解，可以在不脱离本公开的教导的情况下对这些操作进行组合、细分或重新排列以形成等效方法。因此，除非本文明确指出，否则操作的顺序和分组并不是本公开的限制。