多晶硅接触薄膜的沉积方法与流程

1.本发明涉及半导体生产工艺领域，特别涉及多晶硅接触薄膜的沉积方法。


背景技术：

2.在dram(dynamic random access memory，动态随机存取存储器)器件的制造过程中，需要沉积多晶硅(polysilicon，简称poly)以形成位线接触(bit line contact)导电结构和存储节点接触(storage node contact)导电结构等接触薄膜。随着集成电路的尺寸微缩，对多晶硅的接触电阻的要求越来越高。
3.在进入炉管机台沉积多晶硅前的等待时间中，前层多晶硅或硅衬底的裸露处由于氧化会形成自然氧化层，自然氧化层会影响接触电阻，降低导电能力。现有技术中，在多晶硅沉积前通过湿法清洗的方式去除自然氧化层，但这种方式需要严格管控湿法清洗到多晶硅沉积之间的等待时间，不仅控制困难，而且会使接触电阻受等待时间不同而波动较大；还有一种方式是在等待时间做氮气(n2)吹拂以降低环境中的氧气浓度，从而缓解自然氧化层的形成，其清除率小，且这种方式需要延长等待时间。可见，现有的清除氧化物方法效率低且质量不稳定。
4.为此，特提出本发明。


技术实现要素：

5.本发明的主要目的在于提供一种多晶硅接触薄膜的沉积方法，该方法能够高效率地清除衬底上氧化层杂质，避免氧化层杂质对多晶硅接触薄膜电阻的不利影响，实现良好的欧姆接触，提高电性能。
6.为了实现以上目的，本发明提供了以下技术方案。
7.一种多晶硅接触薄膜的沉积方法，包括：
8.提供一待沉积多晶硅接触薄膜的半导体结构；
9.向所述半导体结构通入氢气进行烘烤，烘烤温度为400～600℃，压力为0.1～10torr；
10.然后在所述半导体结构上沉积多晶硅薄膜。
11.利用半导体结构在氢气气氛下的高温烘烤，可以将氧化物的化学键破坏(例如氧化硅)，从而去除氧、氟等杂原子，同时衬底表面的硅被还原，这样一方面避免了衬底的硅损失，又清除了氧化物，同时不需要等待时间即可进入多晶硅沉积工序。可见，本发明去除氧化物的效率和清除率都高。
12.上述的沉积方法可用于dram位线接触孔中多晶硅的沉积，或者dram存储节点接触槽中多晶硅的沉积，或者其他容易产生自然氧化物的界面上多晶硅的沉积。
13.与现有技术相比，本发明达到了以下技术效果：
14.(1)提高了氧化物的清除率；
15.(2)提高了氧化物的清除率；
16.(3)降低了多晶硅接触膜的电阻，提高了器件电特性；
17.(4)应用范围广，可用于任意易产生自然氧化物的界面上的沉积。
附图说明
18.通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。
19.图1为本发明提供的dram位线接触的结构示意图
20.图2为氢气与氧化物反应的机理示意图；
21.图3为本发明提供的多晶硅接触薄膜的制备流程图；
22.图4为本发明提供的另一多晶硅接触薄膜的制备流程图。
具体实施方式
23.以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
24.在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
25.在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
26.如图1所示，以dram的位线接触孔为例，如图1所示，在具有接触孔的衬底101上需要沉积多晶硅102以形成位线接触。
27.首先进行位线接触孔的制造过程。
28.可以先在半导体衬底101上形成器件隔离结构sti以及晶体管，晶体管包括有源区和埋入式栅极，有源区通过隔离结构进行隔离。半导体衬底可以是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底材，例如绝缘体上硅(silicon-on-insulator，soi)、体硅(bulk silicon)、锗、锗硅、砷化镓或者绝缘体上锗等。埋入式栅极的形成方法可以包括利用图形化光刻方法刻蚀衬底，以形成埋入式栅极沟槽；然后形成栅极氧化层；接着部分填充金属层形成字线。接下来，在半导体衬底上形成绝缘层，通过图形化方法刻蚀绝缘层，直到露出有源区，从而在绝缘层中形成位线接触孔。然后，清洗具有位线接触孔的衬底。
29.接下来可以将形成有位线接触孔的半导体结构置于沉积炉中(通常采用管式沉积炉)，向炉中通入氢气h2，温度升高至400～600℃，压力控制在0.1～10torr范围内，优选在0.5～10torr范围内，在此条件下对待沉积表面进行烘烤。在烘烤过程中，氢与氧化物中的氧o、氟f等原子结合，从而将被氧化的硅还原，并且氢氧、氢氟产物从设备中逸出。为了保证
氢气与氧化物的充分反应，需要控制氢气的流量及通入时长，流量通常保持在10l以上。氢与氧化物的反应过程如图2所示。另外，界面上的自然氧化物中可能存在金属离子等杂质，可在通入氢气烘烤之前，向沉积炉中通入hcl气体进行烘烤，以去除金属离子，改善电阻。通入hcl气体烘烤的条件可以是：温度为400～600℃，压力为0.1～10torr。
30.在清除氧化膜之前还可以先采用常规手段吹扫，例如利用氮气等惰性气体吹扫衬底，以物理去除杂质。
31.利用上述的任意方法去除氧化物后即可进行多晶硅沉积阶段。多晶硅接触薄膜的材料可以选用非晶硅(amorphous silicon)，也可以选用结晶硅，沉积多晶硅接触薄膜的方式可以是低压化学气相沉积(lpcvd)方式或原子层沉积(ald)方式或原子层种子(seed)沉积结合lpcvd的复合方式或等离子体增强化学气相沉积(pecvd)方式。多晶硅接触薄膜可以是原位磷(p)掺杂多晶硅，硅源可以是甲硅烷或乙硅烷，或者其他典型硅源。
32.完成多晶硅沉积后，可以继续形成位线主体，例如可以沉积阻挡层、金属层和绝缘帽层的叠层，刻蚀这个叠层和接触部，进而形成位线主体结构，最后可以在位线主体结构两侧形成侧墙。
33.形成位线之后，以下介绍本技术的实施例应用于存储节点接触部的工艺方法。
34.在完成位线制造后，可以通过位线主体和侧墙为掩膜，刻蚀半导体衬底上方的隔离层，直至有源区露出，形成沟槽。可以在沟槽中形成介质层，然后进行光刻从而形成露出有源区的存储节点接触孔。然后将该结构送入沉积炉中，利用与上文所述的位线接触孔相同的清除方法处理，之后沉积多晶硅，形成存储节点接触部。
35.接下来可以进行接触焊盘和电容器的制造，以完成dram单元的制作。
36.基于以上多晶硅的沉积方案，至少有以下两个实施例：
37.实施例1
38.如图3所示，将待沉积多晶硅薄膜的结构(例如上文所述的形成有位线接触孔或存储节点接触孔的结构)送入沉积炉之后，依次经过氮气吹扫、氢气烘烤、多晶硅沉积工序，完成多晶硅接触薄膜的制备，其中氢气烘烤的条件为：温度400～600℃，压力0.1～10torr。
39.实施例2
40.如图4所示，将待沉积多晶硅薄膜的结构(例如上文所述的形成有位线接触孔或存储节点接触孔的结构)送入沉积炉之后，依次经过氮气吹扫、hcl烘烤、氢气烘烤、多晶硅沉积工序，完成多晶硅接触薄膜的制备。其中hcl烘烤的条件为：温度400～600℃，压力0.1～10torr；氢气烘烤的条件为：温度400～600℃，压力0.1～10torr。
41.以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。