集成式组合件和形成集成式组合件的方法与流程

本发明涉及集成式组合件(例如，集成式存储器)和形成集成式组合件的方法。

背景技术：

存储器为电子系统提供数据存储。快闪存储器是一种类型的存储器，且大量用于现代计算机和装置中。举例来说，现代个人计算机可将bios存储在快闪存储器芯片上。作为另一实例，越来越常见的是，计算机和其它装置利用呈固态驱动器的快闪存储器替代常规硬盘驱动器。作为又一实例，快闪存储器在无线电子装置中普及，这是因为快闪存储器使得制造商能够在新的通信协议变得标准化时支持所述新的通信协议，且使得制造商能够提供针对增强特征远程升级装置的能力。

nand可以是快闪存储器的基础架构，且可被配置成包括竖直堆叠的存储器单元(存储器结构)。

在具体地描述nand之前，可能有帮助的是更一般地描述集成式布置内的存储器阵列的关系。图1示出包含以下各项的现有技术装置1000的框图：存储器阵列1002，其具有布置成行和列的多个存储器单元1003；以及存取线1004(例如，用以传导信号wl0到wlm的字线)；和第一数据线1006(例如，用以传导信号bl0到bln的位线)。存取线1004和第一数据线1006可用于传送来往于存储器单元1003的信息。行解码器1007和列解码器1008解码地址线1009上的地址信号a0到ax以确定将存取存储器单元1003中的哪些存储器单元。感应放大器电路1015操作以确定从存储器单元1003读取的信息的值。i/o电路1017在存储器阵列1002与输入/输出(i/o)线1005之间传送信息的值。i/o线1005上的信号dq0到dqn可表示从存储器单元1003读取或待写入到存储器单元1003中的信息的值。其它装置可通过i/o线1005、地址线1009或控制线1020与装置1000通信。存储器控制单元1018用以控制待对存储器单元1003执行的存储器操作，并且使用控制线1020上的信号。装置1000可分别在第一供应线1030和第二供应线1032上接收供应电压信号vcc和vss。装置1000包含选择电路1040和输入/输出(i/o)电路1017。选择电路1040可经由i/o电路1017对信号csel1到cseln作出响应，以选择第一数据线1006和第二数据线1013上的可表示待从存储器单元1003读取或待编程到存储器单元1003中的信息的值的信号。列解码器1008可基于地址线1009上的a0到ax地址信号来选择性地激活csel1到cseln信号。选择电路1040可选择第一数据线1006和第二数据线1013上的信号以在读取和编程操作期间提供存储器阵列1002与i/o电路1017之间的通信。

图1的存储器阵列1002可以是nand存储器阵列，且图2示出可用于图1的存储器阵列1002的三维nand存储器装置200的示意图。装置200包括多串电荷存储装置。在第一方向(z-z')上，每串电荷存储装置可包括例如彼此上下堆叠的三十二个电荷存储装置，其中每个电荷存储装置对应于例如三十二个层次(例如，层次0到层次31)中的一个层次。相应串的电荷存储装置可共享共同沟道区，例如形成在相应半导体材料(例如，多晶硅)柱中的共同沟道区，所述串的电荷存储装置围绕所述半导体材料柱形成。在第二方向(x-x')上，多串中的每个第一群组，例如十六个第一群组可包括例如共享多个(例如，三十二个)存取线(即，“全局控制栅极(cg)线”，也被称为字线wl)的八串。存取线中的每一个可耦合层次内的电荷存储装置。当每一电荷存储装置包括能够存储两个信息位的单元时，由相同存取线耦合(且因此对应于相同层次)的电荷存储装置可被逻辑分组成例如两页，例如p0/p32、p1/p33、p2/p34等。在第三方向(y-y')上，多串中的每个第二群组，例如八个第二群组可包括由八个数据线中的对应数据线耦合的十六串。存储器块的大小可包括1024页且共约16mb(例如，16wl×32层次×2位＝1024页/块，块大小＝1024页×16kb/页＝16mb)。串、层次、存取线、数据线、第一群组、第二群组和/或页的数目可比图2中所示出的那些数目更大或更小。

图3示出在x-x'方向上的图2的3dnand存储器装置200的存储器块300的横截面图，所述存储器块300包含关于图2描述的十六个第一群组的串中的一个第一群组中的十五串电荷存储装置。多串存储器块300可分组成多个子集310、320、330(例如，拼片列)，例如拼片列i、拼片列j和拼片列k，其中每个子集(例如，拼片列)包括存储器块300的“部分块”。全局漏极侧选择栅极(sgd)线340可耦合到所述多串的sgd。举例来说，全局sgd线340可经由多个(例如，三个)子sgd驱动器332、334、336中的对应子sgd驱动器耦合到多个(例如，三个)子sgd线342、344、346，其中每一子sgd线对应于相应子集(例如，拼片列)。子sgd驱动器332、334、336中的每一个可独立于其它部分块的串的sgd而同时耦合或切断对应部分块(例如，拼片列)的串的sgd。全局源极侧选择栅极(sgs)线360可耦合到多个串的sgs。举例来说，全局sgs线360可经由多个子sgs驱动器322、324、326中的对应子sgs驱动器耦合到多个子sgs线362、364、366，其中每一子sgs线对应于相应子集(例如，拼片列)。子sgs驱动器322、324、326中的每一个可独立于其它部分块的的串的sgs而同时耦合或切断对应部分块(例如，拼片列)的串的sgs。全局存取线(例如，全局cg线)350可耦合对应于多串中的每一串的相应层次的电荷存储装置。每一全局cg线(例如全局cg线350)可经由多个子串驱动器312、314和316中的对应一个耦合到多个子存取线(例如子cg线)352、354、356。子串驱动器中的每一个可独立于其它局部块和/或其它层次的电荷存储装置而同时耦合或切断对应于相应局部块和/或层次的电荷存储装置。对应于相应子集(例如，部分块)和相应层次的电荷存储装置可包括“部分层次”(例如，单个“拼片”)的电荷存储装置。对应于相应子集(例如，部分块)的串可耦合到子源372、374和376(例如，“拼片源”)中的对应子源，其中每一子源耦合到相应电源。

替代地，参考图4的示意性图示描述nand存储器装置200。

存储器阵列200包含字线2021到202n，以及位线2281到228m。

存储器阵列200还包含nand串2061到206m。每一nand串包含电荷存储晶体管2081到208n。电荷存储晶体管可使用浮动栅极材料(例如，多晶硅)存储电荷，或可使用电荷捕集材料(例如氮化硅、金属纳米点等)存储电荷。

电荷存储晶体管208位于字线202与串206的交叉点处。电荷存储晶体管208表示用于存储数据的非易失性存储器单元。每一nand串206的电荷存储晶体管208在源极选择装置(例如，源极侧选择栅极，sgs)210与漏极选择装置(例如，漏极侧选择栅极，sgd)212之间进行源极到漏极串联连接。每个源极选择装置210位于串206与源极选择线214的交叉点处，而每个漏极选择装置212位于串206与漏极选择线215的交叉点处。选择装置210和212可以是任何合适的存取装置，且大体上通过图4中的块予以说明。

每一源极选择装置210的源极连接到共同源极线216。每一源极选择装置210的漏极连接到对应nand串206的第一电荷存储晶体管208的源极。举例来说，源极选择装置2101的漏极连接到对应nand串2061的电荷存储晶体管2081的源极。源极选择装置210连接到源极选择线214。

每个漏极选择装置212的漏极在漏极触点处连接到位线(即，数字线)228。举例来说，漏极选择装置2121的漏极连接到位线2281。每个漏极选择装置212的源极连接到对应nand串206的上一电荷存储晶体管208的漏极。举例来说，漏极选择装置2121的源极连接到对应nand串2061的电荷存储晶体管208n的漏极。

电荷存储晶体管208包含源极230、漏极232、电荷存储区234和控制栅极236。电荷存储晶体管208的控制栅极236耦合到字线202。电荷存储晶体管208的列是在耦合到给定位线228的nand串206内的那些晶体管。电荷存储晶体管208的行是通常耦合到给定字线202的那些晶体管。

可在半导体裸片上制造上文所描述的存储器阵列(存储器装置)。图5-8说明与包括常规存储器装置的常规裸片相关联的实例集成式组合件600的区。图5的俯视图示出集成式组合件600在一对存储器阵列区604和606(还被称作阵列-1和阵列-2)之间包含台阶区(或低洼区)602。在台阶区602与存储器阵列区604和606之间设置间隙以指示在台阶区和存储器阵列区之间可存在额外组件。

虽然所说明的应用具有示出为横向处于存储器阵列区604和606之间的单一台阶区602，但在其它应用中，两个或更多个台阶区可在存储器阵列区的横向外侧。

存储器阵列区和台阶区在存储器装置子块(在本文中也称为块，或称为块区)608和610当中细分。所说明的块区608和610示出为跨存储器阵列和中介台阶区两者延伸。在其它应用中，存储器阵列可被视为包括相对于彼此不同的块区。

外围区612、614和616是沿着块区608和610的边缘。外围区612处于块区608和610之间；外围区614处于块区608的与外围区612相对的侧上；且外围区616处于块区610的与外围区612相对的侧上。区612、614和616可被视为包括填充有绝缘材料618的狭缝。

沟道材料柱620(仅标记其中的一些)处于存储器阵列区604和606内，并且穿过导电层级堆叠(下文论述)。沟道材料柱620示出为圆形，但可包括任何适当的形状。

图6示出图5的区“6”内的横截面侧视图。所说明的区包含交替式导电层级624和绝缘层级626的堆叠622。

导电层级624包括导电材料628，且绝缘层级626包括绝缘材料630。

导电材料628可包括任何适当的组成物；且在一些实施例中，可包括含金属材料(例如钨)。在一些应用中，导电材料628可包括至少部分地被包括金属氮化物(例如，氮化钛)的衬里环绕的钨核心。在一些实施例中，介电阻隔材料(例如，氧化铝)可至少部分地环绕所说明的层级624内的金属氮化物衬里。因此，在一些实施例中，层级624内的材料中的一些可为绝缘的。

绝缘材料630可包括任何适当的组成物；且在一些应用中，可包括二氧化硅，主要由二氧化硅组成，或由二氧化硅组成。

沟道材料柱620延伸穿过堆叠622，并且包括沟道材料632。沟道材料632可例如包括适当掺杂的硅，主要由适当掺杂的硅组成，或由适当掺杂的硅组成。沟道材料柱620示出为环绕绝缘材料634的圈环。沟道材料柱的这类配置可被视为对应于“中空”沟道配置，其中介电材料634设置于沟道材料柱的中空区内。在其它应用中，沟道材料可配置为实心柱，而非配置为所说明的中空柱。

沟道材料柱620通过中介区636与堆叠622的导电层级624间隔开。区636可包括隧穿材料、电荷存储材料、电荷阻挡材料和介电阻隔材料。隧穿材料(还被称作栅极介电材料)可包括二氧化硅、氧化铝、氧化铪、氧化锆等中的一或多个。电荷存储材料可包括电荷捕集材料(例如，氮化硅、氮氧化硅、导电纳米点等中的一或多个)。电荷阻挡材料可包括二氧化硅、氮氧化硅、氧化铝、氧化铪、氧化锆等中的一或多个。介电阻隔材料可包括氧化铝、氧化铪、氧化锆等中的一或多个。

存储器单元(例如，nand存储器单元)638(仅标记其中的一些)是沿着沟道材料柱620。存储器单元638包含导电层级624的区(具体地，控制栅极区)、沟道材料632的部分，以及中介区636内的隧穿材料、电荷存储材料、电荷阻挡材料和介电阻隔材料的部分。存储器单元638彼此上下竖直堆叠。在一些实施例中，组合件600可被视为包括类似于上文参考图2所描述的配置的三维nand配置(三维存储器装置)。

导电层级624可以被称作字线/控制栅极层级，原因在于其包含与nand串的竖直堆叠式存储器单元638相关联的字线和控制栅极。个别串中的存储器单元层级的数目可由导电层级624的数目确定。nand串可包括任何合适数目个存储器单元层级。举例来说，nand串可具有8个存储器单元层级、16个存储器单元层级、32个存储器单元层级、64个存储器单元层级、512个存储器单元层级、1024个存储器单元层级等。

下部导电层级624中的一或多个可并入到源极侧选择栅极(sgs)中。

堆叠622示出为支撑于源极结构640上方。这类源极结构可类似于上文所论述的源极结构216。

源极结构640可由半导体基底(未示出)支撑。基底可包括半导体材料；并且可能例如包括单晶硅、主要由单晶硅组成或由单晶硅组成。所述底部可被称为半导体衬底。术语“半导体衬底”是指任何包括半导体材料的构造，包含但不限于块体半导体材料，例如(单独或在包括其它材料的组合件中的)半导体晶片，以及(单独或在包括其它材料的组合件中的)半导体材料层。术语“衬底”是指任何支撑结构，包含但不限于上文描述的半导体衬底。在一些应用中，基底可对应于含有与集成电路制造相关联的一或多种材料的半导体衬底。此类材料可包含例如耐火金属材料、阻隔材料、扩散材料、绝缘体材料等中的一或多种。

图7示出关于图5的台阶区602内的区“7”的细节。图7的所说明的区包含沿着块608和610延伸的外围区612、614和616。图6的堆叠622穿过图7的所说明的区。然而，设置氧化物642以分解这类堆叠。氧化物642可被视为配置为延伸穿过堆叠622(图6)的板条643。

连接区646处于氧化物板条642之间。所述连接区可用于形成到导电层级624(图6)的电连接。导电层级中的每一个可以被称作层次。所说明的连接区646可用以形成到层次集的连接。举例来说，在所说明的应用中，连接区中的一个用于形成到层次1-9的连接，另一连接区用于形成到层次10-18的连接，另一连接区用于形成到层次19-27的连接等。在连接区646中的每一个内存取的层次的数目可由导电层级624(图6)的总数目和连接区646的总数目确定。

处于互连区646中的第一互连区(包括层次1-9的所说明的互连区)与存储器阵列(阵列-1)之间的图7的构造的一部分可以被称作中介区(顶峰区)645。

堆叠622的密集堆叠式导电层级624(图6)的一个问题是这类导电层级可产生跨下方半导体衬底(晶片、裸片等)的应力。顶峰区645内的氧化物642可替换堆叠622的大部分以减少这类应力。

外围区612、614和616标记为“桥接区”以指示区612、614和616可提供用于堆叠622(图6)的导电层级的路径，所述路径围绕氧化物板条643延伸并且进而到达连接区646。

图8示出沿着图7的线8-8的横截面侧视图。导电层级624示出为在互连连接区626内具有交错的终端区648，这类交错的终端区具有“阶梯”配置。导电层级624的交错的终端区实现由这类导电层级制成的通到适当电路系统(例如，字线驱动器电路系统)的连接。图8的视图示出在互连区626中的每一个中存取导电层级624中的三个。这仅出于说明性目的。可在互连区626中存取任何合适数目个导电层级624。

图7的桥接区可被视为处于沿着块608和610的边缘设置的狭缝内。额外狭缝可设置于这类块的中心区内。在一些应用中，可利用栅极置换方法形成导电层级624。具体地，图6和8的层级624初始可包括牺牲材料，并且接着可移除这类牺牲材料并且替换为导电材料628。可通过形成于区612、614和616中的狭缝；且通过设置于所说明的块608和610的中心区内的任何额外狭缝，存取层级624。常规处理的问题可为在这类狭缝的形成、在从层级624移除牺牲材料并且将这类牺牲材料置换为导电材料期间对这类狭缝的利用期间，和/或在后续用材料618填充狭缝期间，可诱发应力。这类应力可不合需要地致使块弯曲。块弯曲可能导致结构缺陷，并且最终可引起装置故障。

需要开发减少在常规处理期间诱发的非所要应力的方法，并且需要开发通过这类方法制造的新架构。

技术实现要素：

本公开的一方面提供一种集成式组合件，其中所述集成式组合件包括：存储器阵列区，其包含延伸穿过交替导电层级和绝缘层级的堆叠的沟道材料柱；台阶区，其偏离所述存储器阵列区并且包括所述导电层级的交错终端区；中介区，其处于所述台阶区和所述存储器阵列区之间；所述中介区包含延伸穿过所述堆叠的绝缘材料板条，并且包含与所述板条横向相邻的桥接区；两个间隔开的板条是沿着横截面；所述间隔开的板条是第一板条和第二板条；第一桥接区处于所述第一板条和所述第二板条之间，第二桥接区处于所述第一板条的与所述第一桥接区相对的侧上，且第三桥接区处于所述第二板条的与所述第一桥接区相对的侧上；第一系列的狭缝，其沿着所述桥接区延伸到所述横截面的平面中；所述第一系列包含所述第一桥接区内的第一狭缝、所述第二桥接区内的第二狭缝和所述第三桥接区内的第三狭缝；第二系列的狭缝，其延伸穿过所述板条，所述第二系列的所述狭缝平行于所述第一系列的所述狭缝；所述第二系列包含所述第一板条内的第四狭缝和所述第二板条内的第五狭缝；第一面板，其处于所述第一系列的所述狭缝内；和第二面板，其处于所述第二系列的所述狭缝内；所述第二面板在组成上不同于所述第一面板。

本公开的另一方面提供一种形成集成式组合件的方法，其中所述方法包括：形成包含交替第一层级和第二层级的堆叠的构造；所述第一层级包括牺牲材料且所述第二层级包括第一绝缘材料；形成延伸穿过所述构造的区的一对绝缘板条；所述绝缘板条是第一板条和第二板条；第一桥接区处于所述第一板条和所述第二板条之间，第二桥接区处于所述第一板条的与所述第一桥接区相对的侧上，且第三桥接区处于所述第二板条的与所述第一桥接区相对的侧上；形成沿着所述桥接区延伸并且延伸穿过所述堆叠的第一系列的狭缝；所述第一系列包含所述第一桥接区内的第一狭缝、所述第二桥接区内的第二狭缝和所述第三桥接区内的第三狭缝；在所述第一系列的所述狭缝内形成第一面板；形成穿过所述第一面板的开口；所述开口延伸穿过所述堆叠以暴露所述第一层级的所述牺牲材料；所述第一面板的剩余区与所述开口相邻；形成延伸穿过所述板条的第二系列的狭缝；所述第二系列包含所述第一板条内的第四狭缝和所述第二板条内的第五狭缝；在形成所述开口和所述第二系列的狭缝之后，移除所述第一层级的所述牺牲材料以形成空隙；在所述空隙内形成导电材料；和在所述开口内和所述第二系列的所述狭缝内形成第二绝缘材料；所述第二绝缘材料在所述第二系列的所述狭缝内形成第二面板；所述开口内的所述第二绝缘材料与所述第一面板的所述剩余区一起形成所述第一系列的所述狭缝内的第三面板。

本公开的另一方面提供一种形成集成式组合件的方法，其包括：形成包含交替第一层级和第二层级的堆叠的构造；所述第一层级包括牺牲材料且所述第二层级包括第一绝缘材料；所述构造包含存储器阵列区和偏离所述存储器阵列区的台阶区；所述台阶区包括所述第一层级的交错终端区；所述构造包含处于所述台阶区和所述存储器阵列区之间的中介区；在所述构造的所述中介区内形成一对绝缘板条；所述绝缘板条是第一板条和第二板条；第一桥接区处于所述第一板条和所述第二板条之间并且包括所述堆叠的第一部分，第二桥接区处于所述第一板条的与所述第一桥接区相对的侧上并且包括所述堆叠的第二部分；第三桥接区处于所述第二板条的与所述第一桥接区相对的侧上并且包括所述堆叠的第三部分；形成分别延伸到所述堆叠的所述第一、第二和第三部分中的第一、第二和第三狭缝；在所述第一、第二和第三狭缝的所述形成期间形成延伸穿过所述板条的第一开口；用衬里材料为所述第一开口和所述第一、第二和第三狭缝加衬；在所述经加衬第一开口内和所述经加衬第一、第二和第三狭缝内形成含金属导电材料；将所述经加衬第一、第二和第三狭缝内的所述含金属导电材料置换为第二绝缘材料；所述第二绝缘材料和所述衬里材料一起形成所述第一、第二和第三狭缝内的第一面板；形成穿过所述第一面板的第二开口；所述第二开口暴露所述第一层级的所述牺牲材料；所述第一面板的剩余区与所述第二开口相邻；形成所述第一板条内的第四狭缝和所述第二板条内的第五狭缝；在所述空隙内形成导电材料；和在所述第二开口内和所述第四和第五狭缝内形成第三绝缘材料；所述第三绝缘材料形成所述第四和第五狭缝内的第二面板；所述第二开口内的所述第三绝缘材料与所述第一面板的所述剩余区一起形成所述第一、第二和第三狭缝内的第三面板。

附图说明

图1示出具有存储器单元的存储器阵列的现有技术存储器装置的框图。

图2示出呈3dnand存储器装置形式的图1的现有技术存储器装置的示意图。

图3示出沿x-x'方向的图2的现有技术3dnand存储器装置的横截面图。

图4是现有技术nand存储器阵列的示意图。

图5是示出横向处于与半导体裸片相关联的存储器阵列区之间的台阶区的现有技术集成式组合件的示意性俯视图。

图6是沿着图5的现有技术集成式组合件的区“6”的示意性横截面侧视图。

图7是沿着图5的现有技术集成式组合件的区“7”的示意性俯视图。

图8是沿着图7的现有技术集成式组合件的线8-8的示意性横截面侧视图。

图9、9a和9b是实例方法的实例处理阶段的组合件的视图。图9的视图是示意性俯视图。图9a的视图是沿着图9的线a-a的示意性横截面侧视图。图9b的视图是沿着横截面的示意性横截面侧视图，其类似于现有技术图8的示意性横截面侧视图。

图10和10a是在图9、9a和9b的实例处理阶段之后的实例处理阶段处的图9、9a和9b的组合件的视图。图10的视图是示意性俯视图。图10a的视图是沿着图10的线a-a的示意性横截面侧视图。

图11和11a是在图10和10a的实例处理阶段之后的实例处理阶段处的图9、9a和9b的组合件的视图。图11的视图是示意性俯视图。图11a的视图是沿着图11的线a-a的示意性横截面侧视图。

图12和12a是在图11和11a的实例处理阶段之后的实例处理阶段处的图9、9a和9b的组合件的视图。图12的视图是示意性俯视图。图12a的视图是沿着图12的线a-a的示意性横截面侧视图。

图13和13a是在图12和12a的实例处理阶段之后的实例处理阶段处的图9、9a和9b的组合件的视图。图13的视图是示意性俯视图。图13a的视图是沿着图13的线a-a的示意性横截面侧视图。

图13b是类似于图13的俯视图的俯视图

图14和14a是在图13和13a的实例处理阶段之后的实例处理阶段处的图9、9a和9b的组合件的视图。图14的视图是示意性俯视图。图14a的视图是沿着图14的线a-a的示意性横截面侧视图。

图15和15a是在图14和14a的实例处理阶段之后的实例处理阶段处的图9、9a和9b的组合件的视图。图15的视图是示意性俯视图。图15a的视图是沿着图15的线a-a的示意性横截面侧视图。

图16、16a和16b是在图15和15a的实例处理阶段之后的实例处理阶段处的图9、9a和9b的组合件的视图。图16的视图是示意性俯视图。图16a的视图是沿着图16的线a-a的示意性横截面侧视图。图16b的视图是沿着横截面的示意性横截面侧视图，其类似于现有技术图8的示意性横截面侧视图。

图17和17a是在图16、16a和16b的实例处理阶段之后的实例处理阶段处的图9、9a和9b的组合件的视图。图17的视图是示意性俯视图。图17a的视图是沿着图17的线a-a的示意性横截面侧视图。

具体实施方式

一些实施例包含认识到上文在背景技术部分所描述的裸片弯曲问题可能至少部分地由在填充上文所描述的中介区(顶峰区)(即，存储器阵列区和台阶区之间的中介区645)内的狭缝期间施加的应力引起。一些实施例在维持跨中介区的对称的同时形成并填充第一系列的狭缝，并且随后形成并填充第二系列的狭缝。参考图9-17描述实例实施例。

参考图9和9a，集成式组合件(构造、架构等)10包含支撑于源极结构14上方的堆叠12。图9和9a的组合件10可处于上文参考图5所描述的区602内；且具体地说，可对应于类似于上文参考图7所描述的区645的中介(顶峰)区15。

源极结构14可类似于上文参考图6所描述的源极结构640。

堆叠12包含交替的第一层级(层次)24和第二层级(层次)26。第一层级24包括牺牲材料16，且第二层级26包括绝缘材料18。

牺牲材料16可包括任何适当的组成物；且在一些实施例中，可包括氮化硅，主要由氮化硅组成，或由氮化硅组成。

绝缘材料18可包括任何适当的组成物；且在一些实施例中，可包括二氧化硅，主要由二氧化硅组成，或由二氧化硅组成。绝缘材料18可以被称作第一绝缘材料以与其它绝缘材料区分开。

绝缘材料28延伸到堆叠12中。绝缘材料28被配置成一对板条20和22；其可分别被称作第一绝缘板条和第二绝缘板条。

绝缘材料28可以被称作第二绝缘材料以与第一绝缘材料18区分开。绝缘材料28可包括任何适当的组成物；且在一些实施例中可包括二氧化硅，主要由二氧化硅组成，或由二氧化硅组成。

板条20和22可类似于上文参考图7所描述的板条643。

第一桥接区30处于板条20和22之间；第二桥接区32处于第一板条20的与第一桥接区30相对的侧上；且第三桥接区34处于第二板条22的与第一桥接区30相对的侧上。第一、第二和第三桥接区可被视为包括堆叠12的第一、第二和第三部分。

桥接区30、32和34可被视为处于类似于上文参考图7所描述的区612、614和616的外围区内。

图9和9a的区15可与上文参考图5、6和7描述的类型的存储器阵列相邻。这类存储器阵列可包括图9a的堆叠12。换句话说，在图9和9a的处理阶段处，图6的堆叠622可包括交替层级24和26，其中牺牲材料16用于代替导电材料628，且其中绝缘材料18可与绝缘材料630相同。

图9和9a的区15也可邻近类似于图7和8的区646的互连区。举例来说，图9b示出组合件10的可邻近图9和9a的区15并且类似于上文参考图8所描述的区的区。图9b的区包括类似于图8的区646的互连区(台阶区)36。交替层级24和26处于互连区36内；这类层级分别包括牺牲材料16和绝缘材料18。台阶区36包括第一层级16的交错终端38。

图9和9a的配置可被视为包括类似于上文参考图5所描述的块区608和610的一对块区(块、子块)40和42。

参考图10和10a，第一狭缝44形成于堆叠12的第一桥接部分30内，第二狭缝46形成于堆叠12的第二桥接部分32内，且第三狭缝48形成于堆叠12的第三桥接部分30内。而且，开口50形成为延伸穿过板条20和22。开口50可以被称作第一开口以与在后续处理阶段形成的其它开口区分开。开口50示出为沿着图10的俯视图的正方形。在其它实施例中开口可具有其它合适的形状。

狭缝44、46和48沿着图10a的横截面具有第一宽度w1，且开口50沿着这类横截面具有第二宽度w2，所述第二宽度大于第一宽度。在一些应用中，可能有利的是，狭缝比开口窄，使得在后续处理阶段，较少导电材料形成于狭缝内。一般来说，第一宽度w1可在第二宽度w2的从约10％到约100％的范围内。

可与常规(现有技术)方法相关联的问题是相对于块区40和42可存在不对称处理，这可沿着这类区引起应力，导致存在问题的块弯曲。值得注意的是，图10和10a的处理阶段具有跨区40和42的对称；且具体地说，跨狭缝44的中间具有所指示区30、32、34、40和42的镜像对称。

参考图11和11a，用衬里材料52为开口50和狭缝44、48和46加衬。衬里材料52可包括任何适当的组成物。在一些实施例中，衬里材料52可为电绝缘的并且可包括二氧化硅、高k介电材料、碳等中的一或多个，主要由二氧化硅、高k介电材料、碳等中的一或多个组成，或由二氧化硅、高k介电材料、碳等中的一或多个组成；术语“高k”意指大于二氧化硅的介电常数(即，大于约3.9)的介电常数。在一些实施例中，衬里材料52可包含半导电组成物和/或导电组成物。如果衬里材料包括导电组成物，那么这类可存在于层合物中，使得狭缝和开口内的衬里的外边缘包括绝缘材料，而衬里的内部部分包括导电组成物。适当的导电组成物可包含例如金属氮化物、金属碳化物、金属硅化物等。

材料54形成于经加衬狭缝(44、46和48)和经加衬开口50内。材料54可为绝缘、半导电或导电的。在一些实施例中，材料54可为含金属导电材料；且可例如包括钨，主要由钨组成，或由钨组成。

材料52和54一起形成开口50内的支撑结构(柱)56。支撑结构中的一些也可用作电互连件。其它支撑结构可为“虚设”结构，原因在于其包括导电材料54但不用作电互连件。

虽然材料54示出为形成于狭缝44、46和48内，但在其它实施例中，材料52可完全填充这类狭缝，使得材料54不形成于狭缝内。

值得注意的是，块40和42在图11和11a的处理阶段保持对称。

参考图12和12a，形成跨块区40和42的保护性掩模58，并且接着从狭缝44、46和48内移除材料54。掩模58包括掩蔽材料60。这类掩蔽材料可包括任何适当的组成物；且在一些实施例中，可包括经光刻图案化的光致抗蚀剂。

狭缝44、46和48在图12和12a的处理阶段保持用衬里材料42加衬，并且可被视为变窄的狭缝。这类变窄的狭缝内的开口可以被称作沟槽62。

值得注意的是，块40和42在图12和12a的处理阶段对称。

参考图13和13a，绝缘材料64形成于沟槽62内。绝缘材料64可包括任何适当的组成物；且在一些实施例中，可包括硅、二氧化硅、碳高k材料(例如，氧化铝)等中的一或多个，主要由硅、二氧化硅、碳高k材料(例如，氧化铝)等中的一或多个组成，或由硅、二氧化硅、碳高k材料(例如，氧化铝)等中的一或多个组成。在一些实施例中，绝缘材料64可包括经掺杂二氧化硅；实例经掺杂二氧化硅包含硼磷硅玻璃、磷硅酸盐玻璃、氟硅酸盐玻璃、经碳掺杂二氧化硅、经硼掺杂二氧化硅等。

在一些实施例中，绝缘材料64可以被称作第二绝缘材料以与层级26内的第一绝缘材料18区分开。在一些实施例中，绝缘材料64可以被称作第三绝缘材料以与第一绝缘材料18和第二绝缘材料52区分开。

材料52和64一起形成狭缝44、46和48内的面板66。面板66可以被称作第一面板以与在后续处理阶段形成的其它面板区分开。

值得注意的是，块40和42在图13和13a的处理阶段保持对称。

在一些实施例中，材料52和64可包括彼此相同的组成物。图13b示出类似于图13的配置的配置，但其中材料52和64是彼此相同的组成物并且合并以形成标记为52/64的单一组成物。图13b的配置将用于本公开的剩余图式以简化图式。

参考图14和14a，形成延伸穿过面板66的开口68。开口68可以被称作第二开口以与图10和10a中示出的第一开口50区分开。而且，形成分别延伸穿过板条20和22的狭缝70和72。可通过任何适当的处理形成开口68和狭缝70、72。举例来说，图案化掩模可设置于组合件10上方并且用以界定开口68和狭缝70、72的方位；可使用一或多个蚀刻形成开口和狭缝，并且接着可移除图案化掩模以留下所说明的组合件。

在一些实施例中，狭缝70和72可以分别被称作第四狭缝和第五狭缝。

开口68沿着堆叠12的第一层级24暴露牺牲材料16。图14的俯视图示出第一面板66的剩余区74保持来开口68之间，其中这类剩余区示出为包括上文参考图13b所描述的材料52/64。

值得注意的是，块40和42在图14和14a的处理阶段对称。

参考图15和15a，移除牺牲材料16(图14a)以留下沿着第一层级24的空隙76。

参考图16和16a，导电材料78形成于第一层级24的空隙76(图15a)内。第一层级24因此变成导电层级，且堆叠12变成交替导电层级24和绝缘层级26的堆叠，其类似于上文参考图6所描述的堆叠622。导电材料78可包括上文关于图6的导电材料628所描述的材料相同的材料。因此，在一些实施例中，导电材料78可包括钨核心，以及至少部分地围绕这类钨核心延伸的金属氮化物衬里。金属氮化物衬里可包括例如氮化钨和氮化钛中的一个或两个。而且，在一些实施例中，介电阻隔材料可设置于空隙76内以在空隙内设置导电材料78之前为这类空隙加衬。

图15和15a的处理阶段处形成空隙76，随后用导电材料78填充这类空隙，可被视为将牺牲材料16(图14a)置换为导电材料78。在一些应用中，可跨邻近所说明的顶峰(中介)方位15的一或多个存储器阵列进行相同置换。这类存储器阵列可包含例如类似于图5的阵列604和606的存储器阵列。因此，可形成类似于图6的存储器单元638的存储器单元，所述存储器单元邻近图16和16a的所说明顶峰方位15。

也可在上文参考图9描述的类型的互连区36内进行导电材料78对牺牲材料16的置换。图16b示出如图9b中示出的相同的区，并且示出图16和16a的处理阶段处的这类区(即，在利用图15和16的处理将图9b的牺牲材料16替换为导电材料78之后)。图16b的所得配置类似于上文参考图8所描述的配置。

参考图17和17a，开口68和狭缝70、72可填充有绝缘材料80。绝缘材料80形成狭缝70和74内的面板82。绝缘材料80与材料52和64一起形成狭缝44、46和48内的面板84。在一些实施例中，狭缝44、46和48可被视为第一系列的狭缝，且狭缝70和72可被视为在第一系列的狭缝之后形成的第二系列的狭缝。面板80和84可包括相对于彼此不同的组成物。替代地，如果材料52、64和80所有包括相同组成物(例如，全部包括二氧化硅，主要由二氧化硅组成，或由二氧化硅组成)，那么面板80和84可包括彼此相同的组成物。

在一些实施例中，材料52、64和80中的至少一个可相对于材料52、64和80中的另一个为不同的。举例来说，材料52、64和80中的一个可包括未经掺杂二氧化硅，主要由未经掺杂二氧化硅组成，或由未经掺杂二氧化硅组成；且另一个可包括碳、经掺杂二氧化硅(例如，经碳掺杂二氧化硅、硼磷硅玻璃、磷硅酸盐玻璃、氟硅酸盐玻璃、经硼掺杂二氧化硅等)和/或高k氧化物(例如，氧化铝、氧化铪、氧化锆、等)，主要由碳、经掺杂二氧化硅(例如，经碳掺杂二氧化硅、硼磷硅玻璃、磷硅酸盐玻璃、氟硅酸盐玻璃、经硼掺杂二氧化硅等)和/或高k氧化物(例如，氧化铝、氧化铪、氧化锆、等)组成，或由碳、经掺杂二氧化硅(例如，经碳掺杂二氧化硅、硼磷硅玻璃、磷硅酸盐玻璃、氟硅酸盐玻璃、经硼掺杂二氧化硅等)和/或高k氧化物(例如，氧化铝、氧化铪、氧化锆、等)组成。

在一些实施例中，面板66(图13-13b)可被视为第一面板，面板82可被视为第二面板，且面板84可被视为第三面板；第三面板包括第一面板的区。

图17和17a的实施例包括延伸穿过绝缘材料28的板条20和22的支撑结构56。在所说明的实施例中，支撑结构延伸到源极结构14的上表面(例如，可延伸到与源极结构14相关联的导电掺杂硅或硅化钨)。在其它实施例中，支撑结构56可延伸到其它深度；例如不到达源极结构14的深度、穿透到源极结构14中的深度等。

图17和17a的中介区(顶峰区)15可与图7的区645处于相同方位中，且因此可邻近类似于图5的存储器阵列区604和606中的一个的存储器阵列区。这类存储器阵列区包含延伸穿过堆叠(图17a的堆叠12、图6的堆叠622；在一些应用中，堆叠12和622彼此相同)的沟道材料柱620；这类堆叠包含交替导电层级和绝缘层级。

图17和17a的中介区15可处于存储器阵列区(例如，图5的604)和台阶区(例如，图16b的36、图8的646；在一些实施例中，区36和646彼此相同)之间。台阶区可包括如图16b中所示的导电层级的交错终端38(图8中示出类似的交错终端648)。

第一板条20和第二板条22延伸穿过图17a的交替导电层级24和绝缘层级26的堆叠12，并且通过第一桥接区30彼此间隔开。第二桥接区32和第三桥接区34处于板条20和22的相对于第一桥接区30的相对侧上。

第一系列的狭缝44、46和48是沿着桥接区30、32和34，并且延伸进出相对于图17a的横截面的平面。第二系列的狭缝70和72延伸穿过板条20和22，并且平行于第一系列的狭缝44、46和48。面板84可以被称作第一系列的狭缝44、46和48内的第一面板；且面板82可以被称作第二系列的狭缝70和72内的第二面板。在一些实施例中，第二面板82可在组成上不同于第一面板84。举例来说，第二面板82可仅包括单一绝缘材料80，而第一面板84可包括材料80与可在组成上相对于材料80不同的一或多种材料(52、64)的组合。

在一些实施例中，材料80可以被称作第一材料，且材料52、64中的一个可以被称作第二材料。在一些实施例中，第一材料80可包括二氧化硅，主要由二氧化硅组成，或由二氧化硅组成，且第二材料(52或64)可包括经掺杂二氧化硅(例如，磷硅酸盐玻璃、硼磷硅玻璃、氟硅酸盐玻璃、经碳掺杂二氧化硅、经硼掺杂二氧化硅等)、碳(例如，非晶碳)和高k介电材料(例如，氧化铝、氧化铪、氧化锆等)中的一或多个。

上文所论述的组合件和结构可以在集成电路内使用(术语“集成电路”指由半导体衬底支撑的电子电路)；并且可并入到电子系统中。此类电子系统可用于例如存储器模块、装置驱动器、功率模块、通信调制解调器、处理器模块和应用专用模块中，且可包含多层、多芯片模块。电子系统可以是以下广泛范围的系统中的任一个：例如摄像机、无线装置、显示器、芯片组、机顶盒、游戏、照明、交通工具、时钟、电视、蜂窝电话、个人计算机、汽车、工业控制系统、飞机等。

除非另外指定，否则本文中所描述的各种材料、物质、组成物等可通过现在已知或待开发的任何合适的方法形成，所述方法包含例如原子层沉积(ald)、化学气相沉积(cvd)、物理气相沉积(pvd)等。

术语“介电”和“绝缘”可用于描述具有绝缘电性质的材料。所述术语在本公开中视为同义的。在一些情况下术语“介电”和在其它情况下术语“绝缘”(或“电绝缘”)可用于在此公开内提供语言变化以简化以下权利要求书内的前提基础，而非用于指示任何显著化学或电学差异。

术语“电连接”和“电耦合”均可用于本公开中。所述术语被视为同义的。在一些例子中利用一个术语且在其它例子中利用另一术语可能是为了在本公开内提供语言变化以简化所附权利要求书内的前提基础。

图式中的各种实施例的特定定向仅出于说明的目的，且在一些应用中，实施例可相对于所展示的定向旋转。本文所提供的描述和所附权利要求书涉及各种特征之间具有所描述关系的任何结构，不管结构是处于各图的特定定向还是相对于此类定向旋转。

除非另外规定，否则随附说明的横截面视图仅示出横截面平面内的特征而不示出横截面平面后方的材料，以便简化图式。

当结构被称作“在另一结构上”、“与另一结构相邻”或“抵靠另一结构”时，所述结构可直接在所述另一结构上或还可能存在中介结构。相比之下，当结构被称作“直接”在另一结构“上”、“直接邻近”或“直接抵靠”另一结构时，不存在中介结构。术语“正下方”、“正上方”等并不指示直接物理接触(除非以其它方式明确地陈述)，而是替代地指示直立对齐。

结构(例如，层、材料等)可以被称作“竖直延伸”以指示所述结构大体从下伏基底(例如，衬底)向上延伸。竖直延伸的结构可相对于或可不相对于基底的上表面基本上正交延伸。

一些实施例包含一种集成式组合件，其具有包含延伸穿过交替导电层级和绝缘层级的堆叠的沟道材料柱的存储器阵列区。台阶区偏离所述存储器阵列区并且包含所述导电层级的交错终端区。中介区处于所述台阶区和所述存储器阵列区之间。所述中介区包含延伸穿过所述堆叠的绝缘材料板条，并且包含与所述板条横向相邻的桥接区。两个间隔开的板条是沿着横截面。所述间隔开的板条是第一板条和第二板条。第一桥接区处于所述第一板条和所述第二板条之间，第二桥接区处于所述第一板条的与所述第一桥接区相对的侧上，且第三桥接区处于所述第二板条的与所述第一桥接区相对的侧上。第一系列的狭缝沿着所述桥接区延伸到所述横截面的平面中。所述第一系列包含所述第一桥接区内的第一狭缝、所述第二桥接区内的第二狭缝和所述第三桥接区内的第三狭缝。第二系列的狭缝延伸穿过所述板条，所述第二系列的所述狭缝平行于所述第一系列的所述狭缝。所述第二系列包含所述第一板条内的第四狭缝和所述第二板条内的第五狭缝。第一面板处于所述第一系列的所述狭缝内。第二面板处于所述第二系列的所述狭缝内。所述第二面板在组成上不同于所述第一面板。

一些实施例包含一种形成集成式组合件的方法。形成包含交替第一层级和第二层级的堆叠的构造。所述第一层级包括牺牲材料且所述第二层级包括第一绝缘材料。形成延伸穿过所述构造的区的一对绝缘板条。所述绝缘板条是第一板条和第二板条。第一桥接区处于所述第一板条和所述第二板条之间，第二桥接区处于所述第一板条的与所述第一桥接区相对的侧上，且第三桥接区处于所述第二板条的与所述第一桥接区相对的侧上。形成沿着所述桥接区延伸并且延伸穿过所述堆叠的第一系列的狭缝。所述第一系列包含所述第一桥接区内的第一狭缝、所述第二桥接区内的第二狭缝和所述第三桥接区内的第三狭缝。在所述第一系列的所述狭缝内形成第一面板。形成穿过所述第一面板的开口。所述开口延伸穿过所述堆叠以暴露所述第一层级的所述牺牲材料。所述第一面板的剩余区与所述开口相邻。形成延伸穿过所述板条的第二系列的狭缝。所述第二系列包含所述第一板条内的第四狭缝和所述第二板条内的第五狭缝。在形成所述开口和所述第二系列的狭缝之后，移除所述第一层级的所述牺牲材料以形成空隙。在所述空隙内形成导电材料。在所述开口内和所述第二系列的所述狭缝内形成第二绝缘材料。所述第二绝缘材料在所述第二系列的所述狭缝内形成第二面板。所述开口内的所述第二绝缘材料与所述第一面板的所述剩余区一起形成所述第一系列的所述狭缝内的第三面板。

一些实施例包含一种形成集成式组合件的方法。形成包含交替第一层级和第二层级的堆叠的构造。所述第一层级包括牺牲材料且所述第二层级包括第一绝缘材料。所述构造包含存储器阵列区和偏离所述存储器阵列区的台阶区。所述台阶区包括所述第一层级的交错终端区。所述构造包含处于所述台阶区和所述存储器阵列区之间的中介区。在所述构造的所述中介区内形成一对绝缘板条。所述绝缘板条是第一板条和第二板条。第一桥接区处于所述第一板条和所述第二板条之间，并且包括所述堆叠的第一部分。第二桥接区处于所述第一板条的与所述第一桥接区相对的侧上并且包括所述堆叠的第二部分。第三桥接区处于所述第二板条的与所述第一桥接区相对的侧上并且包括所述堆叠的第三部分。形成分别延伸到所述堆叠的所述第一、第二和第三部分中的第一、第二和第三狭缝。在所述第一、第二和第三狭缝的所述形成期间形成延伸穿过所述板条的第一开口。用衬里材料为所述第一开口和所述第一、第二和第三狭缝加衬。在所述经加衬第一开口内和所述经加衬第一、第二和第三狭缝内形成含金属导电材料。将所述经加衬第一、第二和第三狭缝内的所述含金属导电材料置换为第二绝缘材料。所述第二绝缘材料和所述衬里材料一起形成所述第一、第二和第三狭缝内的第一面板。形成穿过所述第一面板的第二开口。所述第二开口暴露所述第一层级的所述牺牲材料。所述第一面板的剩余区与所述第二开口相邻。形成所述第一板条内的第四狭缝和所述第二板条内的第五狭缝。移除所述第一层级的所述牺牲材料以形成空隙。在所述空隙内形成导电材料。在所述第二开口内和所述第四和第五狭缝内形成第三绝缘材料。所述第三绝缘材料形成所述第四和第五狭缝内的第二面板。所述第二开口内的所述第三绝缘材料与所述第一面板的所述剩余区一起形成所述第一、第二和第三狭缝内的第三面板。

根据规定，已经以就结构和方法特征来说更具体或更不具体的语言描述了本文中所公开的标的物。然而，应理解，权利要求书不限于所展示和描述的特定特征，因为本文中所公开的装置包括实例实施例。因此，权利要求书具有如书面所说明的整个范围，且应根据等效物原则恰当地进行解释。