1.本技术涉及半导体技术领域，尤其涉及一种互连电路结构。
背景技术：
2.在数字电路中，器件输出的高频信号容易产生电磁波，从而引起电磁噪声，信号与电磁噪声产生耦合，使信号线上传输的信号电压失真，为抑制这种干扰，在电路中插入去耦电容。
3.在现有的转接板(interposer)集成的深沟槽电容器(dtc，deep trench capacitor)中电容沟槽组间的互连电路多采用平直布线，电流感应产生的磁通容易在互连电路中引起自感，增大电容沟槽组的等效电感值(esl，equivalent series inductance)。此外，对于接入的高频信号，电容会随着频率变化而变化阻抗，信号的频率越高，越容易经由电容接地，导致有效的电容量随着频率的增大而减小。
4.因此，针对高频信号干扰，为改善器件在高频下的性能，需要对dtc的互连电路进行改进，以提高深沟槽电容器的高频适配性。
技术实现要素：
5.本技术技术方案解决的技术问题是提供一种互连电路，可以改善深沟槽电容器在高频下的性能，提高深沟槽电容器的高频适配性。
6.为解决上述技术问题，本技术技术方案提供了一种互连电路结构，用于深沟槽电容器，所述深沟槽电容器包括电容沟槽组，包括：前层互连导线，包括：第一前层互连导线，位于所述电容沟槽组的侧上方且与所述电容沟槽组的延伸方向相同；多条第二前层互连导线，位于所述电容沟槽组上且在所述电容沟槽组的延伸方向间隔排布，所述第二前层互连导线横跨所述电容沟槽组且一端与所述第一前层互连导线相连；后层互连导线，位于所述第二前层互连导线和部分所述第一前层互连导线上；若干贯穿导线，排布于所述前层互连导线和后层互连导线之间，形成迂回的互连电路结构。
7.在本技术实施例中，所述的互连电路结构包括多条沿所述电容沟槽组的延伸方向间隔排布的后层互连导线，每条后层互连导线包括位于所述第一前层互连导线上的第一后层互连导线和位于所述第二前层互连导线上的第二后层互连导线。
8.在本技术实施例中，部分所述贯穿导线位于所述第二前层互连导线与第二后层互连导线之间，部分所述贯穿导线位于所述第一前层互连导线与第一后层互连导线之间。
9.在本技术实施例中，所述后层互连导线呈l形，且所述贯穿导线位于所述l形的一端或两端。
10.在本技术实施例中，所述前层互连导线还包括u形或直线形的第三前层互连导线，相邻所述电容沟槽组间通过所述第三前层互连导线连通。
11.在本技术实施例中，u形的第三前层互连导线上还包括第三后层互连导线，所述第三前层互连导线和第三后层互连导线之间通过位于所述u形两端的贯穿导线连通。
12.在本技术实施例中，部分所述第三前层互连导线横跨所述电容沟槽组，且与所述第二前层互连导线交替间隔排布。
13.在本技术实施例中，所述前层互连导线与所述后层互连导线之间还包括导线间介质层，且所述贯穿导线位于所述导线间介质层中。
14.在本技术实施例中，所述电容沟槽组与所述前层互连导线之间还依次包括层间介质层、第一导线层及前层导线间介质层，所述第一导线层和所述前层互连导线通过所述前层导线间介质层中的前层贯穿导线相通。
15.在本技术实施例中，在工作频率大于1干兆赫兹时，所述深沟槽电容器的电容大于20皮法，等效电感值小于10皮亨。
16.本技术技术方案通过在电容沟槽组上方设置前层互连导线和后层互连导线，其中所述前层互连导线包括第一前层互连导线和多条第二前层互连导线，所述后层互连导线位于所述第二前层互连导线和部分所述第一前层互连导线上，并通过设计贯穿导线在前层互连导线和后层互连导线之间的位置，形成了迂回的互连电路结构，所述迂回的互连电路结构能够消除自感，减小等效电感值。
17.每条后层互连导线包括位于所述第一前层互连导线上的第一后层互连导线和位于所述第二前层互连导线上的第二后层互连导线，部分所述贯穿导线位于所述第二前层互连导线与第二后层互连导线之间，部分所述贯穿导线位于所述第一前层互连导线与第一后层互连导线之间，以形成迂回的互连电路结构。
18.进一步地，所述后层互连导线呈l形，且所述贯穿导线位于所述l形的一端或两端，能够使信号在后层互连导线中传递的方向与在所述后层互连导线下方的前层互连导线中传递的方向相反，形成迂回的互连电路结构，避免产生自感现象。
19.所述前层互连导线还包括u形或直线形的第三前层互连导线，相邻所述电容沟槽组间通过所述第三前层互连导线连通，u形的第三前层互连导线上还包括第三后层互连导线，所述第三前层互连导线和第三后层互连导线之间通过位于所述u形两端的贯穿导线连通使信号在相邻电容沟槽组间相邻的线路中的传递方向相反，避免相邻电容沟槽组间产生自感。
20.多条后层互连导线沿所述电容沟槽组的延伸方向间隔排布，可以弱化自感现象，降低esl。
附图说明
21.以下附图详细描述了本技术中披露的示例性实施例。其中相同的附图标记在附图的若干视图中表示类似的结构。本领域的一般技术人员将理解这些实施例是非限制性的、示例性的实施例，附图仅用于说明和描述的目的，并不旨在限制本技术的范围，其他方式的实施例也可能同样的完成本技术中的发明意图。应当理解，附图未按比例绘制。其中：
22.图1为一种互连电路的结构示意图；
23.图2为图1中a-a虚线框位置的剖视图；
24.图3为图1中b-b虚线框位置的剖视图；
25.图4为本技术实施例的互连电路结构(仅显示前层互连导线)的示意图；
26.图5为本技术实施例的互连电路结构的示意图；
27.图6为图5中a-a位置的剖视图；
28.图7为图5中b-b位置的剖视图；
29.图8为本技术实施例的另一种互连电路结构的示意图。
具体实施方式
30.以下描述提供了本技术的特定应用场景和要求，目的是使本领域技术人员能够制造和使用本技术中的内容。对于本领域技术人员来说，对所公开的实施例的各种局部修改是显而易见的，并且在不脱离本技术的精神和范围的情况下，可以将这里定义的一般原理应用于其他实施例和应用。因此，本技术不限于所示的实施例，而是与权利要求一致的最宽范围。
31.参考图1，一种互连电路，用于深沟槽电容器，所述深沟槽电容器包括电容沟槽组11a和电容沟槽组11b每一电容沟槽组均包括5个电容沟槽11，所述电容沟槽11位于半导体衬底10中。所述电容沟槽组11a和电容沟槽组11b上排布有互连电路，且所述互连电路采用平直布线。所述互连电路主要包括两种结构，其中一种结构请参见图2，在所述电容沟槽11和半导体衬底10的表面形成有层间介质层12，所述层间介质层12的表面依次形成有前层金属层13、金属间层间介质层14、第一导体层15、金属间层间介质层16以及第二导体层17。其中所述金属间层间介质层16中形成有贯穿导体18，所述贯穿导体18连通所述第一导体层15和第二导体层17。参见图3，示出了第二种互连电路，所述半导体衬底10的表面依次形成有层间介质层12、前层金属层13、金属间层间介质层14和第一导体层15，所述金属间层间介质层14中形成贯穿导体19，所述贯穿导体19连通所述第一导体层15和前层金属层13。
32.上述两种互连电路结构横跨所述电容沟槽组11a和电容沟槽组11b，且相互之间平行排布，虽然可以最小化布线的长度，但是电流感应产生的磁通容易在互连电路中引起自感，增大电容单元的等效串联电感(esl)。此外，由于阻抗z＝1/jωc，其中ω＝2πf，f是高频信号的频率，c是电容的容量，因此频率越高，越容易经由电容接地，电容c结合由平直布线引起的自感效应，导致有效的电容量随着频率增大而减小，这使得上述的互连电路在高频下的性能较差。
33.基于此，本技术技术方案通过对互连导线的线路以及贯穿导线的位置进行设计，以形成迂回的互连电路结构，所述迂回的互连电路结构能够消除自感，因此可以达到去耦的效果，使得在高频率下工作时，仍然可以实现高容量、低esl。
34.下面结合实施例和附图对本技术技术方案进行详细说明。
35.参考图4，本技术实施例的互连电路结构，用于深沟槽电容器，所述深沟槽电容器包括电容沟槽组110，所述电容沟槽组110包括多个平行分布或者多个基本平行分布的电容沟槽111，本技术实施例以5个平行分布的电容沟槽111为例进行说明。
36.所述电容沟槽111位于半导体衬底100中，所述电容沟槽111中可以填充本领域常见的介电层和电极层，在此不作过多说明。因此，以下出现的
″
在电容沟槽111上
″
、
″
在电容沟槽组110上
″
、
″
在电容沟槽组侧上方
″
，实质上均是在所述电容沟槽111中填充的介电层和电极层上或在所述介电层和电极层上方。
37.所述互连电路结构包括前层互连导线120，所述前层互连导线120包括第一前层互连导线121和多条第二前层互连导线122。所述第一前层互连导线121位于所述电容沟槽组
110的侧上方，也就是说，所述第一前层互连导线121位于所述电容沟槽组110侧边的半导体衬底100的上方。所述第一前层互连导线121的延伸方向与所述电容沟槽组110的延伸方向相同，在一些实施例中，所述第一前层互连导线层121与所述电容沟槽110平行或基本平行。所述第一前层互连导线层120是形成连续的且迂回的互连电路结构中不可或缺的一部分。
38.所述半导体衬底100(连同电容沟槽组110)与所述第一前层互连导线121之间还依次包括层间介质层ild、第一导线层m0及前层导线间介质层imd1，具体可参照图4和图5。其中，所述前层导线间介质层imd1中还包括贯穿导线，所述贯穿导线用于连通第一导线层m0和前层互连导线120，同样的，所述层间介质层ild中也具有贯穿导体，以连通所述第一导线层m0和所述电容沟槽组，需要说明的是，所述前层导线间介质层imd1和层间介质层ild中的贯穿导线不参与构成迂回的互连电路结构，故未示出。
39.所述第二前层互连导线122位于所述电容沟槽组110上，并且在所述电容沟槽组110的延伸方向间隔排布，所述第二前层互连导线122横跨所述电容沟槽组110且一端连接所述第一前层互连导线121。相邻所述第二前层互连导线122之间相互平行或基本平行，且所述第二前层互连导线122的延伸方向与所述电容沟槽组110的延伸方向相互垂直或基本垂直，也就是说，所述第二前层互连导线122的延伸方向与所述第一前层互连导线121的延伸方向相互垂直或基本垂直。在一些实施例中，所述前层互连导线120呈梳齿状。相邻所述第二前层互连导线122之间的距离根据实际情况进行设计，例如需要考虑自感效应和器件尺寸等。由于相邻所述第二前层互连导线122之间还具有其他的线路导线(如后续提及的第三前层互连导线123)，故可以弱化相邻所述第二前层互连导线122之间产生的自感，因此所述第二前层互连导线122之间的距离可以设计的非常小，有利于器件的微型化。
40.参考图5，所述互连电路结构还包括后层互连导线130，所述后层互连导线130位于所述第二前层互连导线122和部分所述第一前层互连导线121上。具体地，所述后层互连导线130具有多条，且沿所述电容沟槽组110的延伸方向间隔排布，每条后层互连导线130包括位于所述第一前层互连导线121上的第一后层互连导线131以及位于所述第二前层互连导线122上的第二后层互连导线132。所述第二后层互连导线132完全覆盖所述第二前层互连导线122且相互重合，而所述第一后层互连导线131并未完全覆盖所述第一前层互连导线121，相邻所述第一后层互连导线131之间露出部分所述第一前层互连导线121，这为形成连续的且迂回的互连电路结构奠定基础。在一些实施例中，所述第一后层互连导线131和所述第二后层互连导线132构成l形，也就是说，所述后层互连导线130可以呈l形。
41.参考图6和图7，其中图6为图5中a-a位置处的剖视图，图7为图5中b-b位置处的剖视图。所述前层互连导线120与所述后层互连导线130之间还包括导线间介质层imd2，也即所述第一前层互连导线121和第一后层互连导线131之间、所述第二前层互连导线122和所述第二后层互连导线132之间均包括导线间介质层imd2，所述后层互连导线130完全覆盖所述导线间介质层imd2，且所述后层互连导线130和导线间介质层imd2的形状、尺寸均相同。
42.继续参考图5，所述前层互连导线120和后层互连导线130之间排布有若干贯穿导线140。应当理解的是，在图5的视角下，所述贯穿导线140其实会被后层互连导线130遮挡，之所以在图5中示意图出贯穿导线140，仅仅是为了更好的理解所述贯穿导线140的位置。通过对所述前层互连导线120和所述后层互连导线130的线路以及所述贯穿导线140的位置进行设计，可以形成迂回的互连电路结构，迂回的线路中信号的传递方向相反，因此可以达到
去耦的效果，能够大幅度降低esl。结合图5至图7，所述贯穿导线140主要可以分成两部分，其中一部分所述贯穿导线140位于所述第一前层互连导线121与第一后层互连导线131之间，另一部分所述贯穿导线140位于所述第二前层互连导线122与第二后层互连导线132之间。在一些实施例中，所述后层互连导线130呈l形，所述贯穿导线140位于所述l形的一端或两端。在本技术实施例中，仅一端具有贯穿导线140的后层互连导线130，其另一端为信号接收端(接收的信号例如为电流信号)，且所述后层互连导线130的信号输入端为所述第一后层互连导线131的一端，而电容沟槽组上其余的后层互连导线130的两端均具有贯穿导线140，以形成迂回的互连电路结构。
43.参照图5，最右侧呈l形的后层互连导线130的上端为信号输入端，且所述信号输入端为所述第一后层互连导线131的一端，输入的信号i通过所述第一后层互连导线131进入第二后层互连导线132，信号传递的方向如图中箭头所示。参考图7，所述信号i传递至所述第二后层互连导线132的末端(对应图7中第二后层互连导线132的右端)时，由于所述第二后层互连导线132的末端具有贯穿导线140，故所述信号i通过所述贯穿导线140进入位于所述第二后层互连导线132下方的第二前层互连导线122，然后所述信号i沿着所述第二前层互连导线122向所述第一前层互连导线121传递。所述第二前层互连导线122和所述第一前层互连导线121在实际的形成工艺中，可以在同一道刻蚀工艺中形成，图7中为了区分开所述第二前层互连导线122和所述第一前层互连导线121的位置，在二者间示出了边界线。同样地，在第二后层互连导线132和第一后层互连导线131之间也示出了边界线。其中，所述信号i在所述第二后层互连导线132和所述第二前层互连导线122中的传递方向是相反的，完成了一次迂回，这种迂回方式能够消除自感问题。
44.结合图5和图6，接着，由于中间的l形后层互连导线130的两端均具有贯穿导线140，因此所述信号i沿着所述第二前层互连导线122传递至所述第一前层互连导线121后，会通过所述贯穿导线140进入中间的第一后层互连导线131。然后，所述信号i沿着所述中间的第一后层互连导线131进入第二后层互连导线132。信号i到达所述第二后层互连导线132的末端后，再通过贯穿导体140进入所述第二后层互连导线132下方的第二前层互连导线122，信号i在第二前层互连导线122中传递的方向与在第二后层互连导线132中传递的方向相反，完成了第二次迂回。采用与第二次迂回相同的方式，信号i在最左侧的l形后层互连导线130处进行第三次迂回，最后通过所述第一前层互连导线121传递至相邻的互连电路结构。
45.以上介绍了只有一组电容沟槽组110时的情况，以下介绍具有多组电容沟槽组时的互连电路结构，所述电容沟槽组的数量根据所需电容的大小确定，在此不作限定。
46.参考图8，示出了具有4组电容沟槽组时的互连电路结构。所述前层互连导线层120还包括u形或直线形的第三前层互连导线123，所述第三前层互连导线123的作用主要是连通相邻电容沟槽组110。其中部分所述第三前层互连导线123横跨所述电容沟槽组110，且与所述第二前层互连导线130交替间隔排布，这部分的第三前层互连导线123与第一导线层通过前层导线间介质层中的前层贯穿导线141相通。
47.在本技术实施例中，位于上半部分的两组电容沟槽组110之间通过u形的第三前层互连导线123连通，且所述u形的第三前层互连导线123上还包括第三后层互连导线133，所述第三后层互连导线133同样也呈u形，所述u形的第三前层互连导线123两端与u形的第三
后层互连导线133两端通过贯穿导线连通。
48.前述详细介绍了信号i在右上侧电容沟槽组110上方的迂回传递方式，下面介绍信号i怎样从右上侧的互连电路结构迂回传递至左上侧的互连电路结构。信号i由第一前层互连导线121的左端通过贯穿导线，进入u形的第三后层互连导线133一端，顺着所述第三后层互连导线133(如图8箭头方向)到第三后层互连导线另一端的贯穿导线。信号i在u形的两条边传递时的方向是相反的，完成电容沟槽组之间的迂回，因此相邻的电容沟槽组之间也不会出现因信号方向相同导致的自感现象。然后，通过贯穿导线进入所述第三后层互连导线133下方的第三前层互连导线，信号i在第三前层互连导线中的传递方向与在所述第三后层互连导线中的传递方向相反，又完成了一次迂回，接下来所述信号i进入左上侧中间的l形后层互连导线，再由中间的l形后层互连导线通过贯穿导线传递至下层的前层互连导线，接下来的传递过程可以参照前述内容，在此不再赘述。
49.继续参考图8，虽然信号i在第二前层互连导线132中传递时的方向是相同的(如图6中箭头所指方向均朝上)，但是相邻的第二前层互连导线132之间间隔排列，以降低esl。
50.采用本技术实施例的互连电路结构，可以使深沟槽电容器在工作频率大于1千兆赫兹时，其电容仍可以大于20皮法，等效电感值降低至小于10皮亨，在高频下具有较佳的适配性。
51.综上所述，在阅读本技术内容之后，本领域技术人员可以明白，前述申请内容可以仅以示例的方式呈现，并且可以不是限制性的。尽管这里没有明确说明，本领域技术人员可以理解本技术意图囊括对实施例的各种合理改变，改进和修改。这些改变，改进和修改都在本技术的示例性实施例的精神和范围内。
52.应当理解，本实施例使用的术语
″
和/或
″
包括相关联的列出项目中的一个或多个的任意或全部组合。应当理解，当一个元件被称作
″
连接
″
或
″
耦接
″
至另一个元件时，其可以直接地连接或耦接至另一个元件，或者也可以存在中间元件。
53.类似地，应当理解，当诸如层、区域或衬底之类的元件被称作在另一个元件
″
上
″
时，其可以直接在另一个元件上，或者也可以存在中间元件。与之相反，术语
″
直接地
″
表示没有中间元件。还应当理解，术语
″
包含
″
、
″
包含着
″
、
″
包括
″
或者
″
包括着
″
，在本技术文件中使用时，指明存在所记载的特征、整体、步骤、操作、元件和/或组件，但并不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
54.还应当理解，尽管术语第一、第二、第三等可以在此用于描述各种元件，但是这些元件不应当被这些术语所限制。这些术语仅用于将一个元件与另一个元件区分开。因此，在没有脱离本技术的教导的情况下，在一些实施例中的第一元件在其他实施例中可以被称为第二元件。相同的参考标号或相同的参考标记符在整个说明书中表示相同的元件。
55.此外，本技术说明书通过参考理想化的示例性截面图和/或平面图和/或立体图来描述示例性实施例。因此，由于例如制造技术和/或容差导致的与图示的形状的不同是可预见的。因此，不应当将示例性实施例解释为限于在此所示出的区域的形状，而是应当包括由例如制造所导致的形状中的偏差。例如，被示出为矩形的蚀刻区域通常会具有圆形的或弯曲的特征。因此，在图中示出的区域实质上是示意性的，其形状不是为了示出器件的区域的实际形状也不是为了限制示例性实施例的范围。