半导体结构及其形成方法与流程

1.本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。


背景技术：

2.随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于高器件密度、高性能和低成本的需求，半导体工业已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。
3.随着cmos器件尺寸的不断缩小，来自制造和设计方面的挑战促使了三维设计如鳍片场效应晶体管(finfet)的发展。相对于现有的平面晶体管，finfet是用于20nm及以下工艺节点的先进半导体器件，其可以有效控制器件按比例缩小所导致的难以克服的短沟道效应，还可以有效提高在衬底上形成的晶体管阵列的密度，同时，finfet中的栅极环绕鳍片(鳍形沟道)设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。
4.然而，现有技术形成的鳍式场效应晶体管的性能有待提升。


技术实现要素：

5.本发明解决的技术问题是提供一种半导体结构及其形成方法，以提高形成的半导体结构的性能。
6.为解决上述技术问题，本发明技术方案提供一种半导体结构，包括：基底；位于所述基底上的形成栅极结构和源漏插塞，所述栅极结构和源漏插塞之间具有空腔；位于所述源漏插塞上的源漏接触孔；位于所述栅极结构上的栅极接触孔；位于所述栅极结构和源漏插塞上的介质层，且所述介质层封闭所述空腔顶部。
7.相应的，本发明技术方案还提供一种半导体结构的形成方法，包括：提供基底；在所述基底上形成栅极结构和源漏插塞，且所述栅极结构和源漏插塞之间具有牺牲侧墙；在所述源漏插塞上形成源漏接触孔；在所述栅极结构上形成栅极接触孔；形成所述源漏接触孔和栅极接触孔之后，去除所述牺牲侧墙，在所述栅极结构和源漏插塞之间形成空腔；在所述栅极结构和源漏插塞上形成介质层，且所述介质层封闭所述空腔顶部。
8.可选的，所述栅极结构、源漏插塞以及牺牲侧墙的形成方法包括：在所述基底上形成栅极结构和牺牲材料膜，所述牺牲材料膜覆盖所述栅极结构侧壁表面；在所述牺牲材料膜内形成所述源漏插塞，且所述源漏插塞和栅极结构之间的所述牺牲材料膜形成所述牺牲侧墙。
9.可选的，所述栅极结构和牺牲材料膜的形成方法包括：在所述基底上形成伪栅极结构；在所述基底上形成牺牲材料膜，且所述牺牲材料膜覆盖所述伪栅极结构侧壁表面；去除所述伪栅极结构，在所述牺牲材料膜内形成伪栅开口；在所述伪栅开口内形成所述栅极结构。
10.可选的，还包括：形成所述伪栅极结构之后，形成所述牺牲材料膜之前，在所述伪栅极结构侧壁表面形成侧墙；所述牺牲材料膜覆盖所述侧墙侧壁表面。
11.可选的，还包括：形成所述侧墙之后，形成所述牺牲材料膜之前，在所述伪栅极结构和侧墙两侧的基底内形成源漏掺杂区；形成所述源漏掺杂区之后，形成所述源漏插塞，且所述源漏插塞底部与所述源漏掺杂区表面相接触。
12.可选的，所述源漏插塞的顶部表面高于所述栅极结构的顶部表面。
13.可选的，还包括：形成所述栅极结构和牺牲材料膜之后，形成所述源漏插塞之前，在所述牺牲材料膜表面和栅极结构表面形成第一牺牲层；在所述牺牲材料膜和第一牺牲层内形成所述源漏插塞。
14.可选的，所述源漏插塞的形成方法包括：在所述牺牲材料膜和第一牺牲层内形成插塞开口，所述插塞开口暴露出所述源漏掺杂区表面；在所述插塞开口内和第一牺牲层表面形成源漏插塞材料膜；平坦化所述源漏插塞材料膜，直至暴露出第一牺牲层表面，在所述插塞开口内形成所述源漏插塞。
15.可选的，还包括：形成所述插塞开口之后，形成所述源漏插塞材料膜之前，在所述插塞开口侧壁表面形成第一保护层，且所述第一保护层和牺牲侧墙的材料不同。
16.可选的，所述源漏插塞材料膜的形成方法包括：在所述插塞开口底部和侧壁表面以及第一牺牲层表面形成插塞阻挡材料膜；在所述插塞阻挡材料膜表面形成插塞导电材料膜，且所述插塞导电材料膜填充满所述插塞开口。
17.可选的，还包括：形成所述源漏插塞之后，形成所述源漏接触孔之前，刻蚀部分所述源漏插塞，在所述第一牺牲层内形成阻挡开口；在所述阻挡开口内形成阻挡层，所述阻挡层位于刻蚀之后的源漏插塞顶部表面，且所述阻挡层的宽度大于所述源漏插塞的宽度；形成所述阻挡层之后，形成所述源漏接触孔，所述源漏接触孔位于刻蚀之后的源漏插塞顶部表面且贯穿所述阻挡层。
18.可选的，所述阻挡开口的形成方法包括：在所述源漏插塞表面和第一牺牲层表面形成掩膜层，所述掩膜层暴露出所述源漏插塞顶部表面和所述源漏插塞两侧部分第一牺牲层表面；以所述掩膜层为掩膜，刻蚀部分所述源漏插塞和第一牺牲层，在所述第一牺牲层内形成阻挡开口，所述阻挡开口暴露出刻蚀之后的源漏插塞顶部表面。
19.可选的，在所述阻挡开口内形成阻挡层的方法包括：在所述阻挡开口内和第一牺牲层表面形成阻挡材料层；平坦化所述阻挡材料层，直至暴露出所述第一牺牲层表面，在所述阻挡开口内形成所述阻挡层。
20.可选的，还包括：形成所述栅极结构和源漏插塞之后，形成所述栅极接触孔和源漏接触孔之前，在所述源漏插塞表面和第一牺牲层表面形成第二牺牲层；在所述第一牺牲层和第二牺牲层内形成所述栅极接触孔和源漏接触孔。
21.可选的，所述栅极接触孔的形成方法包括：在所述第一牺牲层和第二牺牲层内形成栅极接触开口，且所述栅极接触开口暴露出所述栅极结构顶部表面；在所述栅极接触开口内和第二牺牲层表面形成栅极接触材料膜；平坦化所述栅极接触材料膜，直至暴露出第二牺牲层表面，在所述栅极接触开口内形成所述栅极接触孔。
22.可选的，形成所述栅极接触开口之后，形成所述栅极接触材料膜之前，在所述栅极接触开口侧壁表面形成第二保护层，且所述第二保护层和牺牲侧墙的材料不同。
23.可选的，所述栅极接触材料膜的形成方法包括：在所述栅极接触开口底部和侧壁表面以及第二牺牲层表面形成栅极阻挡材料膜；在所述栅极阻挡材料膜表面形成栅极导电
材料膜，且所述栅极导电材料膜填充满所述栅极接触开口。
24.可选的，所述源漏接触孔的形成方法包括：在所述第一牺牲层和第二牺牲层内形成源漏接触开口，且所述源漏接触开口暴露出所述源漏插塞顶部表面；在所述源漏接触开口内和第二牺牲层表面形成源漏接触材料膜；平坦化所述源漏接触材料膜，直至暴露出第二牺牲层表面，在所述源漏接触开口内形成所述源漏接触孔。
25.可选的，形成所述源漏接触开口之后，形成所述源漏接触材料膜之前，在所述源漏接触开口侧壁表面形成第三保护层，且所述第三保护层和牺牲侧墙的材料不同。
26.可选的，所述源漏接触材料膜的形成方法包括：在所述源漏接触开口底部和侧壁表面以及第二牺牲层表面形成源漏阻挡材料膜；在所述源漏阻挡材料膜表面形成源漏导电材料膜，且所述源漏导电材料膜填充满所述源漏接触开口。
27.可选的，所述介质层的形成方法包括：在所述栅极结构顶部、源漏插塞部分侧壁表面、栅极接触孔顶部表面和侧壁表面、以及源漏接触孔顶部表面和侧壁表面形成下层介质层，且所述下层介质层封闭所述空腔顶部；在所述下层介质层表面形成上层介质层。
28.可选的，所述下层介质层的形成工艺为化学气相沉积工艺，所述化学气相沉积工艺包括：离子增强型化学气相沉积工艺或者高浓度等离子体沉积工艺。
29.可选的，去除所述牺牲侧墙的过程中，还去除所述第一牺牲层和第二牺牲层，在相邻源漏接触孔和栅极接触孔之间、以及部分源漏插塞和栅极接触孔之间形成介质开口，且所述介质开口底部暴露出空腔顶部表面和栅极结构顶部表面。
30.可选的，所述基底包括：衬底和位于衬底表面的鳍部和隔离层，且所述隔离层覆盖部分鳍部侧壁表面；所述栅极结构位于所述隔离层表面且横跨所述鳍部，所述栅极结构位于部分鳍部的顶部表面和侧壁表面。
31.与现有技术相比，本发明的技术方案具有以下有益效果：
32.本发明技术方案提供的半导体结构中，所述源漏插塞和栅极结构之间具有空腔，由于所述空腔为开口结构，空气填充于空腔内，所述空腔的介电常数较小，有利于降低栅极结构和源漏插塞之间的寄生电容，从而有利于提升半导体结构的性能。
33.本发明技术方案提供的半导体结构的形成方法中，在所述基底上形成栅极结构和源漏插塞，且所述栅极结构和源漏插塞之间具有牺牲侧墙；形成所述栅极接触孔和源漏接触孔之后，去除所述牺牲侧墙，在源漏插塞和栅极结构之间形成空腔，由于所述空腔为开口结构，空气填充于空腔内，所述空腔的介电常数较小，有利于降低栅极结构和源漏插塞之间的寄生电容，从而有利于提升半导体结构的性能。
34.进一步，所述栅极结构侧壁表面具有侧墙，所述侧墙能够对所述栅极结构起到保护作用，减少所述栅极结构侧壁表面在后续的工艺受到损伤，使得所述栅极结构的性能较好。
35.进一步，形成所述源漏插塞之后，对部分所述源漏插塞进行刻蚀；在剩余的源漏插塞顶部表面形成阻挡层，且所述阻挡层的宽度大于所述源漏插塞的宽度，一方面，所述阻挡层有利于后续自对准形成源漏接触孔，不会对栅极结构造成刻蚀损伤；另一方面，所述宽度较大的阻挡层对沉积的材料具有一定阻挡缓冲作用，从而在后续通过沉积工艺形成介质层的过程中，使得沉积的材料不容易进入空腔内，利于介质层将空腔顶部封闭，从而提高形成的半导体结构的性能。
36.进一步，去除所述牺牲侧墙之前，还包括：形成第一牺牲层和第二牺牲层；形成所述第一牺牲层和第二牺牲层之后，形成栅极接触孔和源漏接触孔之后，去除所述牺牲侧墙形成空腔的过程中，还去除所述第一牺牲层和第二牺牲层，不仅在所述栅极结构和源漏插塞之间形成所述空腔，所述空腔还位于部分栅极接触孔和源漏插塞之间，且所述栅极接触孔位于栅极结构顶部表面，所述空腔占据的体积较大，有利于充分降低栅极结构和源漏插塞之间、以及部分栅极接触孔和源漏插塞之间的寄生电容，从而有利于提升半导体结构的性能。
37.进一步，所述半导体结构的形成方法还包括：形成所述插塞开口之后，形成源漏插塞材料膜之前，在所述插塞开口侧壁表面形成第一保护层，所述第一保护层和牺牲侧墙的材料不同，所述第一保护层能够对源漏插塞起到保护作用，在后续去除牺牲侧墙的过程中，减少对源漏插塞的侧壁造成刻蚀损伤，使得所述源漏插塞的性能较好。
38.进一步，所述半导体结构的形成方法还包括：形成所述栅极接触开口之后，形成栅极接触材料膜之前，在所述栅极接触开口侧壁表面形成第二保护层，所述第二保护层和牺牲侧墙的材料不同，能够对栅极接触孔起到保护作用，在后续去除牺牲侧墙的过程中，减少对栅极接触孔的侧壁造成刻蚀损伤，使得所述栅极接触孔的性能较好。
39.进一步，所述半导体结构的形成方法还包括：形成所述源漏接触开口之后，形成源漏接触材料膜之前，在所述源漏接触开口侧壁表面形成第三保护层，所述第三保护层和牺牲侧墙的材料不同，能够对源漏接触孔起到保护作用，在后续去除牺牲侧墙的过程中，减少对源漏接触孔的侧壁造成刻蚀损伤，使得所述源漏接触孔的性能较好。
附图说明
40.图1至图4是一实施例中的半导体结构的形成方法各步骤的结构示意图；
41.图5至图14是本发明一实施例中的半导体结构的形成方法各步骤的结构示意图。
具体实施方式
42.需要注意的是，本说明书中的“表面”、“上”，用于描述空间的相对位置关系，并不限定于是否直接接触。
43.首先，对现有半导体结构的性能较差的原因结合附图进行详细说明，图1至图4是一种现有半导体结构的形成方法各步骤的结构示意图。
44.请参考图1，提供基底100，所述基底上具有鳍部110和伪栅极结构120，所述伪栅极结构120横跨所述鳍部110，且所述伪栅极结构120位于所述鳍部110的部分顶部表面和侧壁表面；在所述伪栅极结构120侧壁表面形成侧墙130；在所述伪栅极结构120和侧墙130两侧的鳍部110内形成源漏掺杂区140。
45.请参考图2，在所述基底100上形成第一介质层150，所述第一介质层150覆盖所述侧墙130侧壁表面。
46.请参考图3，去除所述伪栅极结构120，在所述第一介质层150内形成伪栅开口(图中未示出)；在所述伪栅开口内形成栅极结构160。
47.请参考图4，形成所述栅极结构160之后，去除所述侧墙130，在所述第一介质层150内形成空腔170；在所述第一介质层150表面形成第二介质层180，所述第二介质层180位于
所述空腔170顶部且将空腔170顶部封闭。
48.上述方法中，通过去除所述侧墙130，在所述第一介质层150内形成空腔170，具体的，所述空腔170为开口结构，空气填充于空腔170内，与侧墙130材料相比，空气的介电常数较小，所述以空腔170设置于栅极结构160的侧壁，有助于减小栅极结构160和其他器件之间的电容，从而提高形成的半导体结构的性能。
49.然而，在去除所述侧墙130形成所述空腔170的过程中，所述栅极结构160的侧壁被暴露，容易受到刻蚀工艺的损伤，导致所述栅极结构170的性能降低，使得所述半导体结构的性能仍较差。
50.为了解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，其中方法包括：在所述基底上形成栅极结构和源漏插塞，且所述栅极结构和源漏插塞之间具有牺牲侧墙；在所述源漏插塞上形成源漏接触孔；在所述栅极结构上形成栅极接触孔；形成所述源漏接触孔和栅极接触孔之后，去除所述牺牲侧墙，在所述栅极结构和源漏插塞之间形成空腔，由于所述源漏插塞和栅极结构之间具有空腔，所述空腔的介电常数较小，有利于降低栅极结构和源漏插塞之间的寄生电容，从而有利于提升半导体结构的性能。
51.为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
52.图5至图14是本发明一实施例中的半导体结构的形成方法各步骤的结构示意图。
53.请参考图5，提供基底。
54.在本实施例中，所述基底包括：衬底201和位于衬底201上的鳍部202和隔离层(图中未示出)，且所述隔离层覆盖部分鳍部202侧壁表面。
55.在本实施例中，所述衬底201的材料为硅；在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。
56.在本实施例中，所述鳍部202的材料为硅；在其他实施例中，所述鳍部的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。
57.所述隔离层可以起到电学隔离相邻鳍部202的作用。
58.在本实施例中，所述隔离层的材料为氧化硅。在其他实施例中，所述隔离层的材料还可以为氮化硅或氮氧化硅。
59.在其他实施例中，所述基底为平面型衬底。
60.接着，在所述基底上形成栅极结构和源漏插塞，且所述栅极结构和源漏插塞之间具有牺牲侧墙，具体形成所述栅极结构和源漏插塞以及牺牲侧墙的过程请参考图6至图7。
61.请参考图6，在所述基底上形成栅极结构210和牺牲材料膜230，所述牺牲材料膜230覆盖所述栅极结构210侧壁表面。
62.所述和牺牲材料膜230的作用在于，一方面，为后续形成源漏插塞提供支撑；另一方面，为后续形成空腔占据空间。
63.具体的，所述栅极结构210位于所述隔离层表面且横跨所述鳍部202，所述栅极结构210位于部分鳍部的顶部表面和侧壁表面。
64.所述栅极结构210和牺牲材料膜230的形成方法包括：在所述基底上形成伪栅极结构(图中未示出)；在所述基底上形成牺牲材料膜(图中未示出)，且所述牺牲材料膜覆盖所述伪栅极结构侧壁表面；去除所述伪栅极结构，在所述牺牲材料膜内形成伪栅开口(图中未
示出)；在所述伪栅开口内形成所述栅极结构210。
65.在本实施例中，所述半导体结构的形成方法还包括：形成所述伪栅极结构之后，形成所述牺牲材料膜之前，在所述伪栅极结构侧壁表面形成侧墙220；所述牺牲材料膜覆盖所述侧墙220侧壁表面。
66.所述栅极结构210侧壁表面具有侧墙220，所述侧墙220能够对所述栅极结构210起到保护作用，减少所述栅极结构210侧壁表面在后续的工艺受到损伤，使得所述栅极结构210的性能较好。
67.所述侧墙220的材料和牺牲材料膜230的材料不同。
68.所述侧墙220的材料包括：氧化硅、氮化硅、氮氧化硅和二氧化钛中的一种或者几种组合。
69.所述牺牲材料膜230的材料包括：氧化硅、氮化硅、氮氧化硅和二氧化钛中的一种或者几种组合。
70.在本实施例中，所述侧墙220的材料为氮化硅，所述牺牲材料膜230的材料为氧化硅。
71.所述半导体结构的形成方法还包括：形成所述侧墙220之后，形成所述牺牲材料膜230之前，在所述伪栅极结构和侧墙220两侧的基底内形成源漏掺杂区204。
72.所述源漏插掺杂区204的形成方法包括：去除所述伪栅极结构210和侧墙220两侧的部分基底，在所述基底内形成源漏开口(图中未示出)；在所述源漏开口内形成源漏掺杂区204。
73.在所述插塞开口内形成源漏掺杂区204的方法包括：采用外延生长工艺在所述插塞开口内形成外延层(图中未示出)；在形成所述外延层过程中采用原位掺杂工艺在所述外延层(图中未示出)内掺入所述源漏离子，形成所述源漏掺杂区204。
74.具体的，在本实施例中，所述源漏掺杂区204位于所述鳍部202内。
75.在本实施例中，所述半导体结构的形成方法还包括：形成所述源漏掺杂区204之后，形成所述牺牲材料膜230之前，在所述源漏掺杂区204表面形成停止层205。
76.所述停止层205用于作为后续刻蚀形成源漏插塞的插塞开口的停止层。
77.在本实施例中，所述牺牲材料膜230的形成方法包括：在基底上形成覆盖所述伪栅极结构210和侧墙220的介质材料层(图中未示出)，所述介质材料层的整个表面高于伪栅极结构210的顶部表面；去除高于伪栅极结构210顶部表面的介质材料层，从而形成所述牺牲材料膜230。
78.请参考图7，在所述牺牲材料膜230表面和栅极结构210表面形成第一牺牲层240。
79.所述第一牺牲层240和牺牲材料膜230共同为后续形成源漏插塞提供支撑。
80.所述第一牺牲层240的材料包括：氧化硅、氮化硅、氮氧化硅和二氧化钛中的一种或者几种组合。
81.在本实施例中，所述第一牺牲层240和牺牲材料膜230的材料相同，均为氧化硅。
82.所述第一牺牲层240和所述牺牲材料膜230的材料相同，部分牺牲材料膜230用于形成牺牲侧墙，有利于后续去除所述牺牲侧墙形成空腔的过程中，能够采用同一刻蚀工艺，将牺牲材料膜230表面的第一牺牲层240去除，暴露出所述牺牲材料膜230之后，再去除所述牺牲材料膜230，有利于节省工艺步骤，提高生产效率。
83.请继续参考图7，在所述牺牲材料膜230内形成所述源漏插塞250，且所述源漏插塞250和栅极结构210之间的所述牺牲材料膜230形成所述牺牲侧墙。
84.具体的，在所述牺牲材料膜230和第一牺牲层240内形成所述源漏插塞250。
85.在本实施例中，所述源漏插塞250底部与所述源漏掺杂区205表面相接触。
86.所述源漏插塞250的形成方法包括：在所述牺牲材料膜230和第一牺牲层240内形成插塞开口(图中未示出)，所述插塞开口暴露出所述源漏掺杂区204表面；在所述插塞开口内和第一牺牲层表面形成源漏插塞材料膜(图中未示出)；平坦化所述源漏插塞材料膜，直至暴露出第一牺牲层240表面，在所述插塞开口内形成所述源漏插塞250。
87.所述源漏插塞材料膜的形成方法包括：在所述插塞开口底部和侧壁表面以及第一牺牲层240表面形成插塞阻挡材料膜(图中未示出)；在所述插塞阻挡材料膜表面形成插塞导电材料膜(图中未示出)，且所述插塞导电材料膜填充满所述插塞开口。
88.在本实施例中，所述源漏插塞250顶部表面高于所述栅极结构240顶部表面。
89.所述平坦化所述源漏插塞材料膜的工艺包括：化学机械研磨工艺。
90.在本实施例中，所述半导体结构的形成方法还包括：形成所述插塞开口之后，形成所述源漏插塞材料膜之前，在所述插塞开口侧壁表面形成第一保护层(图中未标示)，且所述第一保护层和牺牲侧墙的材料不同。
91.具体的，所述第一保护层和牺牲材料膜230的材料不同。
92.所述第一保护层的材料和牺牲材料膜230的材料不同；所述第一保护层的材料和第一牺牲层240的材料不同。
93.所述第一保护层的材料包括：氧化硅、氮化硅、氮氧化硅和二氧化钛中的一种或者几种组合。在本实施例中，所述第一保护层的材料为氮化硅。
94.通过在所述插塞开口侧壁表面形成所述第一保护层，所述第一保护层和牺牲侧墙的材料不同，所述第一保护层能够对源漏插塞250起到保护作用，在后续去除牺牲侧墙的过程中，减少对源漏插塞250的侧壁造成刻蚀损伤，使得所述源漏插塞250的性能较好。
95.请参考图8，形成所述源漏插塞250之后，刻蚀部分所述源漏插塞250，在所述第一牺牲层240内形成阻挡开口(图中未示出)；在所述阻挡开口内形成阻挡层260，所述阻挡层260位于刻蚀之后的源漏插塞250顶部表面，且所述阻挡层260的宽度大于所述源漏插塞250的宽度。
96.所述阻挡开口的形成方法包括：在所述源漏插塞250表面和第一牺牲层240表面形成掩膜层(图中未示出)，所述掩膜层暴露出所述源漏插塞260顶部表面和所述源漏插塞260两侧部分第一牺牲层240表面；以所述掩膜层为掩膜，刻蚀部分所述源漏插塞250和第一牺牲层240，在所述第一牺牲层240内形成阻挡开口，所述阻挡开口暴露出刻蚀之后的源漏插塞250顶部表面。
97.在所述阻挡开口内形成阻挡层260的方法包括：在所述阻挡开口内和第一牺牲层240表面形成阻挡材料层(图中未示出)；平坦化所述阻挡材料层，直至暴露出所述第一牺牲层表面，在所述阻挡开口内形成所述阻挡层260。
98.所述阻挡层260的材料和第一牺牲层240的材料不同，所述阻挡层260的材料包括：氧化硅、氮化硅、氮氧化硅和二氧化钛中的一种或者几种组合。在本实施例中，所述阻挡层260的材料为氮化硅。
99.刻蚀部分源漏插塞250，在所述第一牺牲层240内形成所述阻挡层260，所述阻挡层260位于刻蚀之后的源漏插塞250顶部表面，且所述阻挡层260的宽度大于所述源漏插塞250的宽度，一方面，所述阻挡层260有利于后续自对准形成源漏接触孔，不会对栅极结构210造成刻蚀损伤；另一方面，所述宽度较大的阻挡层260对沉积的材料具有一定阻挡缓冲作用，从而在后续通过沉积工艺形成介质层的过程中，使得沉积的材料不容易进入空腔内，利于介质层将空腔顶部封闭，从而提高形成的半导体结构的性能。
100.在其他实施例中，还可以不形成所述阻挡层。
101.形成所述栅极结构210、源漏插塞250以及牺牲侧墙之后，在所述源漏插塞250上形成源漏接触孔；在所述栅极结构210上形成栅极接触孔，具体形成所述源漏接触孔和栅极接触孔的过程请参考图9至图12。
102.请参考图9，在所述源漏插塞250表面和第一牺牲层240表面形成第二牺牲层270。
103.所述第二牺牲层270为后续形成源漏接触孔和栅极接触孔提供支撑。
104.所述第二牺牲层270的材料包括：氧化硅、氮化硅、氮氧化硅和二氧化钛中的一种或者几种组合。
105.在本实施例中，所述第二牺牲层270和第一牺牲层240以及牺牲材料膜230的材料相同，均为氧化硅，且部分所述牺牲材料膜230形成牺牲侧墙，有利于后续去除牺牲侧墙形成空腔的过程中，采用同一刻蚀工艺，先去除所述第二牺牲层270，暴露出所述第一牺牲层240表面；之后，再去除所述第一牺牲层240，暴露出所述牺牲材料膜230；之后，再去除所述牺牲材料膜230，有利于节省工艺步骤，提高生产效率。
106.具体的，在本实施例中，在所述阻挡层260表面和第一牺牲层240表面形成所述第二牺牲层270。
107.请参考图10，在所述第一牺牲层240和第二牺牲层270内形成栅极接触开口280，且所述栅极接触开口280暴露出所述栅极结构210顶部表面。
108.在本实施例中，所述半导体结构的形成方法还包括：形成所述栅极接触开口280之后，后续形成栅极接触材料膜之前，在所述栅极接触开口280侧壁表面形成第二保护层281，且所述第二保护层281和牺牲侧墙的材料不同。
109.通过在所述栅极接触开口280侧壁表面形成第二保护层281，所述第二保护层281和牺牲侧墙的材料不同，能够对后续形成的栅极接触孔起到保护作用，在后续去除牺牲侧墙的过程中，减少对栅极接触孔的侧壁造成刻蚀损伤，使得所述栅极接触孔的性能较好。
110.请继续参考图10，在所述第一牺牲层240和第二牺牲层270内形成源漏接触开口290，且所述源漏接触开口290暴露出所述源漏插塞291顶部表面。
111.在本实施例中，所述半导体结构的形成方法还包括：形成所述源漏接触开口290之后，后续形成源漏接触材料膜之前，在所述源漏接触开口290侧壁表面形成第三保护层291，且所述第三保护层291和牺牲侧墙的材料不同。
112.通过在所述源漏接触开口290侧壁表面形成所述第三保护层291，所述第三保护层291和牺牲侧墙的材料不同，能够对后续形成的源漏接触孔起到保护作用，在后续去除牺牲侧墙的过程中，减少对源漏接触孔的侧壁造成刻蚀损伤，使得所述源漏接触孔的性能较好。
113.在本实施例中，形成所述栅极接触开口280之后，形成所述源漏接触开口290；在其他实施例中，形成所述栅极接触开口之前，形成所述源漏接触开口。
114.请参考图11，在所述栅极接触开口280内和第二牺牲层270表面形成栅极接触材料膜(图中未标示)。
115.所述栅极接触材料膜为后续形成栅极接触孔提供材料层。
116.所述栅极接触材料膜的形成方法包括：在所述栅极接触开口280底部和侧壁表面以及第二牺牲层270表面形成栅极阻挡材料膜(图中未示出)；在所述栅极阻挡材料膜表面形成栅极导电材料膜(图中未示出)，且所述栅极导电材料膜填充满所述栅极接触开口280。
117.具体的，所述栅极接触材料膜位于所述第二保护层281表面。
118.请继续参考图11，在所述源漏接触开口290内和第二牺牲层270表面形成源漏接触材料膜(图中未标示)。
119.所述源漏接触材料膜的形成方法包括：在所述源漏接触开口290底部和侧壁表面以及第二牺牲层270表面形成源漏阻挡材料膜(图中未示出)；在所述源漏阻挡材料膜表面形成源漏导电材料膜(图中未示出)，且所述源漏导电材料膜填充满所述源漏接触开口290。
120.具体的，所述源漏接触材料膜位于所述第三保护层291表面。
121.需要说明的是，所述栅极接触材料膜和所述源漏接触材料膜采用同一沉积工艺形成，从而有利于节省工艺步骤，提高生产效率。
122.请参考图12，平坦化所述栅极接触材料膜，直至暴露出第二牺牲层270表面，在所述栅极接触开口280内形成所述栅极接触孔282。
123.请参考图继续12，平坦化所述源漏接触材料膜，直至暴露出第二牺牲层280表面，在所述源漏接触开口290内形成所述源漏接触孔292。
124.具体的，所述源漏接触孔292位于刻蚀之后的源漏插塞250顶部表面且贯穿所述阻挡层260。
125.具体的，所述平坦化所述栅极接触材料膜和平坦化源漏接触材料膜，采用同一平坦化工艺，从而有利于节省工艺步骤，提高生产效率。
126.请参考图13，形成所述源漏接触孔292和栅极接触孔282之后，去除所述牺牲侧墙，在所述栅极结构210和源漏插塞250之间形成空腔295。
127.在本实施例中，所述源漏插塞250和栅极结构210之间的所述牺牲材料膜230形成所述牺牲侧墙，且所述第一牺牲层240和第二牺牲层270以及牺牲材料膜230的材料相同，从而去除所述牺牲侧墙的过程中，能够通过同一刻蚀工艺，去除所述牺牲材料膜230、第一牺牲层240以及第二牺牲层270，从而节约工艺步骤，节省了工艺时间。
128.具体的，去除所述牺牲侧墙的过程中，还去除所述第一牺牲层240和第二牺牲层270，在相邻源漏接触孔292和栅极接触孔282之间、以及部分源漏插塞250和栅极接触孔282之间形成介质开口296，且所述介质开口296底部暴露出空腔295顶部表面和栅极结构210顶部表面。
129.沿垂直于空腔295侧壁方向上，所述空腔295的尺寸范围为5纳米至10纳米。
130.所述空腔295的深度范围为10纳米至40纳米。
131.所述深度指的是沿垂直于基底表面方向上的尺寸。
132.通过去除所述牺牲侧墙之前，还包括：形成第一牺牲层240和第二牺牲层270；形成所述第一牺牲层240和第二牺牲层270之后，形成栅极接触孔282和源漏接触孔292之后，去除所述牺牲侧墙的过程中，还去除所述第一牺牲层240和第二牺牲层290，不仅在所述栅极
结构210和源漏插塞250之间形成所述空腔295，所述空腔295还位于部分栅极接触孔282和源漏插塞250之间，且所述栅极接触孔282位于栅极结构210顶部表面，所述空腔290占据的体积较大，有利于充分降低栅极结构210和源漏插塞250之间、以及部分栅极接触孔282和源漏插塞250之间的寄生电容，从而有利于提升半导体结构的性能。
133.至此，通过在所述基底上形成栅极结构210和源漏插塞250，且所述栅极结构210和源漏插塞250之间具有牺牲侧墙；形成所述栅极接触孔282和源漏接触孔292之后，去除所述牺牲侧墙，在源漏插塞250和栅极结构210之间形成空腔295，由于所述空腔295为开口结构，空气填充于空腔295内，所述空腔295的介电常数较小，有利于降低栅极结构210和源漏插塞250之间的寄生电容，从而有利于提升半导体结构的性能。
134.请参考图14，在所述栅极结构210和源漏插塞250上形成介质层310，且所述介质层310封闭所述空腔295顶部。
135.所述介质层310的形成方法包括：在所述栅极结构210顶部、源漏插塞250部分侧壁表面、栅极接触孔282顶部表面和侧壁表面、以及源漏接触孔292顶部表面和侧壁表面形成下层介质层311，且所述下层介质层311封闭所述空腔295顶部；在所述下层介质层311表面形成上层介质层312。
136.所述下层介质层311的形成工艺为化学气相沉积工艺，所述化学气相沉积工艺包括：离子增强型化学气相沉积工艺或者高浓度等离子体沉积工艺。
137.在本实施例中，采用离子增强型化学气相沉积工艺形成所述下层介质层311，所述工艺的填充性较差，有利于使膜层形成在空腔295顶部，从而将所述空腔295顶部封闭。
138.相应的，本发明实施例还提供一种采用上述方法形成的半导体结构，包括：基底；位于所述基底上的形成栅极结构210和源漏插塞250，所述栅极结构210和源漏插塞250之间具有空腔295；位于所述源漏插塞250上的源漏接触孔292；位于所述栅极结构210上的栅极接触孔282；位于所述栅极结构210和源漏插塞250上的介质层310，且所述介质层310封闭所述空腔295顶部。
139.所述源漏插塞250和栅极结构210之间具有空腔295，由于所述空腔295为开口结构，空气填充于空腔295内，所述空腔295的介电常数较小，有利于降低栅极结构210和源漏插塞250之间的寄生电容，从而有利于提升半导体结构的性能。
140.虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。