一种晶圆级系统封装结构及封装方法与流程

1.本发明涉及半导体封装领域，尤其涉及一种晶圆级系统封装结构及封装方法。


背景技术：

2.系统级封装采用任何组合，将多个具有不同功能和采用不同工艺制备的有源元/器件、无源元/器件、mems器件、分立的kgd(known good die)诸如光电芯片、生物芯片等，在三维(x方向、y方向和z方向)集成组装成为具有多层器件结构，并且可以提供多种功能的单个标准封装件，形成一个系统或者子系统。
3.倒装芯片(fc，flip-chip)焊接为目前比较常用的一种系统级封装方法。该系统级封装的方法包括：提供pcb电路板，其中pcb电路板上形成有按一定要求排列的焊球(利用植球工艺形成)；在电路板上浸蘸助焊剂，然后将芯片倒装贴片在电路板上；利用回流焊工艺将芯片上的焊垫(pad)与电路板上的焊球进行焊接后电连接；之后，在芯片底部和电路板之间充填灌胶，以增加整个结构的机械强度。
4.但是，现有的系统级封装的方法，存在以下缺点：1、工艺复杂，造成封装效率低；2、需要将各个芯片依次焊接在焊球上，封装效率低；3、需要利用焊接工艺实现芯片与pcb板的电连接，无法与封装前段的工艺兼容；4、浸蘸助焊剂过程中稍有不慎施以较大压力时容易造成电路板压裂。
5.因此，期待一种新的晶圆级系统封装结构及封装方法。可以提高封装效率。


技术实现要素：

6.本发明揭示了一种晶圆级系统封装结构及封装方法，能够解决封装效率低的问题。
7.为解决上述技术问题，本发明提供了一种晶圆级系统封装方法，包括：
8.提供第一器件晶圆，所述第一器件晶圆内部形成有多个第一器件模块，所述第一器件晶圆具有正面和背面，所述正面暴露出电连接所述第一器件模块并凹陷于所述正面的多个第一焊垫；
9.提供第二器件晶圆，所述第二器件晶圆内部形成有多个第二器件模块，所述第二器件晶圆包括相对的上表面和下表面，所述上表面暴露出电连接所述第二器件模块并凹陷于所述上表面的多个第二焊垫；
10.键合所述第一器件晶圆和所述第二器件晶圆，使所述第一焊垫和所述第二焊垫相对围成空隙；
11.采用电镀工艺在所述空隙中形成导电凸块，以电连接所述第一焊垫和所述第二焊垫。
12.本发明还提供了一种晶圆级系统封装结构，包括：
13.第一器件晶圆，所述第一器件晶圆内部形成有多个第一器件模块，所述第一器件晶圆具有正面和背面，所述正面具有电连接所述第一器件模块并凹陷于所述正面的多个第
一焊垫；
14.第二器件晶圆，通过粘合层键合于所述第一器件晶圆的正面，所述第二器件晶圆内部形成有多个第二器件模块，所述第二器件晶圆包括相对的上表面和下表面，所述上表面具有电连接所述第二器件模块并凹陷于所述上表面的多个第二焊垫；
15.导电凸块，通过电镀工艺形成于相对设置的所述第一焊垫和所述第二焊垫之间。
16.本发明的有益效果在于：
17.本发明通过电镀工艺形成导电凸块，以实现第一焊垫与第二焊垫的电连接。第一、相对于传统的通过植球工艺形成导电凸快的方法，本发明工艺流程简单，封装效率高；第二、多个第一器件模块位于第一器件晶圆中，多个第二器件模块位于第二器件晶圆中，通过键合第一器件晶圆与第二器件晶圆，实现了相较于传统的每个第一器件模块与第二器件模块单独粘合相比，极大的提高了封装效率。第三、电镀工艺与封装前段的工艺兼容，可以利用传统的芯片制造工艺实现晶圆级的系统封装。
18.进一步地，第一器件晶圆与第二器件晶圆之间通过可光刻键合材料实现物理连接，而且可光刻键合材料覆盖所述导电凸块外围的区域，直接增强了整个结构的机械强度，可以省去现有技术的充填灌胶工艺。在后续进行塑封工艺时，塑封材料无需填充第一器件模块与第二器件晶圆之间的间隙，从而节省了塑封工艺的时间。另外，干膜材料的可光刻键合材料，由于弹性模量比较小，在受到热应力时可以很容易变形而不至于破损，从而减小第一器件晶圆与第二器件晶圆的结合应力。进一步的，可光刻键合材料可以限制导电凸块的位置，防止电镀工艺中导电凸块横向外溢。
19.进一步地，第一焊垫与第二焊垫在垂直于第一器件晶圆表面方向上采用错位设计，重叠区域的面积大于第一焊垫或第二焊垫面积的一半，错位设计可以防止电镀导电凸块时，导电凸块填充不满空隙。错位设计在保证导电凸块填满空隙的基础上，同时保证一定的结合强度。
20.进一步地，当空隙的高度为5-200微米时，既满足了电镀液容易进入空隙进行电镀，也避免了空隙高度太高而导致电镀时间长的问题，从而兼顾了电镀效率与电镀的良率。
21.进一步地，形成可光刻的键合材料时，其投影以第一器件模块的中心为中心，覆盖面积大于第一器件模块面积的10％，优选覆盖第一器件模块的全部下表面(除第一焊垫所在的区域)，这样，在后续工艺形成塑封层时，保证第一器件模块下方没有空隙，提高结合强度，提高成品率。
附图说明
22.通过结合附图对本发明示例性实施例进行更详细的描述，本发明的上述以及其它目的、特征和优势将变得更加明显，在本发明示例性实施例中，相同的参考标号通常代表相同部件。
23.图1至图4示出了本发明实施例1的一种晶圆级系统封装方法的不同步骤对应的结构示意图。
24.图5示出了本发明实施例2的一种晶圆级系统封装方法的不同步骤对应的结构示意图。
25.图6示出了本发明实施例3的一种晶圆级系统封装方法的不同步骤对应的结构示
意图。
26.图7、8、9示出了本发明实施例4的一种晶圆级系统封装方法的不同步骤对应的结构示意图。
27.附图标记说明：
28.10-第二器件晶圆；101-第二器件模块；11-第二焊垫；12-介质层；13-第二电连接结构；20-第一器件晶圆；201-第一器件模块；21-第一焊垫；22-第一电连接结构；30-导电凸块；40-可光刻的键合材料；50-第一芯片；51-第二芯片；100-第四器件晶圆。60-塑封层；61-导电结构
具体实施方式
29.以下结合附图和具体实施例对本发明作进一步详细说明。根据下面的说明和附图，本发明的优点和特征将更清楚，然而，需说明的是，本发明技术方案的构思可按照多种不同的形式实施，并不局限于在此阐述的特定实施例。附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
30.应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
31.空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
32.在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
33.如果本文的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。若某附图中的构件与其他附图中的构件相同，虽然在所有附图中都可轻易辨认出这些构件，但为了使附图的说明更为清楚，本说明书不会将所有相同构件的标号标
于每一图中。
34.实施例1
35.本实施例提供了一种晶圆级系统封装方法，包括以下步骤：
36.s01：提供第一器件晶圆，所述第一器件晶圆内部形成有多个第一器件模块，所述第一器件晶圆具有正面和背面，所述正面暴露出电连接所述第一器件模块并凹陷于所述正面的多个第一焊垫；
37.s02：提供第二器件晶圆，所述第二器件晶圆内部形成有多个第二器件模块，所述第二器件晶圆包括相对的上表面和下表面，所述上表面暴露出电连接所述第二器件模块并凹陷于所述上表面的多个第二焊垫；
38.s03：键合所述第一器件晶圆和所述第二器件晶圆，使所述第一焊垫和所述第二焊垫相对围成空隙；
39.s04：采用电镀工艺在所述空隙中形成导电凸块，以电连接所述第一焊垫和所述第二焊垫。
40.需要说明的是，本说明书中的s0n不代表制造工艺的先后顺序。
41.图1至图4示出了本实施例的晶圆级系统封装方法的不同步骤对应的结构示意图，请参考图1至图4，详细说明各步骤。
42.参考图1，提供第一器件晶圆20，第一器件晶圆20为完成器件制作的待封装晶圆，所述第一器件晶圆20可以采用集成电路制作技术所制成，例如在半导体衬底上通过沉积、刻蚀等工艺形成nmos器件、pmos器件、电阻、二极管或三极管等，在所述器件上形成介质层、金属互连结构以及与金属互连结构电连接的焊盘等结构，从而使所述第一器件晶圆20中集成多个第一器件模块201。第一焊垫21为第一器件模块201的电性引出结构，可以是焊盘(pad)，也可以是其他具有电连接功能的导电块。本实施例中，第一器件晶圆20的正面形成有露出所述第一焊垫21的介质层12。介质层12具有一定的厚度，使第一焊垫21凹陷于第一器件晶圆20的表面。
43.半导体衬底可以为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟等，所述半导体衬底还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底等其他类型的衬底。所述半导体衬底可以是适宜于工艺需要或易于集成的材料。
44.第一器件模块201包括裸芯片，具有塑封层的芯片，顶面具有屏蔽层的芯片，顶面具有电性引出端的芯片，如在第一器件晶圆为减薄后的裸芯片晶圆，或者晶圆非焊盘面覆盖有塑封层或者屏蔽层，或者在晶圆非焊盘面设置典型引出端，如电连接结构，或者还有连接电连接结构的插塞。或者所述第一器件模块201包括逻辑芯片、存储芯片、中央处理器芯片、微处理器芯片、模数转换芯片的至少之一，或者所述第一器件模块包括麦克风、压力传感器、陀螺仪、速度传感器、加速度传感器中的至少一种mems芯片，感测传感射频信号、红外辐射信号、可见光信号、声波信号、电磁波信号其中之一的传感器芯片，芯片中有空腔或者未含空腔，或者所述第一器件模块包括具有cmos、cis、二极管、三极管至少之一的pn结器件，或者所述第一器件模块包括电感、电容、滤光片、mlcc、连接件至少之一的无源器件。多个第一器件模块201的种类可以相同也可以不同。
45.传感器芯片可以是应用在5g设备中的射频模组芯片，但不限于5g射频传感器模组芯片，还可以是其他类型的射频模组芯片。接收红外辐射信号的模组芯片可以是热像仪、额
温枪、其他类型中的测温或成像等利用红外辐射信号的红外传感器模组芯片。传感器模组芯片还可以是摄像头模组芯片，比如包括感光芯片以及滤光片的模组芯片，可以接收可见光用来成像。传感器模组芯片还可以是麦克风模组芯片，可以接收声波用来传递声音信号。本发明中的传感器模组芯片不限于在此列举的类型，可以为本领域可以实现一定功能的各种类型的传感器模组芯片。mems芯片包括麦克风、压力传感器、陀螺仪、速度传感器、加速度传感器、热电堆传感器中的至少一种。滤波器芯片包括：表面声波谐振器、体声波谐振器至少其中之一。mlcc芯片包括：np0、c0g、y5v、z5u、x7r、x5r等电容器。
46.第二器件晶圆10为完成器件制作的待封装晶圆，所述第二器件晶圆10可以采用集成电路制作技术所制成，具体可参照第一器件晶圆20的描述，第二器件模块101的结构种类也参照第一器件模块201，此处不再赘述。
47.参考图2，本实施例中，通过可光刻的键合材料40将第一器件晶圆20键合在第二器件晶圆10的上表面，使所述第一焊垫21和所述第二焊垫11相对围成空隙。可光刻的键合材料40可以形成在第一器件晶圆20的表面，也可以形成在第二器件晶圆10的表面，还可以在第一器件晶圆20以及第二器件晶圆10上均形成可光刻键合材料40。
48.可光刻的键合材料40包括膜状干膜或液态干膜，也可以包括其他光敏粘合材料。膜状干膜是将无溶剂型光致抗蚀剂涂在涤纶片基上，再覆上聚乙烯薄膜；使用时揭去聚乙烯薄膜，把无溶剂型光致抗蚀剂压于第一器件晶圆20和/或第二器件晶圆10上，经曝光显影处理，即可在干膜内形成图形。液态干膜指的是膜状干膜中的成分以液态的形式存在。另外，干膜是一种永久键合膜，粘结强度较高。膜状干膜可以通过贴膜的方式形成在第一器件晶圆20和/或第二器件晶圆10上，液态干膜通过旋涂工艺涂布在第一器件晶圆20和/或第二器件晶圆10上，之后对液态干膜进行固化处理。
49.键合的材料还可以为芯片粘结膜daf膜(die attach film)，有双面粘性的膜状材料，可以利用刻蚀或者激光烧蚀进行图形化；还可以是介质层，如硅的氧化物或氮化物，通过熔融键合连接第一器件晶圆和第二器件晶圆；或聚合物材料。还可以是材料的组合，如金属和聚合物并排设置，在其他实施例中，键合的材料还可以为光敏材料，从而能够通过光刻工艺实现图形化，从而能够降低对电极或外接互连线的损伤。
50.应当注意，在进行固化处理之后，需要对干膜进行图形化工艺，以暴露第一器件晶圆20的第一焊垫21和第二器件晶圆10上的第二焊垫11，通过干膜键合第一器件晶圆20和第二器件晶圆10，一方面干膜是可光刻材料，可以通过半导体工艺形成所需的图案样式，工艺简单且与半导体工艺兼容，可批量化生产。而且干膜的弹性模量比较小，在受到热应力时可以很容易变形而不至于破损，减小第一器件晶圆20与第二器件晶圆10的结合应力。
51.可光刻键合材料40的厚度为5-200μm，如15μm、30μm、80μm、150μm等。既满足了电镀液容易进入空隙进行电镀，也避免了空隙高度太高而导致电镀时间长的问题，从而兼顾了电镀效率与电镀的良率。另外，可光刻键合材料40在第二器件晶圆10表面方向上的投影以所述第一器件模块201的中心为中心，并至少覆盖所述第一器件模块201面积的10％。形成较大面积的可光刻键合材料40，尤其将可光刻键合材料40形成在后期工艺中塑封层不容易填充的位置(可选方案中，后期工艺切割第一器件晶圆20，分离第一器件模块后形成塑封层)。本方案的可光刻的键合材料40不但起到粘合的作用，还起到了提前密封的作用，可光刻的键合材料40和后续工艺中的塑封层共同起到密封第一器件模块的作用。可选方案中，
可光刻的键合材料40覆盖第一器件模块的全部下表面(除第一焊垫、第二焊垫所在的区域)，这样，在后续工艺形成塑封层时，保证第一器件模块下方没有空隙，提高结合强度，提高成品率。
52.为便于后续电镀时外部电镀液体流入空隙，可光刻键合材料40留有连通空隙流体通道。如光刻键合材料40包围第一焊垫或第二焊垫，但留有流体通道将第一空隙连通到芯片边缘，流体通道可以贯穿光刻键合材料40，也可以不贯穿光刻键合材料40；或者光刻键合材料40未包围或未完全包围第一焊垫或第二焊垫，未包围的部分与外界连通作为流体通道。其他实施例中，第一空隙连通外部，也可以作为一种流体通道；可选的在第一器件晶圆的相邻器件模块之间的可光刻键合材料40中留有通道，通道连通外部，该通道延伸至第一焊垫和第二焊垫形成的空隙，这样使得外部镀液通过通道流至空隙，形成导电凸块。在一种可能的实现方式中，可光刻键合材料40覆盖后续形成的导电凸块外围的区域，即定义导电凸块的形成位置，也就是说可光刻键合材料40围成了空隙的边界，后续导电凸块不能超越该边界，方便进行电镀工艺的控制，防止形成的导电凸块横向外溢。由于，第一器件晶圆20与第二器件晶圆10之间通过可光刻键合材料40实现物理连接，而且可光刻键合材料40覆盖所述导电凸块外围的区域，直接增强了整个结构的机械强度，可以省去现有技术的充填灌胶工艺。若后续还进行塑封工艺，塑封材料无需填充第一器件模块与第二器件模块之间的间隙，从而节省了塑封工艺的时间。
53.本实施例中，为了可以更好进行电镀工艺，第一焊垫21和第二焊垫11在垂直于所述第二器件晶圆表面方向上的投影相互交错，投影重叠区域的面积大于第一焊垫21或第二焊垫11面积的一半，以便于后续形成的导电凸块尽可能完整的填充空隙内，避免形成的导电凸块与第一焊垫21、第二焊垫11接触面积过小而导致电阻增大；另一方面，错开的部分可以更容易与电镀液接触，这样可以避免由于空隙小而导致电镀液不容易流入空隙而导致无法形成比较完好的导电凸块的问题。
54.参考图3，采用电镀工艺在所述空隙中形成导电凸块30，以电连接所述第一焊垫21和所述第二焊垫11。本发明中，所述电镀工艺包括化学镀。其中，化学镀采用的镀液根据实际中需要形成的导电凸块30的材料以及第一焊垫21、第二焊垫11的材料确定。第一焊垫21、第二焊垫11的材料选自铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或它们的任意组合。导电凸块30的材料包括：铜、钛、铝、金、镍、铁、锡、银、锌或铬中的任意一种或它们的任意组合。可选实施例中，导电凸块30的高度为5-200μm，如10μm、50μm、100μm，和/或所述导电凸块30的横截面积大于10平方微米。当导电凸块30即空隙的高度为5-200μm时，既满足了电镀液容易进入空隙进行电镀，也避免了空隙高度太高而导致电镀时间长的问题，从而兼顾了电镀效率与电镀的良率。
55.化学镀包括：化学镀钯浸金，其中化学镍的时间为30-50分钟，化学金的时间为4-40分钟，化学钯的时间为7-分钟；或者，化学镍金，其中化学镍的时间为30-50分钟，化学金的时间为4-40分钟；或者，化学镍，其中化学镍的时间为30-50分钟。
56.电镀工艺选择化学镀钯浸金(enepig)或化学镍金(enig)时，工艺参数可以参照下表1。
57.表1
[0058][0059]
本发明通过电镀工艺形成导电凸块，以实现第一焊垫与第二焊垫的电连接。第一、相对于传统的通过植球工艺形成导电凸快的方法，本发明工艺流程简单，封装效率高；第二、多个第一器件模块位于第一器件晶圆中，多个第二器件模块位于第二器件晶圆中，通过键合第一器件晶圆与第二器件晶圆，实现了相较于传统的每个第一器件模块与第二器件模块单独粘合相比，极大的提高了封装效率。第三、电镀工艺与封装前段的工艺兼容，可以利用传统的芯片制造工艺实现晶圆级的系统封装。
[0060]
在进行化学镀之前，为了更好的完成电镀工艺，可以先对焊垫的表面进行清洁，以去除焊垫表面的自然氧化层、提高焊垫的表面湿润度(wetabilities)；之后，可以进行活化工艺，促进镀层金属在待镀金属上的形核生长。
[0061]
为了更好的实现电镀，形成比较完善的导电凸块30，第一焊垫、第二焊垫的设置也需要满足一定的要求，比如：所述第一焊垫暴露出面积为5-200平方微米，在该范围内，焊垫可以与电镀液较充分的接触，避免焊垫与镀液不充分接触而影响导电凸块与焊垫的接触，比如接触面积过小影响电阻，或者，无法接触造成电接触不良；而且，也可以保证接触面积不会过大而降低电镀效率及不会占用过多的面。
[0062]
形成的导电凸块的横截面积大于10平方微米，既可以保证导电凸块占用的面积不会太大，也可以保证导电凸块与焊垫之间的结合强度。
[0063]
可选方案中，导电凸块的材料与第一焊垫的材料相同，这样更容易形成导电凸块。当然，第一焊垫的材料可以与导电凸块的材料不同，为了后续更容易形成导电凸块，可以在第一焊垫上先形成材料层，该材料层的材料与导电凸块的材料相同，形成材料层的方法可以为沉积工艺。
[0064]
参考图4，形成所述导电凸块30后，所述方法还包括：以所述第二器件晶圆和/或临时载板为支撑切割所述第一器件晶圆，和/或以所述第一器件晶圆和/或临时载板为支撑切割所述第二器件晶圆。。本实施例中，先对第一器件晶圆20的背面进行减薄工艺，减薄到合适厚度，即保证第一器件模块201的性能，又能减少封装厚度。沿切割道切割第一器件晶圆20，将第一器件晶圆20分割成多块，每块包括至少一个第一器件模块201。切割第一器件晶圆时，可以以第二器件晶圆为承载。之后将切割后的一面临时键合在临时载板上，以临时载板为支撑切割第二器件晶圆，首先对第二器件晶圆10的背面进行减薄工艺，减薄到合适厚度，即保证第二器件模块101的性能，又能减少封装厚度。沿切割道切割第二器件晶圆10，将第二器件晶圆10分割成多块，每块包括至少一个第二器件模块101。本实施例，先切割第一
器件晶圆后第二器件晶圆，在另一个实施例中，也可以先切割第二器件晶圆后切割第一器件晶圆。本实施例中，不同于单晶圆的切割，由于两片器件晶圆厚度累加，且晶圆材质可能有差异，可以选用两次切割，切割需有足够的支撑，防止碎片。
[0065]
实施例2
[0066]
参考图5，本实施例与实施例1不同的是：第一器件模块201的背面具有第一电连接结构22，切割第一器件晶圆20前或后，提供第一芯片50或第三器件晶圆，将所述第一芯片50或第三器件晶圆与所述第一电连接结构22电连接。
[0067]
在本实施例中，第一器件模块201背面形成有第一电连接结构22，在切割完第一器件晶圆之后，提供第一芯片50；再将第一芯片50与第一器件模块201键合。第一芯片50可以与一个第一器件模块201电连接，也可以和两个或者多个第一器件模块201电连接。图中示出了第一芯片50与一个第一器件模块201电连接的情况。需要说明的是，电连接第一芯片50和第一器件模块201可参照实施例1中的先键合第一芯片50和第一器件模块201，形成空隙并电镀形成导电块。在其他实施例中，可以采用植球工艺电连接第一芯片50和第一器件模块。
[0068]
需要说明的是，本实施例中，第一芯片50是在切割完第一器件晶圆后与第一器件模块201电性连接。在另一个实施例中，第一芯片50可以在第一器件晶圆切割前与第一器件模块201实现电性连接。或者，直接提供第三器件晶圆，第三器件晶圆内部包括多个第一芯片，将第三器件晶圆键合在第一器件晶圆的背面，并实现第一芯片与第一器件模块201电性连接。
[0069]
实施例3
[0070]
参考图6，本实施例与实施例2不同的是：所述第二器件模块101的下表面具有第二电连接结构13，所述方法还包括：提供第二芯片或第四器件晶圆100，将所述第二芯片或第四器件晶圆100与所述第二电连接结构13电连接。
[0071]
第二器件模块101的下表面具有第二电连接结构13，第四器件晶圆100包括多个第二芯片51，第二电连接结构13电连接第二芯片51。首先对第二器件晶圆10的下表面进行减薄，暴露出第二电连接结构13，之后将第四器件晶圆100键合在第二器件晶圆10上，并实现第二芯片51与第二电连接结构13的电性连接，实现方法可参照实施例2，可以通过电镀形成凸块或者通过植球工艺形成焊球。需要说明的是，本实施例中，也可以提供单独的第二芯片51，将每个第二芯片一一电连接在第二电连接结构13上。
[0072]
实施例4
[0073]
本实施例提供了一种将器件电性引出的方法，参考图7，第一器件晶圆上表面设有电连接结构，电连接结构如通过插塞与第一器件模块或第二器件模块电连接。另外其他实施例，参考图8，第二器件模块上表面设有电连接结构后，切割完第一器件晶圆后，所述方法还包括：形成塑封层60，所述塑封层60覆盖所述第一器件模块201；形成贯穿所述塑封层60的导电结构61，所述导电结构61一端连接于第二器件模块的电连接结构，另一端位于所述所述塑封层60的上表面。
[0074]
参考图9，在另一个实施例中，外部电连接从第二器件晶圆背部引出，通过导电结构61，如插塞，将第二器件模块或第一器件模块的电性引到第二器件晶圆背部，以便于和外部电路如pcb板电连。
[0075]
实施例5
[0076]
本实施例提供了一种晶圆级系统封装结构，参照图3，该晶圆级系统封装结构包括：
[0077]
第一器件晶圆20，所述第一器件晶圆20内部形成有多个第一器件模块201，所述第一器件晶圆具有正面和背面，所述正面具有电连接所述第一器件模块并凹陷于所述正面的多个第一焊垫21；
[0078]
第二器件晶圆10，通过粘合层键合于所述第一器件晶圆20的正面，所述第二器件晶圆10内部形成有多个第二器件模块101，所述第二器件晶圆10包括相对的上表面和下表面，所述上表面具有电连接所述第二器件模块并凹陷于所述上表面的多个第二焊垫11；
[0079]
导电凸块30，通过电镀工艺形成于相对设置的所述第一焊垫21和所述第二焊垫11之间。
[0080]
本实施例中，第一器件晶圆、第二器件晶圆的结构，第一器件模块、第二器件模块的类型参照实施例1。粘合层的材料为可光刻的键合材料，可选材料，可光刻键合材料的厚度、涂抹的区域参照实施例1。
[0081]
本实施例中第一焊垫与所述第二焊垫在垂直于所述第一器件晶圆表面方向上的投影相互交错，且所述投影重叠区域的面积大于所述第一焊垫或所述第二焊垫面积的一半。所述导电凸块的高度为5-200微米，和/或所述导电凸块的横截面积大于10平方微米。
[0082]
本发明通过电镀工艺形成导电凸块，以实现第一焊垫与第二焊垫的电连接。第一、相对于传统的通过植球工艺形成导电凸快的方法，本发明工艺流程简单，封装效率高；第二、多个第一器件模块位于第一器件晶圆中，多个第二器件模块位于第二器件晶圆中，通过键合第一器件晶圆与第二器件晶圆，实现了相较于传统的每个第一器件单元与第二器件单元单独粘合相比，极大的提高了封装效率。第三、电镀工艺与封装前段的工艺兼容，可以利用传统的芯片制造工艺实现晶圆级的系统封装。
[0083]
进一步地，第一器件晶圆与第二器件晶圆之间通过可光刻键合材料实现物理连接，而且可光刻键合材料覆盖所述导电凸块外围的区域，直接增强了整个结构的机械强度，可以省去现有技术的充填灌胶工艺。在后续进行塑封工艺时，塑封材料无需填充第一器件模块与第二器件晶圆之间的间隙，从而节省了塑封工艺的时间。另外，干膜材料的可光刻键合材料，由于弹性模量比较小，在受到热应力时可以很容易变形而不至于破损，从而减小第一器件晶圆与第二器件晶圆的结合应力。进一步的，可光刻键合材料可以限制导电凸块的位置，防止电镀工艺中导电凸块横向外溢。
[0084]
进一步地，第一焊垫与第二焊垫在垂直于第一器件晶圆表面方向上采用错位设计，重叠区域的面积大于第一焊垫或第二焊垫面积的一半，错位设计可以防止电镀导电凸块时，导电凸块填充不满空隙。错位设计在保证导电凸块填满空隙的基础上，同时保证一定的结合强度。
[0085]
进一步地，当空隙的高度为5-200微米时，既满足了电镀液容易进入空隙进行电镀，也避免了空隙高度太高而导致电镀时间长的问题，从而兼顾了电镀效率与电镀的良率。
[0086]
进一步地，形成可光刻的键合材料时，其投影以第一器件模块的中心为中心，覆盖面积大于第一器件模块面积的10％，优选覆盖第一器件模块的全部下表面(除第一焊垫所在的区域)，这样，在后续工艺形成塑封层时，保证第一器件模块下方没有空隙，提高结合强
度，提高成品率。
[0087]
需要说明的是，本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于结构实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
[0088]
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。