半导体封装件的制作方法

半导体封装件
1.相关申请的交叉引用
2.通过引用方式将于2020年5月4日在韩国知识产权局提交的标题为“semiconductor package(半导体封装件)”的韩国专利申请no.10
‑
2020
‑
0053382的全部内容合并于此。
技术领域
3.实施例涉及一种半导体封装件。


背景技术：

4.由于要求电子产品的小型化、多功能性和高性能，因此也要求半导体封装件的高集成度和高速率。为此，正在研发具有堆叠的半导体芯片的半导体封装件。


技术实现要素：

5.实施例涉及一种半导体封装件，所述半导体封装件包括：下半导体芯片，所述下半导体芯片包括下半导体衬底、覆盖所述下半导体衬底的无源表面的后表面保护层、穿透所述下半导体衬底和所述后表面保护层的多个下通路电极、以及布置在所述后表面保护层上的多个后表面信号焊盘和多个后表面导热焊盘；上半导体芯片，所述上半导体芯片包括上半导体衬底、位于所述上半导体衬底的有源表面上的布线结构、覆盖所述布线结构并具有多个前表面开口的前表面保护层、以及填充所述多个前表面开口并连接到所述布线结构的多个信号通路和多个导热通路；以及多个信号凸块和多个导热凸块，所述多个信号凸块连接在所述多个后表面信号焊盘与所述多个信号通路之间，所述多个导热凸块连接在所述多个后表面导热焊盘与所述多个导热通路之间。所述多个信号凸块和所述多个导热凸块可以位于所述下半导体芯片与所述上半导体芯片之间。所述多个后表面信号焊盘可以连接到所述多个下通路电极，并且所述多个后表面导热焊盘的整个底表面可以与所述后表面保护层接触。
6.实施例还涉及一种半导体封装件，所述半导体封装件包括：第一半导体芯片，所述第一半导体芯片包括第一半导体衬底、位于所述第一半导体衬底的有源表面上的第一布线结构、覆盖所述第一布线结构并具有多个第一前表面开口的第一前表面保护层、覆盖所述第一半导体衬底的无源表面的第一后表面保护层、穿透所述第一半导体衬底和所述第一后表面保护层的多个第一通路电极、以及布置在所述第一后表面保护层上的多个第一信号焊盘和多个第一导热焊盘；多个第二半导体芯片，所述多个第二半导体芯片垂直堆叠在所述第一半导体芯片上，并且均包括第二半导体衬底、位于所述第二半导体衬底的有源表面上的第二布线结构、覆盖所述第二布线结构并具有多个第二前表面开口的第二前表面保护层、覆盖所述第二半导体衬底的无源表面的第二后表面保护层、穿透所述第二半导体衬底和所述第二后表面保护层的多个第二通路电极、填充所述第二前表面开口并连接到所述第二布线结构的多个信号通路和多个导热通路、以及布置在所述第二后表面保护层上的多个
第二信号焊盘和多个第二导热焊盘；多个信号凸块，所述多个信号凸块连接在所述第一信号焊盘和所述第二信号焊盘与所述多个信号通路之间；和多个导热凸块，所述多个导热凸块连接在所述第一导热焊盘和所述第二导热焊盘与所述多个导热通路之间。所述多个第一信号焊盘可以连接到所述多个第一通路电极。所述多个第二信号焊盘可以连接到所述多个第二通路电极。所述多个第一导热焊盘的整个底表面可以接触所述第一后表面保护层。所述多个第二导热焊盘的整个底表面可以接触所述第二后表面保护层。
7.实施例还涉及一种半导体封装件，所述半导体封装件包括：下半导体芯片，所述下半导体芯片包括下半导体衬底、覆盖所述下半导体衬底的无源表面的后表面保护层、穿透所述下半导体衬底和所述后表面保护层的多个下通路电极、以及布置在所述后表面保护层上的多个后表面信号焊盘和多个后表面导热焊盘；上半导体芯片，所述上半导体芯片包括上半导体衬底、位于所述上半导体衬底的有源表面上的布线结构、覆盖所述布线结构并具有多个前表面开口的前表面保护层、以及多个信号通路和多个导热通路，所述多个信号通路和所述多个导热通路填充所述多个前表面开口、连接到所述布线结构并且分别具有第一水平宽度和第二水平宽度；多个信号凸块，所述多个信号凸块连接在所述多个后表面信号焊盘与所述多个信号通路之间，并且以第一节距布置；和多个导热凸块，所述多个导热凸块连接在所述多个后表面导热焊盘与所述多个导热通路之间，并且以大于所述第一节距的第二节距布置。所述多个信号凸块和所述多个导热凸块可以位于所述下半导体芯片与所述上半导体芯片之间。所述多个后表面信号焊盘可以连接到所述多个下通路电极。所述多个后表面导热焊盘可以与所述多个下通路电极和所述下半导体衬底隔开，所述后表面保护层位于所述多个后表面导热焊盘与所述多个下通路电极和所述下半导体衬底之间。
附图说明
8.通过参照附图详细描述示例实施例，特征对于本领域技术人员将变得容易理解，在附图中：
9.图1是根据示例实施例的半导体封装件的截面图；
10.图2a和图2b是示出根据示例实施例的半导体封装件的连接到上半导体芯片的凸块的平面布置的示意性布局的图；
11.图3a至图3d是根据示例实施例的半导体封装件的凸块的局部截面图；
12.图4a至图4d是从下面观察时根据示例实施例的包括在半导体封装件中的上半导体芯片的局部平面图；
13.图5a至图5d是从下面观察时根据示例实施例的包括在半导体封装件中的上半导体芯片的局部平面图；
14.图6a至图6d是从下面观察时根据示例实施例的包括在半导体封装件中的上半导体芯片的局部平面图；和
15.图7是根据示例实施例的半导体封装件的截面图。
具体实施方式
16.图1是根据示例实施例的半导体封装件的截面图。
17.参照图1，根据示例实施例的半导体封装件1000可以包括第一半导体芯片100和多
个第二半导体芯片200。尽管图1示出了半导体封装件1000包括四个第二半导体芯片200，但是半导体封装件1000可以包括例如两个或更多个第二半导体芯片200。在示例实施例中，半导体封装件1000中包括的第二半导体芯片200的数目可以是4的倍数。第二半导体芯片200可以堆叠在第一半导体芯片100上。半导体封装件1000可以被称为子半导体封装件。
18.第一半导体芯片100可以包括第一半导体衬底110、第一布线结构120和多个第一通路电极130，第一半导体器件112位于第一半导体衬底110的有源表面上，第一布线结构120位于该有源表面上，多个第一通路电极130连接到第一布线结构120并穿透第一半导体芯片100的至少一部分。
19.在半导体封装件1000中，第一半导体芯片100可以设置为使得第一半导体衬底110的有源表面在图1中面向下并且其无源表面在图1中面向上。因此，除非在本说明书中另有说明，否则半导体封装件1000的第一半导体芯片100的顶表面和底表面分别指面向第一半导体衬底110的无源表面和有源表面的面。然而，为了基于第一半导体芯片100进行描述，第一半导体芯片100的面向第一半导体衬底110的有源表面的底表面可以被称为第一半导体芯片100的前表面，并且第一半导体芯片100的面向第一半导体衬底110的无源表面的顶表面可以被称为第一半导体芯片100的后表面。在图1中，第一半导体芯片100的前表面面向下。
20.第二半导体芯片200可以包括第二半导体衬底210和第二布线结构220，第二半导体器件212位于第二半导体衬底210的有源表面上，并且第二布线结构220位于该有源表面上。
21.第二半导体芯片200还可以包括多个第二通路电极230，其连接到第二布线结构220并穿透第二半导体芯片200的至少一部分。在示例实施例中，在多个第二半导体芯片200当中，最上面的第二半导体芯片200(距第一半导体芯片100最远)可以不包括第二通路电极230。在示例实施例中，在第二半导体芯片200当中，最上面的第二半导体芯片200(距第一半导体芯片100最远)的厚度可以大于每个其他第二半导体芯片200的厚度。
22.在半导体封装件1000内，第二半导体芯片200可以沿垂直方向(z方向)顺序堆叠在第一半导体芯片100上，并且其有源表面均可以面向下。因此，除非在本说明书中另有说明，否则半导体封装件1000的第二半导体芯片200的顶表面和底表面分别指面向第二半导体衬底210的无源表面和有源表面的面。然而，为了基于第二半导体芯片200进行描述，第二半导体芯片200的面向第二半导体衬底210的有源表面的底表面可以被称为第二半导体芯片200的前表面，并且第二半导体芯片200的面向第二半导体衬底210的无源表面的顶表面可以被称为第二半导体芯片200的后表面。
23.第一半导体衬底110和第二半导体衬底210可以包括半导体材料，例如，硅(si)。在一种实施方式中，第一半导体衬底110和第二半导体衬底210可以包括半导体材料，例如，锗(ge)。在一种实施方式中，第一半导体衬底110和第二半导体衬底210可以包括化合物半导体，例如，碳化硅(sic)、砷化镓(gaas)、砷化铟(inas)或磷化铟(inp)。第一半导体衬底110和第二半导体衬底210均可以具有有源表面和与有源表面相对的无源表面。第一半导体衬底110和第二半导体衬底210均可以包括导电区域，例如，掺杂有杂质的阱。第一半导体衬底110和第二半导体衬底210可以具有诸如浅沟槽隔离(sti)结构的各种器件隔离结构。
24.第一半导体器件112和第二半导体器件212均可以包括各种类型的多个单独的器
件。单独的器件可以包括各种微电子器件，例如，金属氧化物半导体场效应晶体管(mosfet)(例如，互补金属氧化物半导体(cmos)晶体管)、系统大规模集成电路(lsi)、图像传感器(例如，cmos成像传感器(cis))、微机电系统(mems)、有源器件、无源器件等。单独的器件可以电连接到第一半导体衬底110的导电区域或第二半导体衬底210的导电区域。第一半导体器件112和第二半导体器件212各自还可以包括用于将至少两个单独的器件或所有单独的器件电连接到第一半导体衬底110和第二半导体器件212的相应导电区域的导线或导电插塞。另外，单独的器件均可以通过绝缘膜与其他相邻的单独的器件电隔离。
25.第一半导体芯片100和第二半导体芯片200均可以是例如动态随机存取存储器(dram)芯片、静态随机存取存储器(sram)芯片、闪存芯片、电可擦除可编程只读存储器(eeprom)芯片、相变随机存取存储器(pram)芯片、磁性随机存取存储器(mram)芯片或电阻随机存取存储器(rram)芯片。第一半导体芯片100和第二半导体芯片200均可以是例如中央处理单元(cpu)芯片、图形处理单元(gpu)芯片或应用处理器(ap)。
26.在示例实施例中，包括第一半导体芯片100和第二半导体芯片200的半导体封装件1000可以被称为高带宽存储器(hbm)dram半导体封装件。第一半导体芯片100可以包括例如串并转换电路，并且可以用作用于控制第二半导体芯片200的缓冲器芯片，并且第二半导体芯片200可以是包括dram存储单元的核芯片。在示例实施例中，第一半导体芯片100可以被称为主控芯片或主芯片。第二半导体芯片200均可以被称为从属芯片、或次级芯片或受控芯片。
27.第一布线结构120可以包括多个第一布线图案122和连接到第一布线图案122的多个第一布线通路124，并且第二布线结构220可以包括多个第二布线图案222和连接到第二布线图案222的多个第二布线通路224。第一布线结构120和第二布线结构220可以包括例如金属，例如铝、铜或钨。在示例实施例中，第一布线结构120和第二布线结构220均可以包括布线阻挡膜和布线金属层。布线阻挡膜可以包括诸如ti、ta、ru、mn、co或w的金属的氮化物或氧化物，或者诸如磷化钴钨(cowp)、硼化钴钨(cowb)或硼磷化钴钨(cowbp)的合金。布线金属层可以包括选自w、al、ti、ta、ru、mn和cu当中的至少一种金属。第一布线图案122和第二布线图案222均可以具有大约0.5μm或更小的厚度。
28.尽管图1示出了第一布线图案122和第二布线图案222处于一个垂直高度处，但是第一布线结构120可以是具有处于不同垂直高度处的第一布线图案122和第一布线通路124的多层布线结构，并且第二布线结构220可以是具有处于不同垂直高度处的第二布线图案222和第二布线通路224的多层布线结构。
29.第一半导体芯片100和第二半导体芯片200分别可以包括围绕第一布线结构120的布线间绝缘层和围绕第二布线结构220的布线间绝缘层。在示例实施例中，当第一布线结构120和第二布线结构220是多层布线结构时，布线间绝缘层可以具有与第一布线结构120和第二布线结构220的多层布线结构相对应地堆叠有多个绝缘层的多层结构。
30.第一半导体芯片100还可以包括第一后表面保护层150和第一前表面保护层140，第一后表面保护层150设置在第一半导体芯片100的顶表面上并且覆盖第一半导体衬底110的无源表面，第一前表面保护层140设置在第一半导体芯片100的底表面上并且部分地覆盖第一布线结构120。
31.每个第二半导体芯片100还可以包括第二后表面保护层250和第二前表面保护层
240，第二后表面保护层250设置在第二半导体芯片200的顶表面上并且覆盖第二半导体衬底210的无源表面，第二前表面保护层240设置在第二半导体芯片200的底表面上并且部分地覆盖第二布线结构220。在示例实施例中，在第二半导体芯片200当中，距第一半导体芯片100最远的最上面的第二半导体芯片200可以不包括第二后表面保护层250。
32.第一前表面保护层140和第二前表面保护层240均可以包括例如氧化物、氮化物、聚合物或它们的组合。例如，第一前表面保护层140和第二前表面保护层240可以包括由光敏聚酰亚胺(pspi)形成的聚合物。在示例实施例中，第一前表面保护层140和第二前表面保护层240可以具有堆叠有至少两个绝缘层的多层结构。例如，第一前表面保护层140和第二前表面保护层240可以具有堆叠有包括氮化物的层和包括pspi的层的多层结构。在一种实施方式中，例如，第一前表面保护层140和第二前表面保护层240可以具有堆叠有包括氮化物的层和包括teos的层的多层结构。第一前表面保护层140和第二前表面保护层240均可以具有例如若干μm的厚度。在示例实施例中，第一前表面保护层140和第二前表面保护层240均可以具有大约2μm至大约5μm的厚度。
33.第一后表面保护层150和第二后表面保护层250均可以包括例如氧化物、氮化物、聚合物或它们的组合。在示例实施例中，第一后表面保护层150和第二后表面保护层250可以包括通过旋涂工艺或喷涂工艺制造的聚合物。
34.第一前表面保护层140可以具有部分地暴露第一布线结构120的多个第一前表面开口140o。第二前表面保护层240可以具有部分地暴露第二布线结构220的多个第二前表面开口240o。
35.第一后表面保护层150可以具有多个第一后表面开口150o。第二后表面保护层250可以具有多个第二后表面开口250o。
36.每个第一通路电极130可以连接到第一布线结构120，并且可以穿透第一半导体衬底110和第一后表面保护层150，从而延伸到第一半导体芯片100的顶表面(即，第一半导体芯片100的后表面)。每个第一通路电极130可以通过第一后表面开口150o穿透第一后表面保护层150。每个第二通路电极230可以连接到第二布线结构220，并且可以穿透第二半导体衬底210和第二后表面保护层250，从而延伸到第二半导体芯片200的顶表面(即，第二半导体芯片200的后表面)。每个第二通路电极230可以通过第二后表面开口250o穿透第二后表面保护层250。
37.第一通路电极130和第二通路电极230可以是贯穿硅通路(tsv)。第一通路电极130和第二通路电极230可以各自包括穿透第一半导体衬底110或第二半导体衬底210的导电插塞和围绕该导电插塞的导电阻挡膜。导电插塞可以具有圆柱形状，并且导电阻挡膜可以具有围绕导电插塞的侧壁的圆柱形状。通路绝缘膜可以位于第一通路电极130与第一半导体衬底110之间以及第二通路电极230与第二半导体衬底210之间，从而围绕第一通路电极130的侧壁和第二通路电极230的侧壁。第一通路电极130和第二通路电极230可以具有先通路结构、中间通路结构和后通路结构中的任何一种。
38.导电插塞可以包括例如cu或w。例如，导电插塞可以包括cu、cusn、cumg、cuni、cuzn、cupd、cuau、cure、cuw、w或w合金。导电阻挡膜可以包括例如al、au、be、bi、co、cu、hf、in、mn、mo、ni、pb、pd、pt、rh、re、ru、ta、te、ti、w、zn和zr当中的一种或更多种。在另一个实施方式中，导电阻挡膜可以包括其一种或更多种的堆叠结构。在示例实施例中，导电阻挡膜
可以包括选自w、wn、wc、ti、tin、ta、tan、ru、co、mn、wn、ni和nib中的至少一种材料，并且可以包括单个层或多个层。可以通过例如物理气相沉积(pvd)工艺或化学气相沉积(cvd)工艺来形成导电插塞和导电阻挡膜。通路绝缘膜可以包括氧化物膜、氮化物膜、碳化膜、聚合物或它们的组合。在示例实施例中，可以通过cvd工艺形成通路绝缘膜。例如，通路绝缘膜可以包括通过亚大气压cvd工艺形成的基于o3/teos的高长宽比工艺(harp)氧化物膜。
39.与第二布线结构220的一部分接触的多个连接通路245可以布置在第二前表面开口240o中。在示例实施例中，连接通路245可以接触第二布线结构220的第二布线图案222，从而电连接到和/或热连接到第二布线图案222。
40.连接到多个连接通路245的多个连接凸块260可以附接到第二半导体芯片200的底表面(即，第二半导体芯片200的前表面)。连接凸块260可以包括多个信号凸块260s和多个导热凸块260t。下面将参照图3a至图3d给出信号凸块260s和导热凸块260t的详细描述。附接到第二半导体芯片200的前表面的连接凸块260可以被称为第二连接凸块，以与图7所示的第一连接凸块160区分开。
41.信号凸块260s可以为第二半导体芯片200提供信号、电力或接地中的至少一种，而导热凸块260t可以执行用于将第二半导体芯片200内部产生的热散发到外部的功能，而不为第二半导体芯片200提供信号、电力或接地中的至少一种。信号凸块260s可以为第二半导体芯片200提供信号、电力或接地中的至少一种，同时将第二半导体芯片200内部产生的热散发到外部。
42.在示例实施例中，至少一些导热凸块260t可以通过第二布线图案222电连接到至少一个信号凸块260s。在示例实施例中，一些导热凸块260t可以电连接到第二布线图案222当中的未电连接到信号凸块260s的第二布线图案222。第二布线图案222当中的未电连接到信号凸块260s的第二布线图案222可以被称为虚设布线图案，并且电连接到至少一个信号凸块260s的第二布线图案222可以被称为信号布线图案。
43.多个第一后表面焊盘170可以布置在第一半导体芯片100的顶表面(即，第一半导体芯片100的后表面)上。第一后表面焊盘170可以布置在第一后表面保护层150上。多个第二后表面焊盘270可以布置在第二半导体芯片200的顶表面(即，第二半导体芯片200的后表面)上。第二后表面焊盘270可以布置在第二后表面保护层250上。在示例实施例中，在第二半导体芯片200当中，在距第一半导体芯片100最远的最上面的第二半导体芯片200的后表面上可以不设置第二后表面焊盘270。
44.第一后表面焊盘170可以包括多个第一信号焊盘170s和多个第一导热焊盘170t。第二后表面焊盘270可以包括多个第二信号焊盘270s和多个第二导热焊盘270t。每个第一后表面焊盘170和每个第二后表面焊盘270可以被称为后表面焊盘，每个第一信号焊盘170s和每个第二信号焊盘270s可以被称为后表面信号焊盘，并且每个第一导热焊盘170t和每个第二导热焊盘270t可以被称为后表面导热焊盘。
45.在第一后表面焊盘170当中，第一信号焊盘170s可以连接到第一通路电极130，而第一导热焊盘170t可以不连接到第一通路电极130。第一信号焊盘170s的底表面的中央部分可以接触第一通路电极130的顶表面，而第一信号焊盘170s的底表面的其余部分可以接触第一后表面保护层150的一部分。另外，第一导热焊盘170t的整个底表面可以接触第一后表面保护层150的一部分。
46.在第二后表面焊盘270当中，第二信号焊盘270s可以连接到第二通路电极230，而第二导热焊盘270t可以不连接到第二通路电极230。第二信号焊盘270s的底表面的中央部分可以接触第二通路电极230的顶表面，而第二信号焊盘270s的底表面的其余部分可以接触第二后表面保护层250的一部分。另外，第二导热焊盘270t的整个底表面可以接触第二后表面保护层250的一部分。
47.连接凸块260可以分别连接到后表面焊盘。每个连接凸块260可以设置在连接通路245与后表面焊盘之间，从而将连接通路245电连接到和/或热连接到后表面焊盘。详细地，第二半导体芯片200当中的最靠近第一半导体芯片100的最下面的第二半导体芯片200的连接凸块260可以连接到最下面的第二半导体芯片200下方的第一半导体芯片100的第一后表面焊盘170，而其余每个第二半导体芯片200的连接凸块260可以连接到下方的另一个半导体芯片200的第二后表面焊盘270。
48.在连接凸块260当中，每个信号凸块260s可以设置在连接通路245与后表面信号焊盘之间，并且每个导热凸块260t可以设置在连接通路245与后表面导热焊盘之间。
49.详细地，第二半导体芯片200当中的最靠近第一半导体芯片100的最下面的第二半导体芯片200的信号凸块260s可以连接到最下面的第二半导体芯片200下方的第一半导体芯片100的第一信号焊盘170s，并且最下面的第二半导体芯片200的导热凸块260t可以连接到第一半导体芯片100的第一导热焊盘170t。另外，其余每个第二半导体芯片200的信号凸块260s可以连接到下方的另一个第二半导体芯片200的第二信号焊盘270s，并且其余每个第二半导体芯片200的导热凸块260t可以连接到下方的其他第二半导体芯片200的第二导热焊盘270t。
50.在本说明书中，第一半导体芯片100和第二半导体芯片200当中的在垂直方向(z方向)上彼此相邻的两个半导体芯片之间(例如，第二半导体芯片200当中的最靠近第一半导体芯片100的最下面的第二半导体芯片200与第一半导体芯片100之间，或者第二半导体芯片200当中的在垂直方向(z方向)上彼此相邻的两个第二半导体芯片200之间)，上面的半导体芯片可以被称为上半导体芯片，并且下面的半导体芯片可以被称为下半导体芯片。
51.例如，在最下面的第二半导体芯片200(在第二半导体芯片200当中的最靠近第一半导体芯片100)与第一半导体芯片100之间，最下面的第二半导体芯片200可以被称为上半导体芯片，并且第一半导体芯片100可以被称为下半导体芯片。另外，例如，在竖直方向(z方向)上彼此相邻的两个第二半导体芯片200之间，上面的第二半导体芯片200可以被称为上半导体芯片，并且下面的第二半导体芯片200可以被称为下半导体芯片。
52.连接凸块260可以布置在上半导体芯片与下半导体芯片之间，并且每个连接凸块260可以设置在上半导体芯片的连接通路245与下半导体芯片的后表面焊盘之间，从而电连接和/或热连接上半导体芯片和下半导体芯片。
53.另外，上半导体芯片的信号凸块260s可以连接到下半导体芯片的后表面信号焊盘(即，第一信号焊盘170s或第二信号焊盘270s)，而上半导体芯片的导热凸块260t可以连接到下半导体芯片的后表面导热焊盘(即，第一导热焊盘170t或第二导热焊盘270t)。
54.绝缘粘附层350可以位于第一半导体芯片100和第二半导体芯片200当中的在垂直方向(z方向)上彼此相邻的两个半导体芯片之间(即，位于每个上半导体芯片与其下面的下半导体芯片之间)。绝缘粘附层350可以包括非导电膜(ncf)、非导电膏(ncp)、绝缘聚合物或
环氧树脂。绝缘粘附层350可以围绕连接凸块260，并且填充每个上半导体芯片与其下面的下半导体芯片之间的间隙。
55.第一半导体芯片100的水平宽度和水平面积的值可以大于每个第二半导体芯片200的水平宽度和水平面积的值。半导体封装件1000还可以包括在第一半导体芯片100上围绕第二半导体芯片200的侧表面和绝缘粘附层350的侧表面的模制层300。模制层300可以包括例如环氧模塑化合物(emc)。
56.在示例实施例中，连接通路245可以具有各种水平宽度。在示例实施例中，连接凸块260可以以各种节距布置。下面将参照图2a至图6d给出连接通路245的水平宽度和连接凸块260的布置的详细描述。
57.在根据本示例实施例的半导体封装件1000中，因为导热凸块260t通过连接通路245连接到第二布线结构220，所以第二半导体芯片200内部产生的热可以通过导热凸块260t顺利地散发到第二半导体芯片200的外部。另外，因为导热凸块260t接触后表面导热焊盘(即，第一导热焊盘170t或第二导热焊盘270t)，所以在半导体封装件1000的上半导体芯片中产生的热可以通过导热凸块260t和多个后表面导热焊盘传递到下半导体芯片。
58.图2a和图2b是示出根据示例实施例的半导体封装件的连接到上半导体芯片的凸块的平面布置的示意性布局的图。
59.参照图2a，上半导体芯片1可以包括信号区域sr和导热区域tr。上半导体芯片1可以是图1所示的第二半导体芯片200。
60.图1所示的第二通路电极230可以位于信号区域sr中。信号区域sr可以具有恒定的水平宽度，并且在上半导体芯片1的相对边缘之间延伸。例如，信号区域sr的水平宽度可以是数百μm。信号区域sr可以沿着上半导体芯片1的中心轴设置，以在长轴方向(例如，y方向)上延伸。例如，当从上方观察时，信号区域sr可以位于上半导体芯片1的中央处，并且导热区域tr可以与上半导体芯片1的边缘相邻以包围信号区域sr。在另一个示例实施例中，信号区域sr可以沿着上半导体芯片1的中心轴以在短轴方向(例如，x方向)上延伸，或者可以沿着上半导体芯片1的边缘。
61.在信号区域sr中，可以以具有列和行的矩阵形成多个信号凸块bmp
‑
s。例如，可以在信号区域sr中以矩阵布置数百至数千个信号凸块bmp
‑
s。在信号区域sr中，信号凸块bmp
‑
s可以形成在第一水平方向(x方向)上具有数十μm的恒定节距并且在垂直于第一水平方向(x方向)的第二水平方向(y方向)上具有数十μm的恒定节距的矩阵。例如，信号凸块bmp
‑
s可以形成在第一水平方向(x方向)和第二水平方向(y方向)上均具有大约20μm至大约40μm的节距的矩阵。例如，信号凸块bmp
‑
s可以是例如当从上方观察时布置在上半导体芯片1的中央部分处的中央焊盘。在示例实施例中，信号凸块bmp
‑
s可以是当从上方观察时布置在与上半导体芯片1的边缘相邻的部分上的边缘焊盘。
62.在示例实施例中，上半导体芯片1的信号区域sr和/或信号区域sr中的信号凸块bmp
‑
s的布置可以由诸如jedec标准的标准协议来定义。
63.在导热区域tr中，可以以具有列和行的矩阵形成多个导热凸块bmp
‑
t。例如，可以在导热区域tr中以矩阵布置数百至数千个导热凸块bmp
‑
t。在导热区域tr中，导热凸块bmp
‑
t可以形成在第一水平方向(x方向)上具有数十μm的恒定节距并且在第二水平方向(y方向)上具有数十μm的恒定节距的矩阵。例如，导热凸块bmp
‑
t可以形成在第一水平方向(x方向)
和第二水平方向(y方向)上均具有大约20μm至大约60μm的节距的矩阵。
64.尽管图2a示出了信号凸块bmp
‑
s和导热凸块bmp
‑
t以相同的节距布置，但是导热凸块bmp
‑
t可以以例如比信号凸块bmp
‑
s更大的节距布置。在示例实施例中，分别连接到信号凸块bmp
‑
s的连接通路(图1中的245)的水平宽度和分别连接到导热凸块bmp
‑
t的连接通路245的水平宽度可以具有不同的值。下面将参照图3a、图3b、图3c、图4a、图4b、图5a、图5b、图6a和图6b给出信号凸块bmp
‑
s和导热凸块bmp
‑
t的布置以及连接通路245的水平宽度的详细描述。
65.参照图2b，上半导体芯片2可以包括信号区域sr和导热区域tr。上半导体芯片2可以是图1所示的第二半导体芯片200。由于信号区域sr与图2a所示的信号区域sr基本相同，所以将省略其详细描述。
66.在导热区域tr中，可以以具有列和行的矩阵形成多个导热凸块bmp
‑
t。例如，可以在导热区域tr中以矩阵布置数百至数千个导热凸块bmp
‑
t。在导热区域tr中，导热凸块bmp
‑
t可以形成在第一水平方向(x方向)上具有数十μm的节距并且在第二水平方向(y方向)上具有数十μm的节距的矩阵。例如，导热凸块bmp
‑
t可以形成在第一水平方向(x方向)和第二水平方向(y方向)上均具有大约20μm至大约60μm的节距的矩阵。导热区域tr可以包括第一导热区域tr1和第二导热区域tr2。例如，当从上方观察时，第一导热区域tr1可以与作为上半导体芯片2的中央的信号区域sr相邻，并且与第二导热区域tr2可以比第一导热区域tr1相对靠近上半导体芯片2的边缘。
67.尽管图2b示出了信号凸块bmp
‑
s和导热凸块bmp
‑
t以相同的节距布置，但是导热凸块bmp
‑
t可以以例如比信号凸块bmp
‑
s更大的节距布置。在示例实施例中，布置在第二导热区域tr2中的导热凸块bmp
‑
t可以以比布置在第一导热区域tr1中的导热凸块bmp
‑
t更大的节距布置。在示例实施例中，分别连接到布置在第一导热区域tr1中的导热凸块bmp
‑
t的连接通路(图1中的245)的水平宽度和分别连接到布置在第二导热区域tr2中的导热凸块bmp
‑
t的连接通路(图1中的245)的水平宽度可以具有不同的值。下面将参照图3d、图4c、图4d、图5c、图5d、图6c和图6d给出信号凸块bmp
‑
s和导热凸块bmp
‑
t的布置以及连接通路245的水平宽度的详细描述。
68.图3a至图3d是根据示例实施例的半导体封装件的凸块的局部截面图。
69.参照图3a，根据示例实施例的半导体封装件10可以包括上半导体芯片sl
‑
u和下半导体芯片sl
‑
l。上半导体芯片sl
‑
u可以是图1所示的第二半导体芯片200中的任何一个第二半导体芯片。下半导体芯片sl
‑
l可以是图1所示的第二半导体芯片200中的任何一个第二半导体芯片(除了最上面的第二半导体芯片200之外)，并且可以位于上半导体芯片sl
‑
u下方。
70.上半导体芯片sl
‑
u可以包括上半导体衬底sub
‑
u、器件层feol、布线层beol、上通路电极tsv
‑
u、前表面保护层fpsv、信号通路pva
‑
s以及导热通路pva
‑
t。在示例实施例中，当上半导体芯片sl
‑
u是图1所示的第二半导体芯片200当中的距第一半导体芯片100最远的最上面的第二半导体芯片200时，上半导体芯片sl
‑
u可以不包括上通路电极tsv
‑
u。上半导体衬底sub
‑
u可以是图1所示的第二半导体衬底210。上半导体衬底sub
‑
u和器件层feol可以构成图1所示的第二半导体器件212，并且器件层feol可以包括用于构成第二半导体器件212的各种导电层和绝缘层。布线层beol可以包括图1所示的第二布线结构220，上通路电极tsv
‑
u可以是图1所示的第二通路电极230，前表面保护层fpsv可以是图1所示的具有第二前
表面开口240o的第二前表面保护层240，并且信号通路pva
‑
s和导热通路pva
‑
t可以是图1所示的连接通路245。
71.下半导体芯片sl
‑
l可以包括下半导体衬底sub
‑
l、下通路电极tsv
‑
l、后表面保护层bpsv、后表面信号焊盘bpd
‑
s和后表面导热焊盘bpd
‑
t。当下半导体芯片sl
‑
l是图1所示的第一半导体芯片100时，下半导体衬底sub
‑
l可以是图1所示的第一半导体衬底110，下通路电极tsv
‑
l可以是图1所示的第一通路电极130，具有多个后表面开口bpo的后表面保护层bpsv可以是图1所示的具有第一后表面开口150o的第一后表面保护层150，并且后表面信号焊盘bpd
‑
s和后表面导热焊盘bpd
‑
t可以分别是图1所示的第一信号焊盘170s和第一导热焊盘170t。当下半导体芯片sl
‑
l是图1所示的第二半导体芯片200时，下半导体衬底sub
‑
l可以是图1所示的第二半导体衬底210，下通路电极tsv
‑
l可以是图1所示的第二通路电极230，后表面保护层bpsv可以是图1所示的第二后表面保护层250，并且后表面信号焊盘bpd
‑
s和后表面导热焊盘bpd
‑
t可以分别是图1所示的第二信号焊盘270s和第二导热焊盘270t。
72.布线层beol可以包括：处于不同垂直高度处的多个布线图案ml1、ml2、
……
、mlx
‑
1和mlx，处于不同垂直高度处的多个布线通路mv1、
……
、和mvy，以及围绕布线图案ml1、ml2、
……
、mlx
‑
1和mlx以及布线通路mv1、
……
、和mvy的布线间绝缘层imd。布线图案ml1、ml2、
……
、mlx
‑
1和mlx可以是图1所示的第二布线图案222，并且布线通路mv1、
……
、和mvy可以是图1所示的第二布线通路224。
73.在示例实施例中，布线间绝缘层imd可以包括原硅酸四乙酯(teos)。在另一示例实施例中，布线间绝缘层imd可以包括介电常数比氧化硅的介电常数低的绝缘材料。例如，布线间绝缘层imd可以包括具有大约2.2至大约2.4的超低介电常数k的超低k(ulk)膜。ulk膜可以包括sioc膜或sicoh膜。布线间绝缘层imd可以具有其中堆叠有多个绝缘层的多层结构。
74.具有多个前表面开口pvo的前表面保护层fpsv可以形成在布线图案ml1、ml2、
……
、mlx
‑
1和mlx当中的距上半导体衬底sub
‑
u最远的最上面的布线图案mlx上。在信号区域sr中可以用信号通路pva
‑
s填充前表面开口pvo，并且在导热区域tr中可以用导热通路pva
‑
t填充前表面开口pvo。信号通路pva
‑
s和导热通路pva
‑
t可以由相同的材料一起形成。在示例实施例中，信号通路pva
‑
s和导热通路pva
‑
t均可以包括与以上参照图1描述的第一布线结构120的材料相似或相同的材料。在另一示例实施例中，信号通路pva
‑
s和导热通路pva
‑
t均可以包括与导电柱pil的材料相似或相同的材料，或者可以与导电柱pil一体地形成。
75.信号通路pva
‑
s可以具有第一水平宽度w1，并且导热通路pva
‑
t可以具有第二水平宽度w2。例如，第一水平宽度w1和第二水平宽度w2均可以具有大约3μm至大约10μm的值。在示例实施例中，第一水平宽度w1和第二水平宽度w2可以具有相同的值。
76.信号凸块bmp
‑
s可以附接到信号通路pva
‑
s上，并且导热凸块bmp
‑
t可以附接到导热通路pva
‑
t上。信号凸块bmp
‑
s和导热凸块pva
‑
s可以分别是图1所示的信号凸块260s和导热凸块260t。信号凸块bmp
‑
s可以布置在信号区域sr中，并且导热凸块bmp
‑
t可以布置在导热区域tr中。
77.在示例实施例中，信号凸块bmp
‑
s和导热凸块bmp
‑
t可以具有相同的配置，除了它们分别布置在信号区域sr和导热区域tr中之外。信号凸块bmp
‑
s和导热凸块bmp
‑
t可以各自
包括与信号通路pva
‑
s或导热通路pva
‑
t接触的导电柱pil以及覆盖导电柱pil的顶部的导电盖sld。信号凸块bmp
‑
s的导电盖sld可以位于信号凸块bmp
‑
s的导电柱pil与后表面信号焊盘bpd
‑
s之间，并且导热凸块bmp
‑
t的导电盖sld可以位于导热凸块bmp
‑
t的导电柱pil与后表面导热焊盘bpd
‑
t之间。导电柱pil可以具有大约3μm至大约5μm的厚度和大约10μm至大约20μm的水平宽度。导电盖sld可以具有大约10μm至大约15μm的厚度和大约15μm至大约25μm的水平宽度。导电柱pil可以包括例如镍、铜、钛、钯、铂和金中的至少一种。在示例实施例中，导电柱pil可以包括镍。在另一示例实施例中，导电柱pil可以是包括阻挡层、晶种层和基础柱层的多层结构。例如，阻挡层、晶种层和基础柱层可以分别包括钛、铜和镍。导电盖sld可以包括例如锡(sn)、铟(in)、铋(bi)、锑(sb)、铜(cu)、银(ag)、金(au)、锌(zn)和铅(pb)中的至少一种。
78.后表面信号焊盘bpd
‑
s和后表面导热焊盘bpd
‑
t可以具有相同的配置，除了它们分别布置在信号区域sr和导热区域tr中之外。后表面信号焊盘bpd
‑
s和后表面导热焊盘bpd
‑
t可以具有大约2μm至大约4μm的厚度和大约15μm至大约25μm的水平宽度。后表面信号焊盘bpd
‑
s和后表面导热焊盘bpd
‑
t可以包括例如镍、铜、钛、钯、铂和金中的至少一种。在示例实施例中，后表面信号焊盘bpd
‑
s和后表面导热焊盘bpd
‑
t可以包括镍。
79.在上半导体芯片sl
‑
u与下半导体芯片sl
‑
l之间，可以设置围绕信号凸块bmp
‑
s和导热凸块bmp
‑
t并且填充上半导体芯片sl
‑
u与下半导体芯片sl
‑
l之间的间隙的绝缘粘附层adl。绝缘粘附层adl可以是图1所示的绝缘粘附层350。
80.在根据本示例实施例的半导体封装件10中，导热凸块bmp
‑
t可以通过导热通路pva
‑
t连接到最上面的布线图案mlx，因此上半导体芯片sl
‑
u内部产生的热可以通过导热凸块bmp
‑
t顺利地散发到上半导体芯片sl
‑
u的外部。另外，因为导热凸块bmp
‑
t接触后表面导热焊盘bpd
‑
t，所以上半导体芯片sl
‑
u内部产生的热可以通过导热凸块bmp
‑
t和后表面导热焊盘bpd
‑
t传递到下半导体芯片sl
‑
l。
81.导热凸块bmp
‑
t可以通过导热通路pva
‑
t连接到与上通路电极tsv
‑
u和信号凸块bmp
‑
s连接的最上面的布线图案mlx，因此上半导体芯片sl
‑
u内部产生的热可以顺利地散发到外部。与导热凸块bmp
‑
t接触的后表面导热焊盘bpd
‑
t可以通过后表面保护层bpsv与下通路电极tsv
‑
l和下半导体衬底sub
‑
l隔开并且电绝缘，因此连接到最上面的布线图案mlx的导热凸块bmp
‑
t可以防止上半导体芯片sl
‑
u与下半导体芯片sl
‑
l之间的电干扰。
82.参照图3b，根据示例实施例的半导体封装件10a可以包括上半导体芯片sl
‑
ua和下半导体芯片sl
‑
l。上半导体芯片sl
‑
ua可以是图1所示的第二半导体芯片200中的任何一个第二半导体芯片。下半导体芯片sl
‑
l可以是图1所示的第二半导体芯片200中的任何一个第二半导体芯片(除了最上面的第二半导体芯片200之外)，并且可以位于上半导体芯片sl
‑
ua下方。
83.上半导体芯片sl
‑
ua可以包括信号通路pva
‑
s和导热通路pva
‑
ta。信号通路pva
‑
s和导热通路pva
‑
ta可以是图1所示的连接通路245。信号通路pva
‑
s可以具有第一水平宽度w1，并且导热通路pva
‑
ta可以具有第三水平宽度w3。例如，第一水平宽度w1可以具有大约3μm至大约10μm的值，并且第三水平宽度w3可以具有大约5μm至大约12μm的值。在示例实施例中，第三水平宽度w3的值可以大于第一水平宽度w1的值。
84.在根据本示例实施例的半导体封装件10a中，与导热凸块bmp
‑
t接触的导热通路
pva
‑
ta的水平宽度可以大于与信号凸块bmp
‑
s接触的信号通路pva
‑
s的水平宽度，因此，上半导体封装件sl
‑
ua内部产生的热可以通过导热凸块bmp
‑
t传递到上半导体封装件sl
‑
ua和下半导体封装件sl
‑
l的外部。
85.参照图3c，根据示例实施例的半导体封装件10b可以包括上半导体芯片sl
‑
ub和下半导体芯片sl
‑
l。上半导体芯片sl
‑
ub可以是图1所示的第二半导体芯片200中的任何一个第二半导体芯片，并且下半导体芯片sl
‑
l可以是图1所示的第二半导体芯片200中的任何一个第二半导体芯片(除了最上面的第二半导体芯片200之外)，并且可以位于上半导体芯片sl
‑
ub下方。
86.上半导体芯片sl
‑
ub还可以包括位于与最上面的布线图案mlx相同的垂直高度处的虚设布线图案mlx
‑
d。虚设布线图案mlx
‑
d可以不电连接到器件层feol、上通路电极tsv
‑
u、信号通路pva
‑
s和信号凸块bmp
‑
s。一些导热凸块bmp
‑
t可以通过导热通路pva
‑
t连接到最上面的布线图案mlx，而其他导热凸块bmp
‑
t可以通过导热通路pva
‑
t连接到虚设布线图案mlx
‑
d。
87.在根据本示例实施例的半导体封装件10b中，虚设布线图案mlx
‑
d可以设置在上半导体芯片sl
‑
ub的其中没有最上面的布线图案mlx的部分中，并且虚设布线图案mlx
‑
d和导热凸块bmp
‑
t可以通过导热通路pva
‑
t连接，因此，上半导体封装件sl
‑
ub内部产生的热可以通过导热焊盘bmp
‑
t高效地传递到上半导体芯片sl
‑
ub和下半导体芯片sl
‑
l的外部。
88.参照图3d，根据示例实施例的半导体封装件12可以包括上半导体芯片sl
‑
uc和下半导体芯片sl
‑
l。上半导体芯片sl
‑
uc可以是图1所示的第二半导体芯片200中的任何一个第二半导体芯片，并且下半导体芯片sl
‑
l可以是图1所示的第二半导体芯片200中的任何一个第二半导体芯片(除了最上面的第二半导体芯片200之外)，并且可以位于上半导体芯片sl
‑
uc下方。
89.上半导体芯片sl
‑
uc可以包括信号区域sr和导热区域tr。导热区域tr可以包括第一导热区域tr1和第二导热区域tr2。上半导体芯片sl
‑
uc可以包括设置在第一导热区域tr1中的第一导热通路pva
‑
ta和设置在第二导热区域tr2中的第二导热通路pva
‑
t。第一导热通路pva
‑
ta可以与图3b所示的导热通路pva
‑
ta相似或相同，并且第二导热通路pva
‑
t可以与图3a所示的导热通路pva
‑
t相似或相同。
90.信号通路pva
‑
s、第一导热通路pva
‑
ta和第二导热通路pva
‑
t可以是图1所示的连接通路245。信号通路pva
‑
s可以具有第一水平宽度w1，第一导热通路pva
‑
ta可以具有第三水平宽度w3，并且第二导热通路pva
‑
t可以具有第二水平宽度w2。例如，第一水平宽度w1和第二水平宽度w2均可以具有大约3μm至大约10μm的值，并且第三水平宽度w3可以具有大约5μm至大约12μm的值。在示例实施例中，第三水平宽度w3的值可以大于第一水平宽度w1的值，并且第二水平宽度w2的值可以小于第三水平宽度w3的值。在示例实施例中，第一水平宽度w1和第二水平宽度w2可以具有相同的值。
91.在上半导体芯片sl
‑
uc中，第一导热区域tr1可以是比第二导热区域tr2产生相对更多热的区域。在示例实施例中，当从上方观察时，第一导热区域tr1可以与作为上半导体芯片sl
‑
uc的中央的信号区域sr相邻，并且第二导热区域tr2可以比第一导热区域tr1相对靠近上半导体芯片sl
‑
uc的边缘。
92.在根据本示例实施例的半导体封装件12中，设置在产生相对大量热的第一导热区
域tr1中的导热凸块bmp
‑
t可以连接到第一导热通路pva
‑
ta，并且设置在产生相对少量热的第二导热区域tr2中的导热凸块bmp
‑
t可以连接到第二导热通路pva
‑
t。在上半导体芯片sl
‑
uc中，设置在产生相对大量热的区域中的第一导热通路pva
‑
ta的第三水平宽度w3大于设置在产生相对少量热的区域中的第二导热通路pva
‑
t的第二水平宽度w2，因此，上半导体芯片sl
‑
uc内部产生的热可以顺利地传递到上半导体芯片sl
‑
uc和下半导体芯片sl
‑
l的外部。
93.图4a至图4d是从下面观察时根据示例实施例的包括在半导体封装件中的上半导体芯片的局部平面图。
94.参照图4a，根据示例实施例的上半导体芯片20可以包括信号区域sr和导热区域tr。上半导体芯片20可以是图1所示的第二半导体芯片200。
95.多个最上面的布线图案mlx可以具有布线节距pl并且在水平方向上延伸。尽管图4a示出了最上面的布线图案mlx具有在第二水平方向(y方向)上的布线节距pl并且在第一水平方向(x方向)上延伸，但是最上面的布线图案mlx可以在第一水平方向(x方向)上延伸，或者可以在第二水平方向(y方向)上延伸。在一种实施方式中，一些最上面的布线图案mlx可以在第一水平方向(x方向)上延伸，而其他最上面的布线图案mlx可以在第二水平方向(y方向)上延伸。布线节距pl可以为例如大约20μm至大约40μm。
96.在信号区域sr中，信号凸块bmp
‑
s可以形成在第一水平方向(x方向)上具有第一节距ps
‑
x并且在第二水平方向(y方向)上具有第二节距ps
‑
y的矩阵。例如，第一节距ps
‑
x和第二节距ps
‑
y均可以为大约20μm至大约40μm。
97.在导热区域tr中，导热凸块bmp
‑
t可以形成在第一水平方向(x方向)上具有第三节距pt
‑
x并且在第二水平方向(y方向)上具有第四节距pt
‑
y的矩阵。例如，第三节距pt
‑
x和第四节距pt
‑
y均可以为大约20μm至大约40μm。
98.在示例实施例中，第一节距ps
‑
x和第三节距pt
‑
x可以具有相同的值。在示例实施例中，第二节距ps
‑
y和第四节距pt
‑
y可以具有相同的值。在示例实施例中，第一节距ps
‑
x和第二节距ps
‑
y可以具有相同的值。在示例实施例中，第三节距pt
‑
x和第四节距pt
‑
y可以具有相同的值。在示例实施例中，第一节距ps
‑
x和第三节距pt
‑
x可以具有与布线节距pl相同的值，或者第二节距ps
‑
y和第四节距pt
‑
y可以具有与布线节距pl相同的值。
99.连接到信号凸块bmp
‑
s的信号通路pva
‑
s可以具有第一水平宽度w1，并且连接到导热凸块bmp
‑
t的导热通路pva
‑
t可以具有第二水平宽度w2。例如，第一水平宽度w1和第二水平宽度w2均可以具有大约3μm至大约10μm的值。在示例实施例中，第一水平宽度w1和第二水平宽度w2可以具有相同的值。
100.参照图4b，根据示例实施例的上半导体芯片20a可以包括信号区域sr和导热区域tr。上半导体芯片20a可以是图1所示的第二半导体芯片200。
101.在信号区域sr中，信号凸块bmp
‑
s可以形成在第一水平方向(x方向)上具有第一节距ps
‑
x并且在第二水平方向(y方向)上具有第二节距ps
‑
y的矩阵。在导热区域tr中，导热凸块bmp
‑
t可以形成在第一水平方向(x方向)上具有第三节距pt
‑
x并且在第二水平方向(y方向)上具有第四节距pt
‑
y的矩阵。
102.连接到信号凸块bmp
‑
s的信号通路pva
‑
s可以具有第一水平宽度w1，并且连接到导热凸块bmp
‑
t的导热通路pva
‑
ta可以具有第三水平宽度w3。例如，第一水平宽度w1可以具有大约3μm至大约10μm的值，并且第三水平宽度w3可以具有大约5μm至大约12μm的值。在示例
实施例中，第三水平宽度w3的值可以大于第一水平宽度w1的值。
103.参照图4c，根据示例实施例的上半导体芯片22可以包括信号区域sr和导热区域tr。导热区域tr可以包括第一导热区域tr1和第二导热区域tr2。上半导体芯片22可以是图1所示的第二半导体芯片200。
104.在信号区域sr中，信号凸块bmp
‑
s可以形成在第一水平方向(x方向)上具有第一节距ps
‑
x并且在第二水平方向(y方向)上具有第二节距ps
‑
y的矩阵。在第一导热区域tr1和第二导热区域tr2中，导热凸块bmp
‑
t可以形成在第一水平方向(x方向)上具有第三节距pt
‑
x并且在第二水平方向(y方向)上具有第四节距pt
‑
y的矩阵。
105.连接到信号凸块bmp
‑
s的信号通路pva
‑
s可以具有第一水平宽度w1，连接到第一导热区域tr1中的导热凸块bmp
‑
t的导热通路pva
‑
ta可以具有第三水平宽度w3，并且连接到第二导热区域tr2中的导热凸块bmp
‑
t的导热通路pva
‑
t可以具有第二水平宽度w2。例如，第一水平宽度w1可以具有大约3μm至大约10μm的值，第二水平宽度w2可以具有大约3μm至大约10μm的值，并且第三水平宽度w3可以具有大约5μm至大约12μm的值。在示例实施例中，第三水平宽度w3的值可以大于第一水平宽度w1的值，并且第二水平宽度w2的值可以小于第三水平宽度w3的值。在示例实施例中，第一水平宽度w1和第二水平宽度w2可以具有相同的值。
106.参照图4d，根据示例实施例的上半导体芯片22a可以包括信号区域sr和导热区域tr。导热区域tr可以包括第一导热区域tr1和第二导热区域tr2。上半导体芯片22a可以是图1所示的第二半导体芯片200。
107.在信号区域sr中，信号凸块bmp
‑
s可以形成在第一水平方向(x方向)上具有第一节距ps
‑
x并且在第二水平方向(y方向)上具有第二节距ps
‑
y的矩阵。在第一导热区域tr1中，导热凸块bmp
‑
t可以形成在第一水平方向(x方向)上具有第三节距pt
‑
x并且在第二水平方向(y方向)上具有第四节距pt
‑
y的矩阵。在第二导热区域tr2中，导热凸块bmp
‑
t可以形成在第一水平方向(x方向)上具有第五节距ptl
‑
x并且在第二水平方向(y方向)上具有第六节距ptl
‑
y的矩阵。
108.第五节距ptl
‑
x的值可以大于第三节距pt
‑
x的值，并且第六节距ptl
‑
y的值可以大于第四节距pt
‑
y的值。在示例实施例中，第五节距ptl
‑
x可以是第三节距pt
‑
x的2倍、3倍或更大的整数倍，并且第六节距ptl
‑
y可以是第四节距pt
‑
x的2倍或3倍的整数倍。在示例实施例中，第五节距ptl
‑
x可以是布线节距pl的2倍、3倍或更大的整数倍，或者第六节距ptl
‑
y可以是布线节距pl的2倍或3倍的整数倍。
109.连接到信号凸块bmp
‑
s的信号通路pva
‑
s可以具有第一水平宽度w1，并且连接到导热凸块bmp
‑
t的导热通路pva
‑
t可以具有第二水平宽度w2。例如，第一水平宽度w1和第二水平宽度w2均可以具有大约3μm至大约10μm的值。在示例实施例中，第一水平宽度w1和第二水平宽度w2可以具有相同的值。
110.图5a至图5d是从下面观察时根据示例实施例的包括在半导体封装件中的上半导体芯片的局部平面图。
111.参照图5a，根据示例实施例的上半导体芯片20b可以包括信号区域sr和导热区域tr。上半导体芯片20b可以是图1所示的第二半导体芯片200。
112.多个最上面的布线图案mlx可以具有布线节距pl并且在水平方向上延伸。
113.在信号区域sr中，信号凸块bmp
‑
s可以形成在第一水平方向(x方向)上具有第一节
距ps
‑
x并且在第二水平方向(y方向)上具有第二节距ps
‑
y的矩阵。例如，第一节距ps
‑
x和第二节距ps
‑
y均可以为大约20μm至大约40μm。
114.在导热区域tr中，导热凸块bmp
‑
t可以形成在第一水平方向(x方向)上具有第三节距pta
‑
x并且在第二水平方向(y方向)上具有第四节距pta
‑
y的矩阵。例如，第三节距pta
‑
x和第四节距pta
‑
y均可以为大约40μm至大约80μm。
115.在示例实施例中，第三节距pta
‑
x可以是第一节距ps
‑
x的2倍、3倍或更大的整数倍。在示例实施例中，第四节距pta
‑
y可以是第二节距ps
‑
y的2倍、3倍或更大的整数倍。在示例实施例中，第三节距pta
‑
x和第四节距pta
‑
y可以具有相同的值。例如，第三节距pta
‑
x的值可以大于第四节距pta
‑
y的值。在一种实现方式中，例如，第四节距pta
‑
y的值可以大于第三节距pta
‑
x的值。
116.连接到信号凸块bmp
‑
s的信号通路pva
‑
s可以具有第一水平宽度w1，并且连接到导热凸块bmp
‑
t的导热通路pva
‑
t可以具有第二水平宽度w2。在示例实施例中，第一水平宽度w1和第二水平宽度w2可以具有相同的值。
117.参照图5b，根据示例实施例的上半导体芯片20c可以包括信号区域sr和导热区域tr。上半导体芯片20c可以是图1所示的第二半导体芯片200。
118.在信号区域sr中，信号凸块bmp
‑
s可以形成在第一水平方向(x方向)上具有第一节距ps
‑
x并且在第二水平方向(y方向)上具有第二节距ps
‑
y的矩阵。在导热区域tr中，导热凸块bmp
‑
t可以形成在第一水平方向(x方向)上具有第三节距pta
‑
x并且在第二水平方向(y方向)上具有第四节距pta
‑
y的矩阵。
119.连接到信号凸块bmp
‑
s的信号通路pva
‑
s可以具有第一水平宽度w1，并且连接到导热凸块bmp
‑
t的导热通路pva
‑
ta可以具有第三水平宽度w3。在示例实施例中，第三水平宽度w3的值可以大于第一水平宽度w1的值。
120.参照图5c，根据示例实施例的上半导体芯片22b可以包括信号区域sr和导热区域tr。导热区域tr可以包括第一导热区域tr1和第二导热区域tr2。上半导体芯片22b可以是图1所示的第二半导体芯片200。
121.在信号区域sr中，信号凸块bmp
‑
s可以形成在第一水平方向(x方向)上具有第一节距ps
‑
x并且在第二水平方向(y方向)上具有第二节距ps
‑
y的矩阵。在第一导热区域tr1和第二导热区域tr2中，导热凸块bmp
‑
t可以形成在第一水平方向(x方向)上具有第三节距pta
‑
x并且在第二水平方向(y方向)上具有第四节距pta
‑
y的矩阵。
122.连接到信号凸块bmp
‑
s的信号通路pva
‑
s可以具有第一水平宽度w1，连接到第一导热区域tr1中的导热凸块bmp
‑
t的导热通路pva
‑
t可以具有第三水平宽度w3，并且连接到第二导热区域tr2中的导热凸块bmp
‑
t的导热通路pva
‑
t可以具有第二水平宽度w2。在示例实施例中，第三水平宽度w3的值可以大于第一水平宽度w1的值，并且第二水平宽度w2的值可以小于第三水平宽度w3的值。在示例实施例中，第一水平宽度w1和第二水平宽度w2可以具有相同的值。
123.参照图5d，根据示例实施例的上半导体芯片22c可以包括信号区域sr和导热区域tr。导热区域tr可以包括第一导热区域tr1和第二导热区域tr2。上半导体芯片22c可以是图1所示的第二半导体芯片200。
124.在信号区域sr中，信号凸块bmp
‑
s可以形成在第一水平方向(x方向)上具有第一节
距ps
‑
x并且在第二水平方向(y方向)上具有第二节距ps
‑
y的矩阵。在第一导热区域tr1中，导热凸块bmp
‑
t可以形成在第一水平方向(x方向)上具有第三节距pta
‑
x并且在第二水平方向(y方向)上具有第四节距pta
‑
y的矩阵。在第二导热区域tr2中，导热凸块bmp
‑
t可以形成在第一水平方向(x方向)上具有第五节距ptla
‑
x并且在第二水平方向(y方向)上具有第六节距ptla
‑
y的矩阵。
125.第五节距ptla
‑
x的值可以大于第三节距pta
‑
x的值，并且第六节距ptla
‑
y的值可以大于第四节距pta
‑
y的值。在示例实施例中，第五节距ptla
‑
x可以是第三节距pta
‑
x的2倍、3倍或更大的整数倍，并且第六节距ptla
‑
y可以是第四节距pta
‑
y的2倍或3倍的整数倍。在示例实施例中，第三节距pta
‑
x可以是布线节距pl的2倍、3倍或更大的整数倍，或者第四节距pta
‑
y可以是布线节距pl的2倍或3倍的整数倍。
126.连接到信号凸块bmp
‑
s的信号通路pva
‑
s可以具有第一水平宽度w1，并且连接到导热凸块bmp
‑
t的导热通路pva
‑
t可以具有第二水平宽度w2。
127.图6a至图6d是从下面观察时根据示例实施例的包括在半导体封装件中的上半导体芯片的局部平面图。
128.参照图6a，根据示例实施例的上半导体芯片20d可以包括信号区域sr和导热区域tr。上半导体芯片20d可以是图1所示的第二半导体芯片200。
129.多个最上面的布线图案mlxa可以具有布线节距pla并且在水平方向上延伸。上半导体芯片20d还可以包括位于与最上面的布线图案mlxa相同的垂直高度处的至少一个虚设布线图案mlxa
‑
d。最上面的布线图案mlxa和虚设布线图案mlxa
‑
d可以是图3c所示的最上面的布线图案mlx和虚设布线图案mlx
‑
d。一些导热凸块bmp
‑
t可以通过导热通路pva
‑
t连接到最上面的布线图案mlxa，而其他导热凸块bmp
‑
t可以通过导热通路pva
‑
t连接到虚设布线图案mlxa
‑
d。
130.在信号区域sr中，信号凸块bmp
‑
s可以形成在第一水平方向(x方向)上具有第一节距ps
‑
x并且在第二水平方向(y方向)上具有第二节距ps
‑
y的矩阵。例如，第一节距ps
‑
x和第二节距ps
‑
y均可以为大约20μm至大约40μm。
131.在导热区域tr中，导热凸块bmp
‑
t可以形成在第一水平方向(x方向)上具有第三节距ptb
‑
x并且在第二水平方向(y方向)上具有第四节距ptb
‑
y的矩阵。例如，第三节距ptb
‑
x和第四节距ptb
‑
y均可以为大约30μm至大约60μm。
132.在示例实施例中，第三节距ptb
‑
x的值可以大于第一节距ps
‑
x的值。在示例实施例中，第四节距ptb
‑
y的值可以大于第二节距ps
‑
y的值。在示例实施例中，第三节距ptb
‑
x和第四节距ptb
‑
y可以具有相同的值。在示例实施例中，第一节距ps
‑
x的值和第三节距ptb
‑
x的值可以不同于布线节距pla的值。例如，第一节距ps
‑
x的值和第三节距ptb
‑
x的值可以大于布线节距pla的值。在示例实施例中，第三节距ptb
‑
x可以是布线节距pla的2倍、3倍或更大的整数倍，或者第四节距ptb
‑
y可以是布线节距pla的2倍或3倍的整数倍。
133.连接到信号凸块bmp
‑
s的信号通路pva
‑
s可以具有第一水平宽度w1，并且连接到导热凸块bmp
‑
t的导热通路pva
‑
t可以具有第二水平宽度w2。在示例实施例中，第一水平宽度w1和第二水平宽度w2可以具有相同的值。
134.参照图6b，根据示例实施例的上半导体芯片20e可以包括信号区域sr和导热区域tr。上半导体芯片20e可以是图1所示的第二半导体芯片200。
135.多个最上面的布线图案mlxa可以具有布线节距pla并且在水平方向上延伸。上半导体芯片20d还可以包括位于与最上面的布线图案mlxa相同的垂直高度处的至少一个虚设布线图案mlxa
‑
d。最上面的布线图案mlxa和虚设布线图案mlxa
‑
d可以是图3c所示的最上面的布线图案mlx和虚设布线图案mlx
‑
d。一些导热凸块bmp
‑
t可以通过导热通路pva
‑
ta连接到最上面的布线图案mlxa，而其他导热凸块bmp
‑
t可以通过导热通路pva
‑
ta连接到虚设布线图案mlxa
‑
d。
136.在信号区域sr中，信号凸块bmp
‑
s可以形成在第一水平方向(x方向)上具有第一节距ps
‑
x并且在第二水平方向(y方向)上具有第二节距ps
‑
y的矩阵。在导热区域tr中，导热凸块bmp
‑
t可以形成在第一水平方向(x方向)上具有第三节距ptb
‑
x并且在第二水平方向(y方向)上具有第四节距ptb
‑
y的矩阵。
137.连接到信号凸块bmp
‑
s的信号通路pva
‑
s可以具有第一水平宽度w1，并且连接到导热凸块bmp
‑
t的导热通路pva
‑
ta可以具有第三水平宽度w3。在示例实施例中，第三水平宽度w3的值可以大于第一水平宽度w1的值。
138.参照图6c，根据示例实施例的上半导体芯片22d可以包括信号区域sr和导热区域tr。导热区域tr可以包括第一导热区域tr1和第二导热区域tr2。上半导体芯片22d可以是图1所示的第二半导体芯片200。
139.在信号区域sr中，信号凸块bmp
‑
s可以形成在第一水平方向(x方向)上具有第一节距ps
‑
x并且在第二水平方向(y方向)上具有第二节距ps
‑
y的矩阵。在导热区域tr中，导热凸块bmp
‑
t可以形成在第一水平方向(x方向)上具有第三节距ptb
‑
x并且在第二水平方向(y方向)上具有第四节距ptb
‑
y的矩阵。
140.连接到信号凸块bmp
‑
s的信号通路pva
‑
s可以具有第一水平宽度w1，连接到第一导热区域tr1中的导热凸块bmp
‑
t的导热通路pva
‑
ta可以具有第三水平宽度w3，并且连接到第二导热区域tr2中的导热凸块bmp
‑
t的导热通路pva
‑
t可以具有第二水平宽度w2。在示例实施例中，第三水平宽度w3的值可以大于第一水平宽度w1的值，并且第二水平宽度w2的值可以小于第三水平宽度w3的值。在示例实施例中，第一水平宽度w1和第二水平宽度w2可以具有相同的值。
141.参照图6d，根据示例实施例的上半导体芯片22e可以包括信号区域sr和导热区域tr。导热区域tr可以包括第一导热区域tr1和第二导热区域tr2。上半导体芯片22e可以是图1所示的第二半导体芯片200。
142.在信号区域sr中，信号凸块bmp
‑
s可以形成在第一水平方向(x方向)上具有第一节距ps
‑
x并且在第二水平方向(y方向)上具有第二节距ps
‑
y的矩阵。在第一导热区域tr1中，导热凸块bmp
‑
t可以形成在第一水平方向(x方向)上具有第三节距ptb
‑
x并且在第二水平方向(y方向)上具有第四节距ptb
‑
y的矩阵。在第二导热区域tr2中，导热凸块bmp
‑
t可以形成在第一水平方向(x方向)上具有第五节距ptlb
‑
x并且在第二水平方向(y方向)上具有第六节距ptlb
‑
y的矩阵。
143.第五节距ptlb
‑
x的值可以大于第三节距ptb
‑
x的值，并且第六节距ptlb
‑
y的值可以大于第四节距ptb
‑
y的值。在示例实施例中，第五节距ptlb
‑
x可以是第三节距ptb
‑
x的2倍、3倍或更大的整数倍，并且第六节距ptlb
‑
y可以是第四节距ptb
‑
y的2倍或3倍的整数倍。在示例实施例中，第三节距ptb
‑
x可以是布线节距pla的2倍、3倍或更大的整数倍，或者第四
节距ptb
‑
y可以是布线节距pla的2倍或3倍的整数倍。
144.连接到信号凸块bmp
‑
s的信号通路pva
‑
s可以具有第一水平宽度w1，并且连接到导热凸块bmp
‑
t的导热通路pva
‑
t可以具有第二水平宽度w2。
145.尽管仅在图6a至图6d所示的半导体芯片20d、20e、22d和22e中示出了虚设布线图案mlxa
‑
d，但是图4a至图5d所示的半导体芯片20、20a、22、22a、20b、20c、22b和22c还可以包括位于与最上面的布线图案mlx相同的垂直高度处的虚设布线图案。
146.图7是根据示例实施例的半导体封装件的截面图。
147.参照图7，根据示例实施例的半导体封装件2000可以包括其上安装有内置件500的主板600、子半导体封装件1000(其附接到内置件500并且包括第一半导体芯片100和第二半导体芯片200)以及第三半导体芯片400。子半导体封装件1000可以是图1所示的半导体封装件1000，并且下面将一起参照图1对子半导体封装件1000进行描述。另外，半导体封装件2000可以被称为系统。
148.子半导体封装件1000可以通过多个第一连接凸块160附接到内置件500。因为第一连接凸块160类似于第二连接凸块260，所以将省略其详细描述。第一连接凸块160可以电连接到第一半导体芯片100的第一布线结构120。第一连接凸块160可以为子半导体封装件1000提供信号、电力和接地中的至少一种。在示例实施例中，与图1所示的信号凸块260s类似，每个第一连接凸块160可以为子半导体封装件1000提供信号、电力和接地中的至少一种，并且可以不仅仅执行如图1所示的导热凸块260t那样的散热功能。
149.尽管图7示出了半导体封装件2000包括两个子半导体封装件1000，但是半导体封装件2000可以包括一个子半导体封装件1000，或者三个或更多个子半导体封装件1000。
150.第三半导体芯片400可以包括在有源表面上具有第三半导体器件412的第三半导体衬底410、多个顶表面连接焊盘420、第三前表面保护层440和附接到顶表面连接焊盘420的多个第三连接凸块460。第三半导体芯片400可以是例如中央处理单元(cpu)芯片、图形处理单元(gpu)芯片或应用处理器(ap)芯片。
151.第三半导体衬底410可以是类似于图1所示的第一半导体衬底110或第二半导体衬底210的组件，第三半导体器件412可以是类似于图1所示的第一半导体器件112或第二半导体器件212的组件，第三前表面保护层440可以是类似于图1所示的第一前表面保护层140或第二前表面保护层240的组件，并且第三连接凸块460可以是类似于图1所示的第一连接凸块160或第二连接凸块260的组件，因此将省略其详细描述。在示例实施例中，顶表面连接焊盘420可以均包括铝、铜和镍中的至少一种。
152.内置件500可以包括基础层510、分别布置在基础层510的顶表面和底表面上的第一顶表面焊盘522和第一底表面焊盘524、以及穿透基础层510并且电连接第一顶表面焊盘522和第一底表面焊盘524的第一布线路径530。
153.基础层510可以包括半导体、玻璃、陶瓷或塑料。例如，基础层510可以包括硅。第一布线路径530可以是连接到位于基础层510的顶表面上的第一顶表面焊盘522和/或位于基础层510的底表面上的第一底表面焊盘524的布线层，和/或将第一顶表面焊盘522和第一底表面焊盘524电连接到基础层510的内部的内通路电极。电连接子半导体封装件1000和内置件500的第一连接凸块160以及电连接第三半导体芯片400和内置件500的第三连接凸块460可以连接到第一顶表面焊盘522。
154.第一底部填充层380可以位于子半导体封装件1000与内置件500之间，并且第二底部填充层480可以位于第三半导体芯片400与内置件500之间。第一底部填充层380和第二底部填充层层480可以分别围绕第一连接凸块160和第三连接凸块460。
155.半导体封装件2000还可以包括封装模制层900，封装模制层900在内置件500上围绕子半导体封装件1000的侧表面和第三半导体芯片400的侧表面。封装模制层900可以包括例如emc。在示例实施例中，封装模制层900可以覆盖子半导体封装件1000的顶表面和第三半导体芯片400的顶表面。在另一个示例实施例中，封装模制层900可以不覆盖子半导体封装件1000的顶表面和第三半导体芯片400的顶表面。例如，散热构件可以附接到子半导体封装件1000和第三半导体芯片400上，热界面材料(tim)层位于散热构件与子半导体封装件1000和第三半导体芯片400之间。tim层可以是例如矿物油、油脂(grease)、填缝腻子(gap filler putty)、相变凝胶、相变材料焊盘或粉末填充的环氧树脂(powder filled epoxy)。散热构件可以是例如散热器、散热片、散热管或液体冷却的冷板。
156.板连接端子540可以附接到第一底表面焊盘524上。板连接端子540可以电连接内置件500和主板600。
157.主板600可以包括基础板层610、分别布置在基础板层610的顶表面和底表面上的第二顶表面焊盘622和第二底表面焊盘624、以及穿透基础板层610并电连接第二顶表面焊盘622和第二底表面焊盘624的第二布线路径630。
158.在示例实施例中，主板600可以是印刷电路板。例如，主板600可以是多层印刷电路板。基础板层610可以包括选自酚醛树脂、环氧树脂和聚酰亚胺的至少一种材料。
159.暴露第二顶表面焊盘622和第二底表面焊盘624的阻焊层(未示出)可以分别形成在基础板层610的顶表面和底表面上。板连接端子540可以连接到第二顶表面焊盘622，并且外部连接端子640可以连接到第二底表面焊盘624。板连接端子540可以电连接在第一底表面焊盘524与第二底表面焊盘624之间。连接到第二底表面焊盘624的外部连接端子640可以将半导体封装件2000连接到外部。
160.在示例实施例中，半导体封装件2000可以不包括主板600，并且内置件500的板连接端子540可以用作外部连接端子。
161.如上所述，实施例涉及具有堆叠的半导体芯片的半导体封装件。实施例可以提供具有堆叠的半导体芯片的半导体封装件，该半导体封装件具有改善的可靠性和操作稳定性。
162.本文已经公开了示例实施例，并且尽管采用了特定术语，但是仅以一般和描述性意义来使用和解释它们，而不是出于限制的目的。在某些情况下，在提交本技术时，对于本领域普通技术人员而言显而易见的是，结合特定实施例描述的特征、特性和/或元件可以单独使用或与结合其他实施例描述的特征、特性和/或元件组合使用，除非另外特别指出。因此，本领域技术人员将理解的是，在不脱离如所附权利要求阐述的本发明的精神和范围的情况下，可以进行形式和细节上的各种改变。