铁电随机存取存储器(FeRAM)器件及其形成方法与流程

铁电随机存取存储器(feram)器件及其形成方法
技术领域
1.本技术的实施例涉及铁电随机存取存储器(feram)器件及其形成方法。


背景技术：

2.铁电随机存取存储器(feram)是采用铁电层来存储状态(“0”或“1”)的存储器件。二进制“0”和“1”以两种可能的电极化中的一种存储在每个数据存储单元中。
3.feram的写入操作是通过对横跨铁电层施加电场对铁电层任一侧的电极进行充电，迫使铁电层内部的原子向“上”或“下”定向(取决于电荷的极性)，从而存储“1”或“0”来完成。
4.在feram单元的读取操作中，该feram单元被迫使进入选择状态，例如“0”。如果该单元已经保持“0”，则没有脉冲产生。如果该feram 保持“1”，则铁电层中的原子的重新定向将引起短暂的电流脉冲。该脉冲的存在意味着该单元保持为“1”。由于这个工艺将覆写该单元，因此读取 feram是破坏性工艺，需要对该单元进行重新写入。


技术实现要素：

5.本技术的一些实施例提供了一种形成铁电随机存取存储器器件的方法，包括：形成底部电极层；在所述底部电极层上方沉积第一铁电层，其中，第一铁电层是非晶的；在所述第一铁电层上方沉积第二铁电层，其中，所述第二铁电层具有多晶结构；在所述第二铁电层上方沉积第三铁电层，其中，所述第三铁电层是非晶的；在所述第三铁电层上方沉积顶部电极层；以及图案化所述顶部电极层、所述第三铁电层、所述第二铁电层、所述第一铁电层和所述底部电极层，以形成铁电随机存取存储器(feram)单元。
6.本技术的另一些实施例提供了一种铁电随机存取存储器器件，包括：铁电随机存取存储器(feram)单元，包括：底部电极；层叠铁电层，所述层叠铁电层包括：第一非晶铁电层，位于所述底部电极上方；第一多晶铁电层，位于所述第一非晶铁电层上方；第二非晶铁电层，位于所述第一多晶铁电层上方；和第二多晶铁电层，位于所述第二非晶铁电层上方；以及顶部电极，位于所述第二多晶铁电层上方。
7.本技术的又一些实施例提供了一种铁电随机存取存储器器件，包括：底部电极；第一多个铁电层，位于所述底部电极上方，其中，所述第一多个铁电层由具有第一结晶温度的第一材料形成；第二多个铁电层，位于所述底部电极上方，其中，所述第一多个铁电层和所述第二多个铁电层交替堆叠，并且其中，所述第二多个铁电层由具有第二结晶温度的第二材料形成；并且所述第二结晶温度低于所述第一结晶温度；以及顶部电极，位于所述第一多个铁电层和所述第二多个铁电层上方。
附图说明
8.当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的
尺寸可以任意地增大或减小。
9.图1至图6示出了根据一些实施例的包括层叠铁电层的铁电随机存取存储器(feram)的形成中的中间阶段的截面图。
10.图7a、图7b、图8a、图8b、图9a、图9b、图10a和图10b示出了根据一些实施例的包括两个交替层的层叠铁电层的形成中的中间阶段的截面图。
11.图11示出了根据一些实施例的低结晶温度材料的核。
12.图12示出了根据一些实施例的包括三个交替层的层叠铁电层。
13.图13示出了根据一些实施例的作为原子层沉积(ald)循环数量的函数的铁电层的o
‑
相强度。
14.图14和图15分别示出了根据一些实施例的均质铁电层和层叠铁电层的电容
‑
电压(cv)曲线对比。
15.图16示出了根据一些实施例的用于形成包括层叠铁电层的feram单元的工艺流程。
具体实施方式
16.以下公开内容提供了许多用于实现本发明的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实施例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
17.而且，为便于描述，在此可以使用诸如“在
…
之下”、“在
…
下方”、“下部”、“在
…
之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
18.提供了包括层叠铁电层的feram单元及其形成方法。根据本发明的一些实施例，层叠铁电层包括具有第一结晶温度的第一铁电层和具有低于第一结晶温度的第二结晶温度的第二铁电层。第一铁电层和第二铁电层的形成可以重复。第二铁电层可以具有多晶结构，并且第二铁电层的晶粒尺寸受到第二铁电层的厚度的限制。因此，feram单元的性能得到改进。本文所讨论的实施例将提供能够生产或使用本发明的主题的实例，本领域的普通技术人员将容易理解可以进行的修改，同时保持在不同实施例的预期范围内。贯穿各个视图和示例性实施例，类似的参考标号用于指定类似的元件。尽管可以将方法实施例讨论为按照特定顺序实施，但是可按照任何逻辑顺序实施其他方法实施例。
19.图1至图6示出了根据本发明的一些实施例的feram单元的形成中的中间阶段的截面图。图示的feram单元可以是feram阵列中的一部分，该阵列包括布置为多个行和列的feram单元。相对应的工艺也示意性地反映在图16所示的工艺流程中。
20.参照图1，形成晶圆10。晶圆10中包括多个相同的器件管芯。根据本发明的一些实
施例，晶圆10包括半导体衬底20和形成在半导体衬底20的表面处的部件。半导体衬底20可以包括或由晶体硅、晶体锗、硅锗、碳掺杂的硅，或iii
‑
v族化合物半导体(诸如gaasp、alinas、algaas、gainas、 gainp、gainasp)等形成。半导体衬底20还可以是块状半导体衬底或绝缘体上半导体(soi)衬底。浅沟槽隔离(sti)区域22可以形成在半导体衬底20中以隔离半导体衬底20中的不同区域和器件。
21.根据本发明的一些实施例，晶圆10包括形成在半导体衬底20的顶面处的集成电路器件。根据一些实施例，集成电路器件可以包括互补金属氧化物半导体(cmos)晶体管、电阻器、电容器、二极管等。
22.集成电路器件可包括晶体管26，晶体管26包括源极/漏极区28a和28b。衬底24上方形成栅极电介质30。根据一些实施例，栅极电介质30包括氧化硅、高k介电材料，诸如hfo2、la2o3等，或它们的复合层。在栅极电介质30上方形成栅电极32。栅电极32可由多晶硅、金属、金属合金等形成。栅极接触插塞34与源极/漏极接触插塞36a和36b形成为电连接至栅电极32和源极/漏极区域28a和28b。栅极电介质30、栅电极32、栅极接触插塞34和源极/漏极接触插塞36a和36b位于层间电介质38中。根据一些实施例，层间电介质38包括氧化硅、磷硅酸盐玻璃(psg)、硼硅酸盐玻璃(bsg)、硼掺杂的磷硅酸盐玻璃(bpsg)、氟掺杂的硅酸盐玻璃(fsg) 等。可以形成(或可以不形成)蚀刻停止层40。蚀刻停止层40可以用于 feram层的图案化以形成feram。使用虚线示出蚀刻停止层40以表示其可以或可以不形成。根据一些实施例，蚀刻停止层40由诸如氮化硅、氧化硅、氮氧化硅等的介电材料形成。
23.图2至图5示出了根据一些实施例的feram单元50(图5)的形成中的中间阶段。应该理解，尽管后序附图示出了形成的feram单元50直接位于层间电介质38上方，但feram单元50也可以形成在高于或低于层间电介质38的任何一层中。例如，feram单元50可以形成在金属间电介质(imd)中，金属间电介质是层间电介质38上方的互连结构。金属线和通孔可形成在这个互连结构中，金属线和通孔可形成在feram单元形成的同一介电层处。金属间电介质(imd)可以由低k介电材料形成。feram 单元50也可以形成在互连结构上方，并且也可形成在钝化层中，该钝化层由非低k介电层形成。
24.参考图2，沉积底部电极层42。相应的步骤示出为如图16所示的工艺流程图200中的工艺202。底部电极层42包括导电材料，该导线材料包括但不限于w、tan、tin、ti、ru、pt、ir等、它们的合金，和/或它们的复合物。底部电极层42的厚度t1可在约和约之间的范围内。
25.参照图3，在底部电极层42上沉积层叠铁电层44。相应的步骤示出为如图16所示的工艺流程图200中的工艺204。在图3中，层叠铁电层44 示意性地示出，且用于形成层叠铁电层44的细节在图7a、图7b、图8a、图8b、图9a、图9b、图10a和图10b中详细示出。参考图7a和图7b，根据一些实施例，沉积铁电层44a
‑
1。相应的步骤示出为如图16所示的工艺流程图200中的工艺206。根据本发明中的可选实施例，跳过铁电层44a
‑
1的沉积，铁电层44p
‑
1(图8a)直接沉积在底部电极层42上。因此，工艺206在图16中以虚线框示出，以表示该工艺可以执行或可以不执行。图7a示意性地示出了铁电层44a
‑
1的原子层，以一行圆圈代表铁电层44a
‑
1中的一行分子。应该意识到，这些圆圈的布置并不意味着在铁电层44a
‑
1中存在晶体结构。而且，这种布置代表了铁电层44a
‑
1中的原子层。图7b绘制为示出在铁电层44a
‑
1中没有晶体结构并且没有晶粒。根据本发明的一些实施例，铁电层44a
‑
1包括或由高k介电材料形成，
高k介电材料也可以是铁电材料。沉积可以使用原子层沉积 (ald)执行，其能够准确控制铁电层的原子层形成的数量，并且因此，能够准确控制铁电层44a
‑
1的厚度。根据可选实施例，使用诸如化学汽相沉积(cvd)的其他沉积方法。这些实施例的工艺被控制为实现期望的厚度。
26.根据一些实施例，铁电层44a
‑
1的沉积工艺开始前，晶圆10(图3) 的温度被调整到理想的晶圆温度，其可介于约250℃到300℃之间的范围内。铁电层44a
‑
1的材料选择为具有高于晶圆温度的第一结晶温度ctemp1。例如，诸如hfox(氧化铪(hfo2)或hfo)的氧化铪基材料可以用于形成铁电层44a
‑
1，并且结晶温度高于晶圆温度的其他铁电材料也可被使用。例如，也可以使用诸如氧化硅(siox)、氧化铝(alox)、氧化钇(y2o) 等。
27.根据其中使用ald来沉积hfo2作为铁电层44a
‑
1的一些实施例，前体材料可以包括含hf前体，诸如四(乙基甲胺基)铪(temah)，和氧化剂，诸如臭氧(o3)、氧气(o2)、水蒸气(h2o)等。该沉积可以包括一个或多个ald循环，在每个ald循环中沉积一个hfo2原子层。为了具有良好的隔离能力以防止下面的底部电极层42中的晶粒(如果有的话)生长到上面的层中，如将在随后的段落中讨论的那样，可以形成约三层或更多层的铁电层44a
‑
1。根据一些实施例，每个ald循环包括将temah 脉冲到生产工具的反应室中，净化temah，例如使用氮气(n2)或其他惰性气体，脉冲氧化剂，以及净化氧化剂。因此，得到的铁电层44a
‑
1可以包括约3个原子层，也可能多个(如4、5、6或更多)原子层。铁电层 44a
‑
1的厚度t2可在介于约到约之间的范围内。
28.由于晶圆温度低于铁电层44a
‑
1的结晶温度，铁电层44a
‑
1形成为非晶层，并且没有晶粒或基本没有晶粒形成在铁电层44a
‑
1中。为确保没有晶粒形成在铁电层44a
‑
1中，晶圆温度可低于铁电层44a
‑
1的结晶温度，例如温差大于约25℃或50℃。
29.参照图8a和图8b，沉积多晶铁电层44p
‑
1。相应的步骤示出为如图 16所示的工艺流程图200中的工艺208。图8a示意性地示出了铁电层44a
‑
1 的原子层。图8b绘制为示出铁电层44a
‑
1中的晶粒43
‑
1。根据本发明的一些实施例，铁电层44p
‑
1包括或由高k介电材料(其实铁电材料)形成。沉积也可使用ald执行，同时也可以使用诸如cvd的其他沉积方法。
30.根据一些实施例，铁电层44p
‑
1的沉积可以在与用于沉积铁电层44a
‑
1 相同的晶圆温度下执行，该晶圆温度可以例如，介于约250℃到约300℃之间的范围内。铁电层44p
‑
1的材料选择为具有低于晶圆温度的第二结晶温度ctemp2。例如，氧化锆(zro2)的结晶温度介于约200℃到约250℃之间的范围内，可以用于形成铁电层44p
‑
1，并且也可以使用具有低于晶圆温度的结晶温度的其他铁电材料。例如，也可以使用诸如zrox、siox、taox、 alox、tiox、yox、gdox、laox、srox等以及他们的组合。
31.根据可选实施例，在沉积铁电层44a
‑
1过度至沉积铁电层44p
‑
1时，晶圆温度增加，从而使得铁电层44p
‑
1在比沉积铁电层44a
‑
1高的温度下沉积。这可以确保铁电层44p
‑
1中晶粒的形成。
32.根据一些实施例，其中，使用ald来沉积用于铁电层44p
‑
1的zrox，前体材料可以包括含zr前体以及氧化剂，含zr前体诸如四(二甲胺基) 锆(zr(nme2)4)、四(甲乙胺基)锆(zr(nmeet)4)、四(二乙胺基)锆(zr(net2)4)，氧化剂诸如臭氧(o3)、氧气(o2)、水蒸气(h2o)等。该沉积包括多个ald循环，在每个ald循环中沉积铁电层44p
‑
1的一个原子层。根据一些实施例，每个ald循环包括将含zr前体脉冲至反应室中、净化含zr 前体、脉冲氧化剂，以及净化
氧化剂。因此，得到的铁电层44p
‑
1可以包括多个原子层。原子层总数以及铁电层44p
‑
1的相应厚度将在后续段落中讨论。根据一些实施例，铁电层44p
‑
1的adl循环总数大于铁电层44a
‑
1 的adl循环总数。根据一些可选实施例，铁电层44p
‑
1的adl循环总数等于或小于铁电层44a
‑
1的adl循环总数。
33.由于晶圆温度高于铁电层44p
‑
1的结晶温度，铁电层44p
‑
1形成为具有包括多个晶粒43
‑
1的多晶结构。为确保在铁电层44p
‑
1中形成晶粒，铁电层44p
‑
1的结晶温度可低于晶圆温度，例如温差大于约20℃。
34.图7b示意性地示出了形成在铁电层44p
‑
1中的晶粒43
‑
1。根据一些实施例，一些晶粒43
‑
1的高度h1等于铁电层44p
‑
1的厚度t3，这意味着这些晶粒的扩展贯穿铁电层44p
‑
1的生长。也会存在一些晶粒的高度小于厚度t3。
35.根据一些实施例，铁电层44a
‑
1和铁电层44p
‑
1的选择和形成包括分别选择具有结晶温度ctemp1和ctemp2的两种铁电材料，其中结晶温度 ctemp1高于结晶温度ctemp2。而且，铁电层44a
‑
1和铁电层44p
‑
1的材料选择为使得它们的结晶温度差(ctemp1
‑
ctemp2)足够大，例如大于约50℃，或者介于约50℃到300℃之间的范围内。用于沉积铁电层44a
‑
1和铁电层44p
‑
1的晶圆温度选择为低于结晶温度ctemp1且高于结晶温度 ctemp2，并与两个温度ctemp1和ctemp2之间有充分的间隔，从而使得铁电层44a
‑
1没有晶粒而铁电层44p
‑
1具有晶粒。
36.图13示出了作为其中原子层的函数的多晶铁电层的正交相(o
‑
相)强度。y轴代表o
‑
相强度，而x轴代表原子层的总数(其对应于铁电层的厚度)。应意识到随着原子层数量的增加，晶粒尺寸也随之增加，这是因为晶粒可以扩展贯穿铁电层的整个厚度，如图8b所示。图13揭示了随着原子层数量的增加，例如当数量从1增加到7时，该o
‑
相峰值强度(o
‑
相的峰位置在(铁电相)30.4度处测量)相应增加，这意味着通过切换铁电偶极子可以感应出更强的电流。如图14和图15所示，由于电流的增大，所得的feram的性能随着原子层数量的增加而得到提高。例如，具有7个原子层的铁电层的o
‑
相峰值强度比具有一个原子层的铁电层的o
‑
相峰值强度高59％。
37.图14和图15示出了两个feram的cv曲线的对比。图14所示的cv 曲线从具有一个原子层的铁电体材料样本中获得。图14中的feram的电容为约0.3e
‑
11法。图15所示的cv曲线从具有五个原子层的铁电体材料样本中获得。图15中的feram的电容为约0.6e
‑
11法，比图14中的样本几乎提高了100％。这表明铁电材料的厚度从一个原子层增加到五个原子层对提高feram的性能具有显著的效果。
38.返回参考图13，当原子层数量增加到特定水平，例如，大致10个(或介于7和10之间的数量)，则o
‑
相峰值强度回降。这表明晶粒的尺寸不能太大。贯穿描述，具有最大o
‑
相峰值强度的铁电层的厚度称为阈值厚度，并且如果铁电层的厚度超过该阈值厚度，o
‑
相强度将会不利地下降。相应地，对应于阈值厚度的原子层数量也称为原子层的阈值量，并且如果原子层的数量超过阈值量，则o
‑
相强度也会不利地下降。因此，根据本发明的一些实施例，采用了通过将原子层数量和铁电层44p
‑
1的厚度限制为等于或低于相应阈值量和阈值厚度来限制晶粒的尺寸的方式。根据一些实施例，取决于材料，铁电层44p
‑
1中的原子层数量等于或小于10，并且可以小于约7，并且可以在约5到7之间的范围内。如果从厚度的观点考虑(而不是从原子层数量的观点)，铁电层44p
‑
1的厚度t3(图8b)可以选择为小于约并且可
以在约和约之间的范围内。根据一些实施例，限制晶粒43
‑
1的尺寸可以通过在铁电层44p
‑
1上沉积非晶铁电层来实现，如图9a和图9b所示，以终止晶粒的生长。
39.参照图9a和图9b，沉积铁电层44a
‑
2。相应的步骤示出为如图16所示的工艺流程图200中的工艺210。根据一些实施例，铁电层44a
‑
2由与铁电层44a
‑
1相同或不同的材料形成。根据一些实施例，铁电层44a
‑
2包括或由hfox形成。此外，用于沉积铁电层44a
‑
2的晶圆温度可以与用于沉积铁电层44a
‑
1和44p
‑
1的晶圆温度相同或不同。用于沉积铁电层44a
‑
2 的晶圆温度低于铁电层44a
‑
2的材料的结晶温度。因此，铁电层44a
‑
2沉积为非晶层，并且铁电层44p
‑
1中的晶粒不会生长至铁电层44a
‑
2中。铁电层44a
‑
2的沉积可以使用ald、cvd等执行。贯穿描述，当晶粒称为从第一层“生长”至第二层时，这意味着第一层中的晶格布置被带入第二层，虽然第一层和第二层由不同材料形成。
40.因为铁电层44a
‑
2是非晶的，晶粒43
‑
1(图9b)终止于铁电层44p
‑
1 与铁电层44a
‑
2接触处。晶粒43
‑
1的晶粒尺寸由此被限制。为了有效阻止晶粒生长延伸进入将沉积在铁电层44a
‑
2上方的铁电层44p
‑
2中，铁电层 44a
‑
2需要具有一定的厚度，例如，约3个原子层或更多。另一方面，铁电层44a
‑
2趋于形成单斜相，并且不能对feram感应电流。因此，铁电层44a
‑
2的厚度不能太大，并可小于约5个电子层，因为多于停止晶粒生长所需的层的额外原子层是功能上不明智的浪费。应该意识到，铁电层 44a
‑
2的一个原子层，或有时两个原子层对于停止晶粒生长是不够的。因此，铁电层44a
‑
2的厚度t4可以等于或大于3个原子层(约)，并且可以在约3个原子层(约)到约18个原子层(约)之间的范围内。
41.在铁电层44a
‑
2沉积之后，沉积铁电层44p
‑
2。相应的步骤示出为如图16所示的工艺流程图200中的工艺212。根据一些实施例，铁电层44p
‑
2 与铁电层44p
‑
1由相同材料形成。例如，铁电层44p
‑
2可以包括或由选自用于沉积铁电层44p
‑
1的相同组的备选材料的材料，并且该材料可以包括zrox、siox、taox、alox、tiox、yox、gdox、laox、srox等，或它们的组合。
42.此外，用于沉积铁电层44p
‑
2的晶圆温度可以与用于沉积铁电层44a
‑
1、 44p
‑
1和44a
‑
2的晶圆温度相同或不同。用于沉积铁电层44p
‑
2的晶圆温度也高于铁电层44p
‑
2的材料的结晶温度。因此，铁电层44p
‑
2沉积成为多晶层。铁电层44p
‑
2中的晶粒43
‑
2在图9b中示意性地示出。晶粒43
‑
2通过非晶铁电层44a
‑
2与晶粒43
‑
1物理分隔开。
43.铁电层44p
‑
2的沉积可使用ald、cvd等执行。当使用ald时，ald 循环的总量可以接近于，以及低于或小于相应的阈值量。例如，ald循环的数量可以等于约7，或更小，并且可以例如介于约5和约7之间的范围内。铁电层44p
‑
2的厚度可以被控制为等于或小于阈值厚度。例如，当使用cvd时，其不具有循环，该阈值厚度被用作控制沉积工艺的标准。
44.应该理解，铁电层44a
‑
2的形成将铁电层44p
‑
2与铁电层44p
‑
1分隔开，有效地控制了铁电层44p
‑
1中的晶粒生长成理想的尺寸，其中，晶粒的高度等于或小于铁电层44p
‑
1的厚度t3。换句话说，铁电层44p
‑
2的晶粒是重新形成的，而不是从铁电层44p
‑
1中的晶粒扩展的。这也允许控制铁电层44p
‑
2中的晶粒尺寸。
45.贯穿本发明的描述，非晶铁电层和多晶铁电层统称为复合铁电层。复合铁电层的形成称为复合沉积循环。图9a示出了两个复合铁电层，其中第一复合铁电层包括铁电层44a
‑
1和44p
‑
1，并且第二复合铁电层包括铁电层 44a
‑
2和44p
‑
2。第一和第二复合铁电层进一步与更多的复合铁电层进行层叠，使得所得的层叠铁电层具有更大的厚度。所得复合层
叠铁电层称为铁电层44，如图3所示。
46.图10a和图10b示出了更多复合铁电层的形成。顶部复合铁电层包括铁电层44a
‑
n和44p
‑
n，其中，n是等于或大于3的序列号。相应的步骤示出为图16所示的工艺流程图200中的工艺210。贯穿描述，铁电层44a
‑
1 至铁电层44a
‑
n也被单独地和共同地称为铁电层44a，并且铁电层44p
‑
1 至铁电层44p
‑
n也被单独地和共同地称为铁电层44p。根据一些实施例，标号n可以介于约3到约6之间的范围内。应该意识到，复合铁电层的总数量也可以是2或1，这意味着层叠铁电层44(图3)的形成可以在图8a或图9a所示的工艺结束时完成，或在图10a所示的工艺结束时完成。诸如铁电层44a
‑
n及其下面的层44a的材料、形成方法以及厚度的细节，可以参考铁电层44a
‑
1和44a
‑
2的那些找到。铁电层44a
‑
n及其下面的层44a 的细节，也可以参考铁电层44p
‑
1和44p
‑
2的那些找到。
47.应该意识到，总体上，铁电他层44的厚度的增加使得所得的feram 的电流增加。如果铁电层44整体由均质材料形成，然而，铁电层44中的晶粒也将随着铁电层44的增加而增加，并最终超过阈值厚度。因此，将发生图13中的效果。这就意味着铁电层44的厚度具有上限，使得通过增加厚度来增加feram的电流的增加也具有上限。本发明的实施例中，铁电层44的厚度随着复合铁电层的数量的增加而增加，同时晶粒尺寸由单个层叠铁电层的厚度限制。相应地，在图10a和图10b中所示的实例中，存在 n个铁电层44p，并且相应的feram中的感应电流由n个铁电层44p的总厚度决定。
48.根据一些实施例，贯穿整个铁电层44形成，晶圆10的温度保持不变，并且44a(包括44a
‑
1至44a
‑
n)和44p(包括44p
‑
1至44p
‑
n)的材料是交替的。铁电层44a
‑
1至44a
‑
n可由相同材料(诸如hfox)形成，并且可以具有相同的厚度(ald循环的数量)。铁电层44p
‑
1至44p
‑
n可由相同材料(诸如zrox)形成，并且可以具有相同的厚度(ald循环的数量)。在一些可选实施例中，在非晶铁电层44a
‑
1至44a
‑
n的形成中的晶圆温度、材料和/或ald循环数量(即厚度)可以以任何组合彼此不同，和/或多晶铁电层44p
‑
1至44p
‑
n的形成中的晶圆温度、材料和/或ald循环数量可以以任何组合彼此不同。
49.在示出的实施例中，非晶铁电层44a
‑
1示出为铁电层44中的底层，而多晶铁电层44p
‑
n是顶层。根据一些可选实施例，在任何组合中，底层和顶层的每个可以是非晶铁电层44a或多晶铁电层44p，从而提供交替的非晶铁电层和多晶铁电层。取决于材料，厚度比率t3/t4可介于1:1至1:4之间的范围内。
50.应该意识到，根据一些实施例，非晶层44a可以由高k介电材料或可选地非高k材料形成，并且可以由铁电材料或非铁电材料形成，从而停止多晶铁电层44p中的晶粒的生长。
51.图11也示出了层叠铁电层44。图11与图10a相似，除了核45在图 11示出以表示基于铁电层44p中的核45的晶粒的生长。也示意性地示出了从铁电层44p扩散至它们相邻的铁电层44a的原子47。
52.根据本发明的可选实施例，图12示出了铁电层44。根据一些实施例，铁电层44
‑
1至44
‑
n本质上与图10a和图10b所示的相应层相同，并且因此这里不再重复。铁电层44p的每个可以进一步包括较低层(使用字母“l”表示)和较高层(使用字母“u”表示)。例如，铁电层44p
‑
1包括较低层 44p
‑
1l和较高层44p
‑
1u。铁电层44p
‑
1l和44p
‑
1u在此处讨论为实例，并且诸如44p
‑
2l和44p
‑
2u至44p
‑
nl和44p
‑
nu的其他层的细节也可从铁电层44p
‑
1l和44p
‑
1u的讨论中推导出。
53.铁电层44p
‑
1l和44p
‑
1u二者的结晶温度都低于晶圆10(图3)的晶圆温度。因此，铁电层44p
‑
1l和44p
‑
1u都具有其中形成有晶粒的多晶结构。铁电层44p
‑
1l和44p
‑
1u的材料彼此不同，并且铁电层44p
‑
1l和44p
‑
1u 的每个可以包括或由选自zrox、siox、taox、alox、tiox、yox、gdox、laox、srox等，或它们的组合的材料形成，同时也可以使用其他材料。铁电层44p
‑
1l中形成的晶粒可能会或可能不会延伸至铁电层44p
‑
1u中。因此，如图12所示，一些晶粒可以从铁电层44p
‑
1l的底部延伸至铁电层 44p
‑
1u的顶部。一些其他晶粒可以限制在铁电层44p
‑
1l和铁电层44p
‑
1u 中。例如，一些晶粒可以从铁电层44p
‑
1l底部延伸并终止在铁电层44p
‑
1l 的顶部处，而一些其他晶粒可以从铁电层44p
‑
1u底部延伸并终止在铁电层 44p
‑
1u的顶部处。铁电层44p
‑
1l和铁电层44p
‑
1u中的原子层的总数量可以等于或小于阈值量，并且可以介于约5至7之间的范围内。根据一些实施例，铁电层44p
‑
1l具有比铁电层44p
‑
1u低的结晶温度，从而可以在铁电层44p
‑
1l中较好地构建晶粒，从而使得铁电层44p
‑
1u中晶粒的生长更好。根据一些实施例，铁电层44p
‑
1l具有与铁电层44p
‑
1u相同或更高的结晶温度。
54.参考图4，层叠铁电层44形成后，如前文所讨论，顶部电极层46沉积在底部电极层42上。相应的步骤示出为如图16所示的工艺流程图200 中的工艺214。顶部电极层包括导电材料，导电材料包括但不限于w、tan、 tin、ti、ru、pt、ir等、他们的合金，和/或它们的复合层。顶部电极层 46的厚度可在约和约之间的范围内。
55.然后执行图案化工艺以图案化顶部电极层46、层叠铁电层44和底部电极层42。相应的步骤示出为如图16所示的工艺流程图200中的工艺216。根据一些实施例，如图5所示，施加并且图案化蚀刻掩模48(其可以包括光刻胶)。蚀刻掩模48用于蚀刻顶部电极层46、层叠铁电层44和底部电极层42。可以使用层40作为蚀刻停止层，或介电层38作为蚀刻停止层(如果层40没有形成)来执行蚀刻。在蚀刻工艺之后，去除蚀刻掩模48。顶部电极层46、层叠铁电层44和底部电极层42的剩余部分分别称为顶部电极46’、层叠铁电层44’和底部电极42’，这些统称为feram单元50。在 feram单元50形成的同时，可以形成为布置为多个行和列feram单元的阵列，该feram单元具有与feram单元50相同的结构。
56.图6示出了介电层54的形成，其环绕feram单元50，并且还包括覆盖feram的部分。相应的步骤示出为如图16所示的工艺流程图200中的工艺218。根据一些实施例，介电层54包括或由氧化硅、氮化硅、氮氧化硅、低k介电层等形成。接触插塞56形成在顶部电极46’上方并与顶部电极46’接触。相应的步骤示出为如图16所示的工艺流程图200中的工艺220。接触插塞56可以包括或由钛、氮化钛、钽、氮化钽、钨、铜等或它们的复合物形成。
57.图6还包括电连接至feram单元50的控制电路58。控制电路58包括对操作feram单元50施加适当电压和电流并且对feram单元50执行读取和写入操作的电路。对于写入操作，控制电路58通过施加电场对层叠铁电层44充电，因此迫使铁电层44内部的原子向“上”或“下”取向(取决于电荷的极性)，从而存储“1”或“0”。在对feram单元50读取操作中，控制电路58迫使feram单元50进入选择状态，例如“0”。如果 feram单元50已经保持“0”，则没有脉冲产生。如果feram单元50 保持“1”，则铁电层44中的原子的重新定向将引起短暂的电流脉冲。控制电路58通过确定该脉冲是否出现读取feram单元50的状态，并且如果检测到脉冲，其意味着feram单元50保持“1”。因为该工艺覆写feram 单元50，因此读取feram单元50是破坏性工艺，并且控制电路58进一步将feram单元50写回至“1”。
58.本发明的实施例显示出提高的器件性能。形成了具有均质铁电层的第一样本feram单元和具有层叠铁电层的第二样本feram单元，二者都具有0.135μm的单元尺寸。第一样本feram单元的存储窗口(mw)为约 0.1v，而第二样本feram单元的mw提高为约0.5v。第一样本feram 单元的共用窗口为约0v，而第二样本feram单元的共用窗口提高为约 0.1v。此外，在31个样本中，9个(30％)具有均质铁电层的样本feram 单元在擦除和编程之间有重叠，是有缺陷的。作为对比，31个包括层叠铁电层的样本feram单元是都没有缺陷的。
59.本发明的实施例具有一些有利特征。通过增加具有正交相(具有多晶结构)的铁电层的总厚度，提高了所得feram的性能。然而，铁电层厚度的增加可能会导致晶粒的尺寸增加至使正交相强度不期望地下降的阈值厚度。根据本发明的一些实施例，形成非晶铁电层(通过采用高结晶温度的材料)以破坏晶粒尺寸的增加，从而通过增加铁电体材料的厚度来提高 feram性能。
60.根据本发明的一些实施例，方法包括形成底部电极层，在底部电极层上方沉积第一铁电层，其中，第一铁电层是非晶的；在第一铁电层上方沉积第二铁电层，其中，第二铁电层具有多晶结构；在第二铁电层上方沉积第三铁电层，其中，第三铁电层是非晶的；在第三铁电层上方沉积顶部电极层；以及图案化顶部电极层、第三铁电层、第二铁电层、第一铁电层和底部电极层，以形成feram单元。在实施例中，第一铁电层和第二铁电层在相同晶圆温度下沉积。在实施例中，方法还包括在第三铁电层上方沉积第四铁电层，其中，第四铁电层具有附加多晶结构。在实施例中，第一铁电层具有第一结晶温度，并且第二铁电层具有低于第一结晶温度的第二结晶温度。在实施例中，第二铁电层包括从第二铁电层的顶部延伸到底部的晶粒。在实施例中，沉积第一铁电层和沉积第二铁电层包括沉积不同的材料。在实施例中，沉积第一铁电层和沉积第二铁电层包括沉积相同的材料。在实施例中，第一铁电层使用ald沉积，并且沉积第一铁电层包括多于约3个ald循环。在实施例中，第二铁电层使用ald沉积，并且沉积第二铁电层包括少于约7个ald循环。
61.根据本发明的一些实施例，器件包括feram单元，feram单元包括底部电极；层叠铁电层，包括位于底部电极上方的第一非晶铁电层；第一多晶铁电层，位于第一非晶铁电层上方；第二非晶铁电层，位于第一多晶铁电层上方；以及第二多晶铁电层，位于第二非晶铁电层上方；以及顶部电极，位于第二多晶铁电层上方。在实施例中，第一非晶铁电层、第一多晶铁电层、第二非晶铁电层和第二多晶铁电层是高k介电层。在实施例中，第一非晶铁电层和第一多晶铁电层包括不同的材料。在实施例中，第一非晶铁电层和第二非晶铁电层包括相同的材料。在实施例中，第一多晶铁电层和第二多晶铁电层的每个均包括少于约7个原子层。在实施例中，第二非晶铁电层包括多于约3个原子层。在实施例中，第一非晶铁电层包括氧化铪，并且第二非晶铁电层包括氧化锆。
62.根据本发明的一些实施例，器件包括底部电极；底部电极上方的第一多个铁电层，其中，第一多个铁电层由具有第一结晶温度的第一材料形成；底部电极上方的第二多个铁电层，其中，第一多个铁电层和第二多个铁电层交替堆叠，并且其中，第二多个铁电层由具有第二结晶温度的第二材料形成；第二结晶温度低于第一结晶温度；以及第一多个铁电层和第二多个铁电层上方的顶部电极。在实施例中，第一多个铁电层由相同材料形成；并且第二多个铁电层由相同材料形成。在实施例中，第一多个铁电层是非晶层；并且第二多个铁电层是多晶层。在实施例中，第二多个铁电层中的每个的晶粒与第二多个铁电层中的其他铁
电层中的额外晶粒完全分离。
63.上面概述了若干实施例的特征，使得本领域人员可以更好地理解本发明的方面。本领域人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域技术人员也应该意识到，这种等同构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，本文中它们可以做出多种变化、替换以及改变。