一种浅沟槽及其形成方法、半导体结构的制备方法与流程

1.本发明涉及半导体生产工艺领域，特别涉及一种浅沟槽及其形成方法、半导体结构的制备方法。


背景技术：

2.动态随机存取存储器(简称dram)作为一种公知的半导体存储装置，目前被广泛使用于各种电子设备中。随着dram集成度和微型化的发展，对浅沟槽隔离技术(sti)提出了更高的要求。sti是在衬底上制作晶体管有源区之间的隔离区的一种工艺，可以有效保证n型和p型掺杂区域隔断，更微型和更高集成度的dram设备要求沟槽具有更高的深宽比(aspectratio)，沟槽的理想形貌如图1所示，具有均匀一致的宽度，深宽比为h/w。但是受工艺限制，沟槽的深度(或称为高度)增大到一定程度时，被隔离出的硅(即有源区)会发生倾斜，通常称为“sti倾倒”现象，如图2所示，部分有源区倾倒。若发生sti倾倒现象，晶体管之间会发生接触，至少产生两个存储单元不良，同时也会导致位线接触部、存储节点接触等发生不良现象。
3.为此，提出本发明。


技术实现要素：

4.本发明的主要目的在于提供一种形成浅沟槽的方法，该方法利用多层掩膜和氧化硅侧墙相结合的方法避免了沟槽倾倒问题，从而改善设备良率。
5.本发明的另一目的在于提供基于上述浅沟槽形成方法制作的晶体管等半导体结构，其不但避免了因沟槽倾倒导致接触不良的问题，而且具有更大的鳍宽度，从而具有更优异的电特性。
6.为了实现以上目的，本发明提供了以下技术方案。
7.提供半导体衬底；
8.在所述半导体衬底上形成掩膜；
9.利用光刻工艺对所述掩膜进行图形化处理；
10.进行第一次刻蚀，去除部分厚度的半导体衬底，形成初始沟槽；
11.在所述初始沟槽的侧壁形成氧化硅侧墙；
12.继续进行第二次刻蚀直至形成最终深度的浅沟槽。
13.一种用于隔离有源区的浅沟槽，包括：
14.形成有浅沟槽的半导体衬底，所述浅沟槽将半导体衬底隔离成多个有源区；
15.靠近所述浅沟槽顶部的半导体衬底上形成有氧化硅侧墙。
16.一种半导体结构的制备方法，其特征在于，包括：
17.利用上文所述的方法形成浅沟槽；
18.在所述浅沟槽内填充介质材料，使半导体衬底上形成多个被隔离的有源区；
19.在所述有源区制作栅极。
20.与现有技术相比，本发明达到了以下技术效果。
21.(1)本发明至少进行两次刻蚀，并且在第一次刻蚀形成的侧壁上增加氧化侧墙，从而支撑沟槽侧壁不使其发生倾倒，提高产品良率，为后续制作的有源结构提供有效隔离。
22.(2)本发明的方法代替了减少沟槽深度来避免倾倒的手段，适用于更高深宽比的沟槽形成，并且可以通过调整侧墙的高度以适应不同深度的沟槽。
23.(3)利用本发明的工艺制作晶体管等半导体结构时，晶体管的沟道将具有更大宽度(即鳍宽)，从而获得更大的电流量、更小的漏电流。
附图说明
24.通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。
25.图1为制作dram的浅沟槽的理想形貌图；
26.图2为浅沟槽发生倾倒后的形貌图；
27.图3至8为本发明形成浅沟槽工艺中各步骤得到的结构示意图；
28.图9为本发明制作的晶体管结构示意图；
29.图10为现有技术制作的晶体管结构示意图。
具体实施方式
30.以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
31.在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
32.在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
33.以制作dram为例，如图3所示，在半导体衬底上定义出有源区阵列，然后在所述有源区阵列的多个有源区中制备相应的器件单元—晶体管和电容器等。
34.本发明利用浅沟槽隔离的方法定义有源区阵列，具体过程如下。
35.首先提供具有顶层半导体的衬底。该衬底可以是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底材，例如绝缘体上硅(silicon-on-insulator，soi)、体硅(bulk silicon)、锗、锗硅、砷化镓或者绝缘体上锗等，相应的顶层半导体材料为硅、锗、锗硅或砷化镓等。
36.然后在衬底1上形成掩膜，如图4所示，至少包括堆叠的第一掩膜层201和第二掩膜
层202，两个掩膜层可采用任意适当的掩膜材料，优选分别采用不同的材料，以具有适当的刻蚀选择比，从而利于后续的两次刻蚀。例如，所述第一掩膜层201采用氧化硅且靠近所述衬底，所述第二掩膜层202为氮化硅或多晶硅。其中，第一掩膜层201的氧化硅可采用氧化生长、lpcvd、rtcvd或者pecvd等手段形成，氧化层既可以保护有源区被污染，又可以作为第二掩膜层202与顶层半导体之间的缓冲层，提高掩膜粘附力。第二掩膜层202采用氮化硅或多晶硅，用作坚固的掩膜材料，其可采用lpcvd、rtcvd或者pecvd等手段形成。第一掩膜层201和第二掩膜202层的厚度可以根据后续两次刻蚀半导体被刻蚀掉的厚度而调节。
37.接下来利用光刻工艺对所述掩膜进行图形化处理。将衬底移至光刻区后，经过涂胶、显影等一系列的工艺步骤，最终在特定掩膜的图形刻印在衬底上，如图5所示。
38.然后进行第一次刻蚀，去除所述第二掩膜层202以及裸露的顶层半导体，形成初始沟槽301，如图6所示。刻蚀的手段不限于干法刻蚀、湿法腐蚀、等离子刻蚀等。刻蚀的速率、厚度(或深度)也是可调的。由于在下一步要形成侧墙支撑沟槽，并且侧墙将永久保留，因此，这一步刻蚀的厚度需考虑后续制作晶体管时沟道的凹陷深度，使得第一次刻蚀量(指刻蚀掉的顶层半导体的厚度)与凹陷沟道的末端保持同样高度或者低于凹陷沟道的末端。刻蚀的厚度可通过调整第二掩膜层的厚度、刻蚀条件等来实现。
39.接下来形成侧墙4，如图7所示。侧墙可采用氧化硅等介质材料，或者氮化硅等氮化物阻挡材料。侧墙4的主要作用是支撑沟槽不发生倾倒现象，其高度是依据第一次刻蚀量而定，壁厚则可以任意调整。侧墙的形成手段也是多样的，以氧化硅为例，可以蒸镀、化学气相沉积等方式。
40.最后进行第二次刻蚀，去除所述第一掩膜层201以及裸露的顶层半导体，形成最终的浅沟槽302，如图8所示。此时上一步形成的侧墙被保留(指沟槽侧壁的膜，顶部和底部的膜层已被自对准刻蚀掉)。第二次刻蚀为深层的衬底，更容易发生倾倒现象，然而本发明在上一步预先形成了侧墙作为支撑，解决了该问题。
41.经过以上两次刻蚀，形成的沟槽分为上下两部分，这两部分的厚度有差异，而且之间的比例是可调的，例如通过调整侧墙高度来调整。通常而言，有侧墙的上部分高度越大，越不容易发生倾倒。
42.在实际应用中，掩膜的层数也是可以调整的，通常保证两层以上即可。例如在第二掩膜层上堆叠第三掩膜层，并且第三掩膜层采用与第二掩膜层完全不同的材料，二者都是从氮化硅或多晶硅中选取。相应地，在第一次刻蚀时需要在中途改变刻蚀条件以便先去除第三掩膜层后去除第二掩膜层，这样做的目的是增加掩膜的遮挡效果，以及减少刻蚀过程中对衬底的不利损伤。
43.以上工序完成了浅沟槽的刻蚀。接下来在浅沟槽中填充介质材料以完成隔离。填充的介质材料通常为氧化硅，但本发明对此不作限定。氧化硅的填充厚度是可调的，可以仅充满部分沟槽深度，例如所述浅沟槽的深度与所述氧化硅侧墙的高度比例为20％～80％。
44.经过浅沟槽隔离的半导体衬底可用于制作包括dram在内的任意器件，例如sram、flash等。
45.以制作dram的掩埋沟道阵列晶体管(buried channel array transistor，bcat)为例，在形成浅沟槽隔离5后，还要经过以下工序：
46.如图9所示，在有源区形成栅氧化层6，制作栅极7；
47.在所述栅极的两侧有源区内进行掺杂，形成源极和漏极；
48.引出电极，形成晶体管。
49.将本发明制作的晶体管与现有技术相比，本发明制作的晶体管的沟道更宽(图9及图10箭头所示的宽度)，这样可以达到以下效果：一方面增加电流量，另一方面改善设备对row hammer攻击的抵抗力，还可以减少漏电问题。
50.现有技术的制作过程与本发明的区别是没有形成侧墙的工序，其余同本发明，得到的晶体管形貌如图10所示。
51.以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。