半导体封装结构的制作方法

1.本发明涉及半导体技术领域，尤其涉及一种半导体封装结构。


背景技术：

2.业界需要比上一代封装结构占用更少空间的更小的封装结构。一种技术解决方案是异构集成(heterogeneous integration)，即在同一封装中集成多个半导体晶粒。这样，可以降低制造成本，同时仍然能够提供高性能和高密度。在一些封装结构中，可以利用中介层(interposer)或桥接结构(bridge structure)来提供半导体晶粒之间的互连。
3.尽管现有的半导体封装结构通常对于它们的预期目的是足够的，但是它们在所有方面都不令人满意。例如，中介层的成本和其中嵌入有桥接结构的基板的成本相对较高。因此，需要进一步改善半导体封装结构以降低生产成本并提高产量(yield)。


技术实现要素：

4.有鉴于此，本发明提供一种半导体封装结构，以解决上述问题。
5.根据本发明的第一方面，公开一种半导体封装结构，包括：
6.基板；
7.第一重分布层，在该基板的上方；
8.第二重分布层，在该第一重分布层之上；
9.桥接结构，在该第一重分布层和该第二重分布层之间，其中该桥接结构包括有源器件；
10.第一半导体部件和第二半导体部件，位于该第二重分布层上方，其中，该第一半导体部件通过该第二重分布层和该桥接结构与该第二半导体部件电耦合。
11.根据本发明的第二方面，公开一种半导体封装结构，包括：
12.基板；
13.重分布层，在该基板上；
14.桥接结构，在该重分布层中，该桥接结构包括有源器件，其中，该桥接结构具有电连接至该重分布层的多个通孔；以及
15.第一半导体部件和第二半导体部件，位于该重分布层上方，其中，该第一半导体部件通过该重分布层和该桥接结构与该第二半导体部件电耦合。
16.根据本发明的第三方面，公开一种半导体封装结构，包括：
17.基板；
18.重分布层，在该基板上；
19.桥接结构，在该重分布层中，该桥接结构包括有源器件；
20.多个导电结构，在该重分布层上方；以及
21.第一半导体部件和第二半导体部件，在该多个导电结构上，其中该第一半导体部件通过该多个导电结构、该重分布层和该桥接结构电连接至该第二半导体部件。
22.本发明的半导体封装结构由于包括：桥接结构，在该第一重分布层和该第二重分布层之间，其中该桥接结构包括有源器件；第一半导体部件和第二半导体部件，位于该第二重分布层上方，其中，该第一半导体部件通过该第二重分布层和该桥接结构与该第二半导体部件电耦合。与提供具有形成在其中的桥接结构的基板相比，在基板上(例如在第一重分布层和该第二重分布层之间)提供桥接结构，可以减少基板的层数。因此，可以提高基板的制造成品率，并且还可以降低基板的成本。
附图说明
23.图1
‑
6是根据一些实施例的半导体封装结构的截面图。
具体实施方式
24.以下描述是出于说明本发明的一般原理的目的，并且不应以限制意义来理解。本发明的范围最好通过参考所附的权利要求书来确定。
25.将针对特定实施例并参考某些附图来描述本发明，但是本发明不限于此，而是仅由权利要求书来限制。所描述的附图仅是示意性的而非限制性的。在附图中，出于说明的目的，一些元件的尺寸可能被放大并且未按比例绘制。在本发明的实践中，尺寸和相对尺寸不对应于实际尺寸。
26.根据本发明的一些实施例描述了半导体封装结构。半导体封装结构包括桥接结构，该桥接结构包括在基板上方的有源器件或主动器件(active device)，从而可以提供半导体部件之间的互连以及半导体部件和桥接结构之间的互连。
27.图1是根据一些实施例的半导体封装结构100的截面图。可以将附加特征添加到半导体封装结构100。对于不同的实施例，可以替换或消除以下描述的一些特征。为了简化该图，仅示出了半导体封装结构100的一部分。
28.如图1所示，根据一些实施例，半导体封装结构100包括基板102。在一些实施例中，基板102包括绝缘芯(insulating core)，例如玻璃纤维增强树脂芯(fiberglass reinforced resin core)，以防止基板102翘曲。基板102可在其中具有布线结构。在一些实施例中，基板102的布线结构包括导电层、导电通孔、导电柱等或其组合。基板102的布线结构可以由诸如铜、铝等的金属或其组合形成。
29.基板102的布线结构可以设置在金属间介电(inter
‑
metal dielectric，imd)层中。在一些实施例中，imd层可以由有机材料(例如，聚合物基础材料)、非有机材料(例如，氮化硅、氧化硅、氮氧化硅等)或其组合形成。应当注意，附图中所示的基板102的配置仅是示例性的，并且不旨在限制本发明。任何期望的半导体元件都可以形成在基板102之中和之上。然而，为了简化该图，仅示出了平坦基板102。
30.在一些实施例中，半导体封装结构100包括具有在其中嵌入的桥接结构110的重分布层108。重分布层108可以通过多个导电结构104结合到基板102(或者可称为载体基板)上。导电结构104可以形成在重分布层108和基板102之间，并且可以将重分布层108电耦合到基板102。在一些实施例中，导电结构104包括诸如金属的导电材料。导电结构104可以是微凸块、受控塌陷芯片连接(controlled collapse chip connection，c4)凸块、球栅阵列(ball grid array，bga)球等、或它们的组合。
31.导电结构104可以由底部填充材料106围绕。在一些实施例中，底部填充材料106在基板102和重分布层108之间，并填充导电结构104之间的间隙以提供结构支撑。在一些实施例中，在基板102和重分布层108之间形成导电结构104之后，可以用毛细作用力分配底部填充材料106。然后，底部填充材料106可以使用合适的固化过程来固化，诸如热固化制程、紫外线(ultra
‑
violet，uv)固化过程等。底部填充材料106可以由诸如环氧树脂的聚合物形成。
32.如图1所示，底部填充材料106可以覆盖基板102的顶表面的一部分，并且基板102的顶表面的另一部分可以暴露。底部填充材料106可以延伸到重分布层108的侧壁，并且可以覆盖重分布层108的侧壁的一部分。
33.重分布层108可以包括一个或多个金属层和钝化层，其中一个或多个金属层可以设置在一个或多个钝化层中。在一些实施例中，钝化层由氮化硅、碳化硅、氧化硅等或其组合形成。
34.在一些实施例中，在重分布层108的形成期间形成桥接结构110。桥接结构110可以提供半导体部件之间的互连，并且提供半导体部件与桥接结构110之间的互连。
35.在一些其他实施例中，为了实现半导体部件之间的互连，基板可以形成为在其中具有桥接结构。但是，还引入了一些相关的问题。例如，为了将桥接结构电连接到基板的布线结构而应当增加基板的层数，导致基板的制造困难。另外，形成半导体封装结构的制程可能会受到基板制造的限制。例如，基板的制造一般是相对较固定的制造过程，因此若是在基板中增加例如桥接结构的部件，就会改变以前基板的制程，对基板的生产线影响较大，不方便批量的生产。
36.因此，根据本发明的一些实施例，与提供具有形成在其中的桥接结构的基板相比，在基板102上(例如在重分布层108中)提供桥接结构110，可以减少基板102的层数。因此，可以提高基板102的制造成品率，并且还可以降低基板102的成本。此外，由于其中没有桥接结构的基板102的形成已得到很好的发展，因此可以使用柔性制程来形成半导体封装结构100，而不受基板102的制造的限制。
37.桥接结构110可以包括硅桥(silicon bridge)。在一些实施例中，桥接结构110包括有源部件(active component)。例如，桥接结构110可以是系统单芯片(system
‑
on
‑
chip，soc)设备、逻辑设备、存储器装置、射频(radio frequency，rf)设备等或其任意组合。例如，桥接结构110可以包括微控制器(microcontroller，mcu)，微处理器(microprocessor，mpu)、电源管理集成电路(power management integrated circuit，pmic)、全球定位系统(global positioning system，gps)设备、中央处理单元(central processing unit，cpu)、图形处理单元(graphics processing unit，gpu)、动态随机接入存储器(dynamic random access memory，dram)控制器、静态随机接入存储器(static random
‑
access memory，sram)、高带宽存储器(high bandwidth memory，hbm)等或其任意组合。在一些其他实施例中，桥接结构110包括互连结构和一个或多个有源部件或无源部件，例如电阻器、电容器、电感器等。
38.根据本发明的一些实施例，包括有源部件的桥接结构110可以实现三维集成电路(three
‑
dimensional integrated circuit，3d ic)堆栈，并且可以比芯片上芯片(chip
‑
on
‑
chip)技术或晶圆上晶圆(wafer
‑
on
‑
wafer)技术更灵活。另外，桥接结构110可最小化信
号路径以增加处理速度并提供低功率和低等待时间。
39.桥接结构110可以具有与重分布层108不同的线宽/间隔(width/space，l/s)(线宽和线之间的间距均不同)。例如，桥接结构110的l/s可以比重分布层108的l/s更细。在一些实施例中，重分布层108的靠近桥接结构110的层的l/s可以比重分布层108的远离桥接结构110的层的l/s更细。从而可以实现高端(high
‑
end)设备和多功能集成。重分布层的l/s不再充当封装发展的瓶颈。例如，桥接结构110的l/s可以等于或小于大约2/2μm(例如，l/s≤2/2μm；即布线的线宽和线之间的间距均小于或等于2μm)，例如在大约0.4/0.4μm至大约2/2μm的范围内。例如，重分布层108的l/s可以等于或大于大约2/2μm(例如，l/s≥2/2μm；即布线的线宽和线之间的间距均大于或等于2μm)，例如在大约2/2μm至大约10/10μm的范围内。例如，对于重分布层108的不同层，重分布层108的l/s可以是大约5/5μm和大约2/2μm。桥接结构110中的布线的线宽更小，间距更小，因此可以布线更加灵活，布线尺寸更小，并且可以适用于尺寸更小的第一导电结构114a，以满足布线需求。
40.可以根据半导体封装结构100的布线来调整桥接结构110的位置和数量。例如，半导体封装结构100可以包括嵌入在重分布层108中的两个或更多的桥接结构110。
41.如图1所示，每个桥接结构110的底表面和侧壁可以由重分布层108覆盖，而桥接结构110的顶表面可以由重分布层108暴露。重分布层108的表面可以与桥接结构110的顶表面基本共面，但是本发明不限于此。例如，在一些其他实施例中，桥接结构110的顶表面可以在重分布层108的顶表面之上，并且桥接结构110的侧壁可以由重分布层108部分地覆盖。
42.如图1所示，根据一些实施例，第一半导体部件112a和第二半导体部件112b通过多个导电结构114结合到重分布层108上。在一些实施例中，导电结构114包括导电材料，例如金属。导电结构114可以包括微凸块、受控塌陷芯片连接(controlled collapse chip connection，c4)凸块、球栅阵列(ball grid array，bga)球等、或其组合。
43.如图1所示，导电结构114可以包括第一导电结构114a和第二导电结构114b，其中第一导电结构114a可以与桥接结构110的顶表面接触，而第二导电结构114b可以与重分布层108接触。在一些实施例中，第二导电结构114b的一个尺寸(例如，直径)大于第一导电结构114a的尺寸(例如，直径)。应当注意，图中所示的导电结构114的配置仅是示例性的，并不旨在限制本发明。
44.导电结构114可以由底部填充材料115围绕。在一些实施例中，底部填充材料115位于重分布层108与第一半导体部件112a和第二半导体部件112b之间，并且填充了导电结构114之间的间隙，以提供结构支撑。如图1所示，底部填充材料115的侧壁可以与重分布层108的侧壁基本共面。
45.在一些实施例中，在重分布层108与第一半导体部件112a和第二半导体部件112b之间形成导电结构114之后，可以用毛细作用力分配底部填充材料115。然后，可使用合适的固化制程(例如热固化制程，紫外线(uv)固化制程等)来固化底部填充材料115。底部填充材料115可以由诸如环氧树脂的聚合物形成。
46.第一半导体部件112a和第二半导体部件112b可以通过晶粒在后(die
‑
last)方法形成在重分布层108上。特别地，在形成重分布层108之后，可以将第一半导体部件112a和第二半导体部件112b接合到重分布层108上。因此，可以提高半导体封装结构100的产量和可靠性。
47.在一些实施例中，第一半导体部件112a和第二半导体部件112b是有源器件。例如，第一半导体部件112a和第二半导体部件112b可以各自独立地包括系统单芯片(soc)晶粒、逻辑设备、存储器装置，射频(rf)设备等，或者任何它们的组合。例如，第一半导体部件112a和第二半导体部件112b可以各自独立地包括微控制器(microcontroller，mcu)、微处理器(microprocessor，mpu)、电源管理集成电路(power management integrated circuit，pmic)、全球定位系统(global positioning system，gps)设备、中央处理单元(central processing unit，cpu)，图形处理单元(graphics processing unit，gpu)，动态随机接入存储器(dynamic random access memory，dram)控制器，静态随机接入存储器(static random
‑
access memory，sram)，高带宽存储器(high bandwidth memory，hbm)等或其任意组合。在一些其他实施例中，第一半导体部件112a和/或第二半导体部件112b包括无源器件，例如电阻器、电容器、电感器等、或其组合。第一半导体部件112a和第二半导体部件112b可以包括相同或不同的器件。例如，第一半导体部件112a是soc器件，第二半导体部件112b是hbm。可替代地，例如，第一半导体部件112a和第二半导体部件112b是soc器件。在一些实施例中，可以在相同的制程节点以下，例如在7nm节点以下，制造第一半导体部件112a和第二半导体部件112b；并且在一些其他实施例中，可以在不同的制程节点以下制造第一半导体部件112a和第二半导体部件112b，例如，可以在7nm节点以下制造第一半导体部件112a，并且可以在6nm节点以下制程第二半导体部件112b，但不限于此。
48.在一些其他实施例中，一个或多个无源器件也接合到重分布层108上，诸如电阻器、电容器、电感器等或其组合。尽管在图1中示出了两个半导体部件，即第一半导体部件112a和第二半导体部件112b，但是半导体部件的数量可以大于两个。
49.在一些实施例中，第一半导体部件112a通过重分布层108和桥接结构110电耦合到第二半导体部件112b。第一半导体部件112a和第二半导体部件112b可以通过导电结构114、重新分布层108、桥接结构110和导电结构104电耦合到基板102的布线结构。
50.如图1所示，根据一些实施例，桥接结构110在基本上垂直于基板102的顶表面的方向上与第一半导体部件112a和第二半导体部件112b部分重叠。由此可以实现具有高输入/输出(input/output，i/o)密度的部件或用于高速通信的部件之间的互连。
51.桥接结构110、第一半导体部件112a和第二半导体部件112b可以包括相同类型的部件或不同类型的部件。桥接结构110的尺寸(例如宽度)可以基本上小于、等于或大于第一半导体部件112a的尺寸(例如宽度)或第二半导体部件112b的尺寸(例如宽度)。
52.在一些实施例中，第一半导体部件112a和第二半导体部件112b由模制材料116包围。模制材料116可以防止第一半导体部件112a和第二半导体部件112b例如由于压力、化学物质和/或水分而受到损坏。模制材料116可以填充在第一半导体部件112a和第二半导体部件112b之间的间隙中。模制材料116可以邻接第一半导体部件112a和第二半导体部件112b的侧壁。
53.在一些实施例中，模制材料116包括非导电材料，例如可模制的聚合物、环氧树脂、树脂等或其组合。在一些实施例中，模制材料116以液体或半液体形式被施加，然后使用合适的固化过程例如热固化过程、uv固化过程等或其组合来固化。模制材料116可以用模具(未示出)成形或模制。
54.然后，可以通过诸如化学机械抛光(chemical mechanical polishing，cmp)的平
坦化制程部分地去除成型材料116，直到暴露出第一半导体部件112a的顶表面或第二半导体部件112b的顶表面。备选地，第一半导体部件112a的顶表面和第二半导体部件112b的顶表面都可以暴露或可以由模制材料116覆盖。
55.模制材料116的侧壁可以与底部填充材料115的侧壁基本共面，并且可以与重分布层108的侧壁基本共面。如图1中所示，第一半导体部件112a和第二半导体部件112b由模制材料116包围，但是本发明不限于此。例如，第一半导体部件112a和第二半导体部件112b可以由两种模制材料包围。
56.如前所述，半导体封装结构100可以包括两个以上的半导体部件。在这些实施例中，多于两个的半导体部件由模制材料116围绕。可替代地，多于一种的模制材料可以用于这些半导体部件。
57.在一些实施例中，多个导电端子118形成在基板102下方，并且电连接至基板102的布线结构。导电端子118可以包括诸如金属的导电材料。导电端子118可以包括微凸块、受控塌陷芯片连接(c4)凸块、球栅阵列(bga)球等、或其组合。
58.在以上实施例中，包括有源器件的桥接结构110形成在重分布层108中，以提供第一半导体部件112a和第二半导体部件112b之间的互连，第一半导体部件112a和112b之间的互连。因此，可以实现具有高i/o密度的部件或用于高速通信的部件之间的互连。桥接结构110还可以使信号路径最小化，以提高处理速度，并且可以提供低功率和低等待时间。虽然图1中未直接画出，但是桥接结构110可以提供半导体部件112a和112b之间的互连，例如可以在桥接结构110的上表面设置布线，以连接半导体部件112a的第一导电结构114a与半导体部件112b的第一导电结构114a，从而将半导体部件112a和112b电连接。此外，由于桥接结构110为硅桥结构，这样在形成重分布层(例如重分布层108)时，桥接结构110上的重分布层部分的布线可以具有更细的节距宽度，布线可以更加密集；而重分布层部分的布线可以具有更大的节距宽度。采用这种方式，就可以通过桥接结构110来为半导体部件112a和112b提供电性连接，以传输信号；而重分布层部分来为半导体部件112a和112b提供电源的连接和接地的连接(重分布层线宽更宽，间距更大，适合较大电流量)。因此本发明将具有不同用途和功能的连接线路分开布置，线路布局更加合理，半导体部件112a和112b之间传输速度不会受到干扰，运行更加稳定。重分布层部分的较大节距可以适应于较大电流量的电源线路和接地线路，而桥接结构110的较小节距可以适应于较小电流量的信号线路，因此线路的分配也可以合理。此外包括有源器件的桥接结构110，可以通过重分布层108等来提供电源，并且增加半导体封装的集成度。
59.此外，与提供具有桥接结构的基板相比，在重分布层108中形成桥接结构110可以减少基板的层数，从而简化基板102的制造制程。可以提高半导体封装结构100的制造成品率，并且可以降低半导体封装结构100的成本。
60.此外，由于没有桥接结构110的基板102的形成已得到很好的发展，因此可以使用柔性制程来形成半导体封装结构100。此外，桥接结构110和重分布层108可以具有不同的l/s，因此可以为高端设备和多功能集成提供灵活的路由。由于桥接结构110可以实现比重分布层更精细的l/s，因此重分布层的l/s不再为半导体封装开发中的瓶颈。
61.图2是根据本发明的一些其他实施例的半导体封装结构200的截面图。应当注意，半导体封装结构200可以包括与图1所示的半导体封装结构100相同或相似的部件，并且为
了简单起见，将不再详细讨论那些部件。在以下实施例中，桥接结构具有用于双面接合的多个通孔。即，桥接结构的上侧和下侧都可以用于互连。
62.如图2所示，桥接结构110可以具有多个通孔120，其电耦合到重分布层108和导电结构114。第一半导体部件112a和第二半导体部件112b可以通过导电结构114电耦合到通孔120。第一半导体部件112a和第二半导体部件112b可以通过导电结构114、重分布层108、桥接结构110，通孔120和导电结构104电耦合到基板102的布线结构。
63.通孔120可以由任何导电材料(诸如金属)形成。例如，通孔120可以由铜形成。通孔120可以从桥接结构110的顶表面延伸到桥接结构110的底表面，但是本发明不限于此。桥接结构110中的包括通孔120的互连结构可以具有其他构造。
64.通孔120的l/s与重分布层108不同。例如，通孔120的l/s比重分布层108的l/s更精细。从而可以实现高端设备和多功能集成。可以根据半导体封装结构200的布线来调整通孔120的位置和数量。本实施例中桥接结构110中设置通孔120可以满足不同的连接需求，例如辅助的电源或接地连接，或者其他的信号连接等等，这种设置可以增加设计的灵活性。
65.图3是根据本发明的一些其他实施例的半导体封装结构300的截面图。应当注意，半导体封装结构300可以包括与图1所示的半导体封装结构100相同或相似的部件，并且为了简单起见，将不再详细讨论那些部件。与其中半导体部件通过导电结构电耦合到桥接结构的图1和图2的实施例相比，在以下实施例中，半导体部件通过重分布层电耦合到桥接结构。因此，可以增加i/o密度。
66.如图3所示，根据一些实施例，半导体封装结构300包括重分布层302，重分布层302具有嵌入其中的桥接结构110。重分布层302可以类似于如图1所示的重分布层108，并且将不重复。桥接结构110的顶表面可以由重分布层302覆盖。
67.根据一些实施例，第一半导体部件112a和第二半导体部件112b在重分布层302上并且与重分布层302接触。第一半导体部件112a可以通过重分布层302和桥接结构110电耦合到第二半导体部件112b。第一半导体部件112a和第二半导体部件112b可以通过重布线层302、桥接结构110和导电结构104电耦合到基板102的布线结构。
68.第一半导体部件112a和第二半导体部件112b可以由模制材料116围绕。模制材料116可以与重分布层302的顶表面接触。模制材料116的侧壁可以与重分布层302的侧壁基本上共面。
69.第一半导体部件112a和第二半导体部件112b可以通过晶粒优先(die
‑
first)方法形成在重分布层302上。特别地，可以在第一半导体部件112a和第二半导体部件112b由模制材料116围绕之后，在第一半导体部件112a和第二半导体部件112b上形成重分布层302。因此，可以简化制造过程。本实施例中提供了桥接结构的另一种安装方式，将桥接结构嵌入在重分布层302内部可以方便制造。同样的，桥接结构110可以提供第一半导体部件112a和第二半导体部件112b之间的电连接，例如信号连接等等。
70.图4是根据本发明的一些其他实施例的半导体封装结构400的截面图。应当注意，半导体封装结构400可以包括与图3所示的半导体封装结构300相同或相似的部件，并且为了简单起见，将不再详细讨论那些部件。在以下实施例中，桥接结构具有用于双面接合的多个通孔。即，桥接结构的上侧和下侧都可以用于互连。
71.如图4所示，根据一些实施例，桥接结构110具有多个通孔402，其电耦合到重分布
层302的不同层。第一半导体部件112a和第二半导体部件112b可以通过重分布层302的在桥接结构110上方的一部分电耦合到通孔402。第一半导体部件112a和第二半导体部件112b可以是通过重分布层302、桥接结构110、通孔402和导电结构104电耦合到基板102的布线结构。
72.桥接结构110中的通孔402可以类似于如图2所示的桥接结构110中的桥接结构120，并且将不重复。通孔402可以具有与重分布层302不同的l/s。例如，通孔402可以具有比重分布层302的l/s更精细的l/s。高端设备的灵活布线从而可以实现多功能集成。可以根据半导体封装结构400的布线来调整通孔402的位置和数量。本实施例中桥接结构110中设置通孔402可以满足不同的连接需求，例如辅助的电源或接地连接，或者其他的信号连接等等，这种设置可以增加设计的灵活性。
73.图5是根据本发明的一些其他实施例的半导体封装结构500的截面图。应当注意，半导体封装结构500可以包括与图3所示的半导体封装结构300相同或相似的部件，并且为了简单起见，将不再详细讨论那些部件。
74.与其中半导体部件通过导电结构电耦合至桥接结构的图1和图2的实施例相比，在以下实施例中，半导体部件通过重分布层电耦合至桥接结构。与其中桥接结构被嵌入在重分布层中的图3和图4的实施例相比，在以下实施例中，桥接结构被嵌入在模制材料中。因此，可以增加i/o密度。也可以减少重分布层的层数。
75.如图5所示，根据一些实施例，半导体封装结构500包括在基板102上方的第一重分布层502和在第一重分布层502之上的第二重分布层504。桥接结构110可以在第一重分布层502和第二重分布层504之间。特别地，桥接结构110的底表面可以由第一重分布层502覆盖，并且桥接结构110的顶表面可以由第二重分布层504覆盖。
76.第一重分布层502和第二重分布层504可以类似于如图1所示的重分布层108，并且将不重复。第一重分布层502和第二重分布层504的配置可以相同或不同。例如，第一重分布层502的层数可以小于第二重分布层504的层数。
77.桥接结构110可以具有与第一重分布层502和第二重分布层504不同的l/s。第一重分布层502可以具有与第二重分布层504不同的l/s。例如，桥接结构110的l/s可以比第一重分布层502的l/s细，并且第一重分布层502的l/s可以比第二重分布层504的l/s细。由此可以实现用于高端设备的灵活路由和多功能集成。例如，桥接结构110的l/s可以等于或小于大约2/2μm，例如在大约0.4/0.4μm至大约2/2μm的范围内。例如，第一重分布层502的l/s可以等于或大于大约2/2μm，例如在大约2/2μm至大约10/10μm的范围内。例如，第二重分布层504的l/s可以等于或大于大约2/2μm，诸如从大约2/2μm到大约10/10μm的范围。例如，第一重分布层502的l/s可以是大约5/5μm，并且第二重分布层504的l/s可以是大约2/2μm。
78.另外，第一重分布层502的靠近桥接结构110的层可以具有比第一重分布层502的远离桥接结构110的层更精细的l/s。与桥接结构110较远的第二重分布层504相比，靠近桥接结构110的第二重分布层504的l/s可以具有更精细的l/s。
79.应当注意，图中所示的桥接结构110的配置仅是示例性的。半导体封装结构500可以包括一个以上的桥接结构110。例如，半导体封装结构500可以包括两个桥接结构110，其中，桥接结构110中的一个位于第一重分布层502与第二重分布层504之间，桥接结构110中的另一个嵌入第一重分布层502中。
80.在一些实施例中，多个导电柱506邻近桥接结构110并且在第一重分布层502和第二重分布层504之间。导电柱506可以电耦合到第一重分布层502和第二重分布层504。在一些实施例中，导电柱506包括金属柱，例如铜柱。导电柱506可以通过电镀制程或任何其他合适的制程形成。使用导电柱506可以将第一重分布层502和第二重分布层504进行电连接，从而可以连接到电源或接地。
81.在附图中示出的导电柱506的构造仅是示例性的，并且不旨在限制本发明。导电柱506可以具有基本垂直的侧壁。导电柱506的高度基本上等于或大于桥接结构110的高度。每个导电柱506可以是不同的形状。
82.如图5所示，电桥接结构110位于第一重分布层502的顶表面的中心，并且导电柱506的数量在电桥接结构110的相对侧上是相等的，但是本发明不限于此。例如，在桥接结构110的相对侧上，导电柱506的数量可以不同。
83.模制材料510可以在第一重分布层502与第二重分布层504之间。桥接结构110和导电柱506可以由模制材料510围绕。模制材料510可以防止桥接结构110导电柱506不会由于例如应力、化学物质和/或水分而损坏。
84.在一些实施例中，模制材料510包括非导电材料，例如可模制的聚合物、环氧树脂、树脂等或它们的组合。在一些实施例中，模制材料510以液体或半液体形式被施加，然后使用合适的固化过程例如热固化过程、uv固化过程等或其组合来固化。模制材料510可以用模具(未示出)成形或模制。
85.成型材料510可以填充在桥接结构110和导电柱506之间的间隙中。成型材料510可以邻接桥接结构110和导电柱506的侧壁。成型材料510的侧壁可以是基本与底部填充材料115的侧壁共面，并且可以与第一重分布层502的侧壁和第二重分布层504的侧壁基本共面。
86.在一些实施例中，多个导电连接器508在桥接结构110的顶表面上。导电连接器508可以在桥接结构110和第二重分布层504之间，并且可以电耦合桥接结构110模制材料510可以围绕导电连接器508，并且可以覆盖桥接结构110的顶表面。
87.在一些实施例中，导电连接器508包括诸如铜的金属。可以通过镀覆制程或任何其他合适的制程来形成导电连接器508。导电连接器508和导电柱506可以以相同的制程形成，并且包括相同的材料。在一些其他实施例中，导电连接器508和导电柱506可以以不同的制程形成，并且包括不同的材料。导电柱506的高度基本上等于桥接结构110和导电连接器508的总高度。
88.导电连接器508是可选的。在一些实施例中，没有布置导电连接器508，并且第二重分布层504与桥接结构110接触。模制材料510可以围绕桥接结构110，并且它可以不覆盖桥接结构110的顶表面。在这些实施例中，导电柱506的高度基本上等于桥接结构110的高度。
89.根据一些实施例，第一半导体部件112a和第二半导体部件112b在第二重分布层504上并且与第二重分布层504接触。第一半导体部件112a可以通过第二重分布层504和桥接结构110电耦合到第二半导体部件112b。第一半导体部件112a和第二半导体部件112b可以电耦合到基板102的布线结构。通过第二重分布层504、桥接结构110、导电柱506、第一重分布层502和导电结构104，并且如果设置了导电连接器508，则进一步通过导电连接器508。
90.第一半导体部件112a和第二半导体部件112b可以由模制材料116围绕。模制材料116可以与第二重分布层504的顶表面接触。如图5所示，侧壁在模制材料116中，第二重分布
层504的侧壁、模制材料510的侧壁和第一重分布层502的侧壁基本上共面，但是本发明不限于此。例如，在一些其他实施例中，模制材料116的侧壁、第二重分布层504的侧壁可以基本共面，并且可以不与模制材料510的侧壁共面。
91.第一半导体部件112a和第二半导体部件112b可以通过晶粒优先方法形成在第二重分布层504上。特别地，在第一半导体部件112a和第二半导体部件112b由模制材料116包围之后，第二重分布层504可以形成在第一半导体部件112a和第二半导体部件112b上。因此，制造制程可以简化。本实施例中在制造时，可以使用模制材料510围绕桥接结构110之后，形成导电柱506，然后在两面分别形成第一重分布层502和第二重分布层504，因此本实施例中提供了另一种制造方式，以适应不同的需求。
92.图6是根据本发明的一些其他实施例的半导体封装结构600的截面图。应当注意，半导体封装结构600可以包括与图5所示的半导体封装结构500相同或相似的部件，并且为了简单起见，将不再详细讨论那些部件。在以下实施例中，桥接结构具有用于双面接合的多个通孔。即，桥接结构的上侧和下侧都可以用于互连。
93.如图6所示，桥接结构110具有多个通孔602，其电耦合到第一重分布层502和第二重分布层504。通孔602可以电耦合到第二重新分布。如果设置了导电连接器508，则导电层508穿过导电连接器508。第一半导体部件112a和第二半导体部件112b可以通过第二重分布层504电耦合到通孔602。第一半导体部件112a和第二半导体部件112b可以电耦合到基板102的布线结构。通过第一重分布层502、桥接结构110、通孔602、导电柱506、第二重分布层504和导电结构104，并且如果设置了导电连接器508，则进一步穿过导电连接器508。
94.桥接结构110中的通孔602可以类似于如图2所示的桥接结构110中的桥接结构120，并且将不重复。通孔602可以具有与第一重分布层502和第二重分布层504不同的l/s。例如，通孔602可以具有比重分布层502的l/s更精细的l/s，并且通孔602可以具有比重分布层502的l/s更精细的l/s。第二重分布层504的l/s。从而可以实现用于高端设备的灵活路由和多功能集成。可以根据半导体封装结构600的布线来调整通孔602的位置和数量。本实施例中桥接结构110中设置通孔602可以满足不同的连接需求，例如辅助的电源或接地连接，或者其他的信号连接等等，这种设置可以增加设计的灵活性。本实施例中可以采用导电柱506连接第一重分布层502和第二重分布层504，并且用于电源和接地的连接，通孔602可以用于信号的连接，以将不同功能的连接路径进行分配，这样提高信号传递效率，减少干扰。
95.总而言之，本发明提供了一种或多种桥接结构，其包括在基板上方的有源器件，以提供半导体部件之间的互连并且提供半导体部件与桥接结构之间的互连。因此，可以实现具有高i/o密度的部件或用于高速通信的部件之间的互连。信号路径也可以通过电桥接结构最小化，以提高处理速度。低功耗和低延迟也可以实现。
96.此外，与具有整体桥接结构的基板相比，没有桥接结构的基板的制造得到了很好的发展。因此，可以使用柔性制程来形成半导体封装结构。还可以减少重分布层的层数。此外，还可以减少基板的层数，并且可以简化基板的制造制程。因此，可以提高半导体封装结构的制造成品率，并且可以降低半导体封装结构的成本。
97.根据一些实施例，桥接结构中的互连结构的线宽/间隔与诸如重分布层的其他部件的线宽/间隔不同，从而为高端设备和多功能集成提供了灵活的布线。由于桥接结构可以实现更好的l/s，因此重分布层的l/s不再成为半导体封装开发中的瓶颈。可以实现具有高
i/o密度的部件或用于高速通信的部件之间的互连。
98.本领域的技术人员将容易地观察到，在保持本发明教导的同时，可以做出许多该装置和方法的修改和改变。因此，上述公开内容应被解释为仅由所附权利要求书的界限和范围所限制。