阻挡层形成方法以及半导体装置的制造方法与流程

1.本发明涉及阻挡层形成方法以及半导体装置的制造方法，特别是涉及在finfet等半导体装置的制造步骤中对基底层进行掺杂的情况下所使用的阻挡层形成方法。


背景技术：

2.以往，伴随着半导体芯片的高集成化，mosfet等平面型晶体管逐渐微细化、高速化以及低功耗化。但是，在现有的平面型晶体管中，在使沟道长度微细化的情况下不能抑制所谓的无法通过栅电压对动作进行控制的短沟道效应，因而平面型晶体管的微细化存在极限。于是，正在积极地进行以鳍式场效应晶体管(以下也称作finfet)为首的三维型晶体管的研发。
3.三维型晶体管具有栅电极包围沟道部分的立体构造，因而具有栅电极对沟道区域的控制性比现有的平面型晶体管优异，比平面型晶体管更适合微细化的特征。并且，利用该优异的控制性，能够实现超过平面型晶体管的高速动作、低功耗特性，进而也有助于图案面积的缩小。
4.另一方面，三维型晶体管与平面型晶体管相比成为复杂的构造，因此伴随着制造技术的高度化、复杂化以及制造成本的增大。但是，由于近年来的微细加工技术的进步，能够制造极力抑制了制造成本增大的三维型晶体管，今后期待在各种工业领域的各种系统lsi中使用三维型晶体管。
5.作为三维型晶体管的一个例子的finfet具有在源－漏电极之间的沟道区域形成并且在硅基板上设置的一个或多个鳍。栅电极形成为跨过该一个或多个鳍而具有所谓双栅结构。利用该双栅结构，finfet的上述控制性优于单栅结构的mosfet。
6.并且，以形成finfet的延伸电极等为目的，提出了使用原子层沉积(ald)来形成用于对一个或多个鳍的上表面和侧面进行掺杂的含掺杂剂层的方法(专利文献1)。ald是通过进行自控制来以一个原子单位在基板表面形成原子膜的成膜方法，能够形成极薄的薄膜。由此，在伴随着鳍构造的复杂化而在沟道区域形成有深宽比(深度尺寸/宽度尺寸)较高的槽的情况下，与cvd、pvd等其他成膜方法相比，在能够在鳍的上表面和侧面均匀地形成含掺杂剂层的这一点更为优异。
7.近年来，为了响应器件的进一步的高性能化、高密度化的要求，希望在沟道区域形成具有更高的深宽比的三维构造。但是，在深宽比较高的情况下，如图10所示，在具有三维构造的基底层100的上部区域100a，含掺杂剂层120a的膜厚容易变厚，在下部区域100b，含掺杂剂层120a的膜厚容易变薄。或者，在包含基底层100的上表面的上部区域100a，含掺杂剂层120b的掺杂剂浓度容易变高，在下部区域100b，含掺杂剂层120b的掺杂剂浓度容易变低。其结果是，存在推阱(drive
‑
in)后的基底层100内的掺杂剂的分布在该基底层的高度方向上变得不均匀的问题。即，认为这种不均匀性的产生由含掺杂剂层自身的覆盖的不均匀性、含掺杂剂层中的掺杂剂浓度的不均匀性引发。
8.现有技术文献
9.专利文献
10.专利文献1：美国专利申请公开第2015/0249013号说明书


技术实现要素：

11.发明所要解决的技术问题
12.本发明的目的在于提供一种即使在基底层具有高深宽比的三维构造的情况下也能够使掺杂剂在该基底层内均匀地分布的阻挡层形成方法以及半导体装置的制造方法。
13.用于解决技术问题的技术方案
14.为了实现上述目的，本发明提供以下方案。
15.[1]一种阻挡层形成方法，在具有三维构造的基底层上形成含掺杂剂层之前，在所述基底层上形成阻挡层，其特征在于，
[0016]
使用原子层沉积工艺即ald工艺，在所述三维构造的高度方向上对所述阻挡层的膜厚、膜质以及膜种中的至少一者进行控制。
[0017]
[2]根据上述[1]所述的阻挡层形成方法，其中，所述原子层沉积工艺是等离子体增强原子层沉积工艺即peald工艺。
[0018]
[3]根据上述[2]所述的阻挡层形成方法，其中，通过对rf功率的施加时间进行调节，对在所述三维构造的侧面形成的所述阻挡层的膜厚进行控制。
[0019]
[4]根据上述[2]所述的阻挡层形成方法，其中，通过对rf功率和所述rf功率的施加时间进行调节，对在所述三维构造的上表面形成的所述阻挡层的膜厚进行控制。
[0020]
[5]根据上述[2]所述的阻挡层形成方法，其中，通过对rf功率和所述rf功率的施加时间进行调节，对所述阻挡层的膜质进行控制。
[0021]
[6]根据上述[2]所述的阻挡层形成方法，其中，由具有区域选择性的sin构成所述阻挡层，或者由sion构成所述阻挡层，通过对n元素的浓度进行调节来对所述阻挡层的膜种进行控制。
[0022]
[7]根据上述[1]所述的阻挡层形成方法，其中，所述三维构造包含沟槽，所述沟槽的深宽比即高度尺寸/宽度尺寸为10～100。
[0023]
[8]一种半导体装置的制造方法，具有：
[0024]
形成具有三维构造的基底层的步骤(a)；
[0025]
在所述基底层上形成阻挡层的步骤(b)；
[0026]
使用原子层沉积工艺即ald工艺，在所述阻挡层上形成含掺杂剂层的步骤(c)；
[0027]
进行热处理的步骤(d)；
[0028]
在所述步骤(b)中，使用原子层沉积工艺，在所述三维构造的高度方向上对所述阻挡层的膜厚、膜质以及膜种中的至少一者进行控制，
[0029]
在所述步骤(d)中，使所述含掺杂剂层所含的掺杂剂经由所述阻挡层向所述基底层扩散。
[0030]
[9]根据上述[8]所述的半导体装置的制造方法，其中，在所述步骤(b)中，所述原子层沉积工艺是等离子体增强原子层沉积工艺即peald工艺。
[0031]
[10]根据上述[8]所述的半导体装置的制造方法，其中，在所述步骤(b)中，通过对rf功率的施加时间进行调节，对在所述三维构造的侧面形成的所述阻挡层的膜厚进行控
制。
[0032]
[11]根据上述[8]所述的半导体装置的制造方法，其中，在所述步骤(b)中，通过对rf功率和所述rf功率的施加时间进行调节，对在所述三维构造的上表面形成的所述阻挡层的膜厚进行控制。
[0033]
[12]根据上述[8]所述的半导体装置的制造方法，其中，在所述步骤(b)中，通过对rf功率和所述rf功率的施加时间进行调节，对所述阻挡层的膜质进行控制。
[0034]
[13]根据上述[8]所述的半导体装置的制造方法，其中，在所述步骤(b)中，由具有区域选择性的sin构成所述阻挡层，或者由sion构成所述阻挡层，通过对n元素的浓度进行调节，来对所述阻挡层的膜种进行控制。
[0035]
[14]根据上述[8]所述的半导体装置的制造方法，其中，在所述步骤(c)中，所述原子层沉积工艺是等离子体增强原子层沉积工艺即peald工艺。
[0036]
[15]根据上述[8]所述的半导体装置的制造方法，其中，在所述步骤(c)中，在所述三维构造的高度方向上对所述含掺杂剂层中的所述掺杂剂的浓度进行控制。
[0037]
[16]根据上述[15]所述的半导体装置的制造方法，其中，使所述含掺杂剂层中的所述掺杂剂的浓度沿着从所述三维构造的上部区域朝向下部区域的方向减少。
[0038]
[17]根据上述[16]所述的半导体装置的制造方法，其中，所述掺杂剂是b元素和p元素中的任一者。
[0039]
[18]根据上述[8]所述的半导体装置的制造方法，其中，所述三维构造包含沟槽，所述沟槽的深宽比即高度尺寸/宽度尺寸为10～100。
[0040]
发明的效果
[0041]
根据本发明，即使在基底层具有高的深宽比的三维构造的情况下，也能够使掺杂剂在该基底层内均匀地分布。
附图说明
[0042]
图1是对本发明实施方式的阻挡层形成方法以及半导体装置的制造方法进行说明的流程图。
[0043]
图2a～图2d分别是对图1中的步骤(a)～步骤(d)的一个例子进行说明的示意图。
[0044]
图3是图1的半导体装置的制造方法的时序图。
[0045]
图4a～图4c分别是表示rf功率的施加时间为1.0sec的情况下在基底层的上部区域、中央部区域以及下部区域形成的阻挡层的电子显微镜图像。
[0046]
图5a～图5c分别是表示rf功率的施加时间为0.05sec的情况下在基底层的上部区域、中央部区域以及下部区域形成的阻挡层的电子显微镜图像。
[0047]
图6是表示阻挡层的厚度与基底层的掺杂剂扩散层中的掺杂剂(p)浓度的关系的曲线图。
[0048]
图7a和图7b是对图2b和图2c所示的步骤的变形例进行说明的示意图。
[0049]
图8a～图8d是对图2的半导体装置的制造方法的另一例进行说明的示意图。
[0050]
图9a和图9b是对图8b和图8c所示的步骤的变形例进行说明的示意图。
[0051]
图10是对现有的半导体装置的制造方法进行说明的示意图。
[0052]
附图标记说明
[0053]
10基底层；10a上部区域；10b下部区域；10c侧面；11a阻挡层；11b阻挡层；12a含掺杂剂层；12b含掺杂剂层；20沟槽；30掺杂剂扩散层；100基底层；100a上部区域；100b下部区域；120a含掺杂剂层；120b含掺杂剂层。
具体实施方式
[0054]
以下，参照附图对本发明的实施方式详细地进行说明。需要说明的是，在以下的说明中使用的附图中，为了使特征容易理解，方便起见会将特征部分放大表示，各构成要素的形状、尺寸比例等不限于图示的内容。
[0055]
图1是对本发明实施方式的半导体装置的制造方法进行说明的流程图，图2a～图2d分别是对图1中的步骤(a)～步骤(d)的一个例子进行说明的示意图。
[0056]
如图1所示，本发明实施方式的半导体装置的制造方法具有：形成具有三维构造的基底层的步骤(a)；在基底层上形成阻挡层的步骤(b)；使用原子层沉积(ald)工艺在阻挡层上形成含掺杂剂层的步骤(c)；进行热处理的步骤(d)。本实施方式的制造方法虽然具有步骤(a)～步骤(d)，但并不限定于此，也可以具有其他步骤。以下，对步骤(a)～步骤(d)的各步骤进行说明。
[0057]
＜步骤(a)＞
[0058]
首先，通过对基板实施深刻蚀(deep etching)等刻蚀，形成成为掺杂剂所扩散的对象的具有三维构造的基底层10(图2a)。基底层10不受特别地限制，例如是在源－漏电极之间形成的沟道区域。在基底层10设置的三维构造例如由凸部图案和凹部图案形成。
[0059]
上述三维构造作为凹部图案，可以包含具有相对的侧面和底面的沟槽20。在上述三维构造包含沟槽的情况下，沟槽的深宽比(高度尺寸/宽度尺寸)不受特别地限制，但例如优选为10～100，更优选的是50～100，进一步优选为70～100。
[0060]
基底层10例如由硅(si)构成，但不限于此，也可以由以si为主要成分的材料构成。以硅为主要成分的材料是指硅的含量多于50质量％的材料。
[0061]
＜步骤(b)＞
[0062]
接着，使用ald工艺，在上述三维构造的高度方向(也称作深度方向)上对阻挡层的膜厚、膜质以及膜种中的至少一个进行控制。优选步骤(b)的ald工艺是等离子体增强原子层沉积(peald)工艺(以下，也称作peald工艺)。由此，能够对膜密度、膜应力等进行控制，并且，与热ald工艺相比，能够实现成为活性物质的气体供给的简便性、循环时间的缩短等。
[0063]
需要说明的是，阻挡层中的“层”是指在基底层的表面形成的、具有厚度的构造，与“膜”同义。对于后述含掺杂剂层来说也是同样的。后文将对阻挡层进行详细说明。
[0064]
在本实施方式中，能够使用peald工艺在三维构造的高度方向上对阻挡层11a的膜厚进行控制(图2b)。例如通过对rf功率的施加时间进行调节，能够对在三维构造的侧面形成的阻挡层11a的膜厚进行控制。
[0065]
并且，也可以使用peald工艺，在三维构造的宽度方向(横向)上对阻挡层11a的膜厚进行控制。例如通过对rf功率和rf功率的施加时间进行调节，能够对在基底层10的三维构造的横向上、即三维构造的上表面形成的阻挡层11a的膜厚进行控制。在三维构造的上表面形成的阻挡层11a经过某种程度的时间，则处于饱和状态，膜形成反应存在瓶颈，因此即使增加rf功率和rf功率的施加时间，膜厚也不会进一步增大。由此，在三维构造的上部区域
10a，能够将在该三维构造的上表面形成的阻挡层11a与在侧面形成的阻挡层11a的厚度的差控制在某种程度的范围内。
[0066]
作为步骤(b)的具体例，例如，如图3所示，向载置有基底层10的反应空间内以脉冲供给阻挡层形成用气体和用于生成反应活性物质的含反应物气体，在进行吹扫或排气之后，向反应空间内以规定时间、脉冲施加rf功率，从而在三维构造的上表面和侧面生成阻挡层前驱体。并且，在上述步骤期间，能够始终向反应空间内供给含反应物气体。以对这些阻挡层形成用气体和含反应物气体进行供给的步骤、进行吹扫的步骤以及施加rf功率的步骤为一个循环，将该循环进行一次或多次，从而在基底层10的三维构造的上表面、侧面以及底面形成阻挡层11a。
[0067]
阻挡层形成用气体是通过使成膜原料气化而得到的气体，例如是含si气体、含ti气体或含ge气体。含反应物气体是通过施加rf功率而生成反应活性物质、在反应空间内产生氧等离子体所用的反应气体，例如包含从o2、n2o、h2o、n2选择的一个或多个。阻挡层前驱体是通过化学吸附于三维构造的表面的吸附分子与自由基等反应活性物质的反应而形成的单一分子层，例如由氧化硅(sio)、氧化钛(tio)、氧化锗(geo)、氮化硅(sin)或氮氧化硅(sion)构成。阻挡层11a是一个上述阻挡层前驱体或多个上述阻挡层前驱体堆积而形成的层，与阻挡层前驱体相同，例如由sio、tio或geo构成。
[0068]
在步骤(b)中，通过以脉冲向反应空间内供给阻挡层形成用气体和含反应物气体，能够在规定时间内向反应空间内供给这两者的气体。供给阻挡层形成用气体时的脉冲与供给含反应物气体时的脉冲可以相同，也可以不同。并且，之后以规定时间进行吹扫或排气，从而将包含未反应物、生成物的气体排出到反应空间外。rf功率和rf功率的施加时间能够根据规格等进行各种组合。rf功率的范围例如是50w～800w，一个循环中的rf功率的施加时间例如为0.1sec～2sec。
[0069]
在阻挡层前驱体由sio构成的情况下，作为成膜原料，例如能够使用包含双(二乙基氨基)硅烷(bdeas)、四(二甲基氨基)硅烷(4dmas)、三(二甲基氨基)硅烷(3dmas)、双(二甲基氨基)硅烷(2dmas)、四(乙基甲氨基)硅烷(4emas)、三(乙基甲氨基)硅烷(3emas)、双(叔丁基氨基)硅烷(btbas)以及双(乙基甲氨基)硅烷(bemas)的一种或多种的有机氨基硅烷。
[0070]
在步骤(b)中形成的阻挡层11a的膜厚不受特别地限制，但例如在三维构造的上表面形成的阻挡层11a的膜厚为5nm以下，在三维构造的侧面形成的阻挡层11a的膜厚为0.1nm～5nm。
[0071]
图4a～图4c分别表示的是一个循环中的rf功率的施加时间为1.0sec的情况下在基底层的上部区域、中央部区域以及下部区域形成的阻挡层的电子显微镜图像。需要说明的是，图4和图5的三维构造中的沟槽的深宽比(高度尺寸/宽度尺寸)为40、阻挡层为sio，所施加的rf功率为50w。如图4a～图4c所示，在rf功率的施加时间为1.0sec的情况下，能够确认在三维构造的上表面、侧面以及底面形成有阻挡层。并且，能够确认在三维构造的侧面形成的阻挡层沿着从上述三维构造的上表面朝向底面的方向变薄。
[0072]
接着，在图5a～图5c中表示的是一个循环中的rf功率的施加时间为0.05sec的情况。在该情况下，能够确认在三维构造的上表面和侧面形成有阻挡层(图5a～图5c)，在三维构造的底面以不均匀的厚度形成有阻挡层或者局部地未形成阻挡层(图5c)。并且，能够确
认在三维构造的侧面形成的阻挡层沿着从上述三维构造的上表面朝向底面的方向变薄，且与rf功率的施加时间为0.05sec的情况相比，整体较薄地形成。
[0073]
从上述结果可知，能够通过rf功率的施加时间的长短来控制在三维构造的侧面形成的阻挡层11a的膜厚的薄厚。并且，通过使rf功率的施加时间成为适当的范围，能够使在三维构造的侧面形成的阻挡层11a的膜厚沿着从上述三维构造的上表面朝向底面的方向逐渐减小。
[0074]
＜步骤(c)＞
[0075]
接着，使用ald工艺，在阻挡层11a上形成含掺杂剂层12a(图2(c))。步骤(c)的ald工艺与步骤(b)相同，优选为peald工艺。
[0076]
例如，如图3所示，以脉冲向上述反应空间内供给含掺杂剂层形成用气体和用于生成反应活性物质的含反应物气体，在进行吹扫或排气之后，向反应空间内以规定时间、脉冲施加rf功率，从而在三维构造的上表面和侧面生成含掺杂剂层前驱体。并且，在上述步骤期间，能够始终向反应空间内供给含反应物气体。以这些对含掺杂剂层形成用气体和反应物进行供给的步骤、进行吹扫的步骤以及施加rf功率的步骤为一个循环，将该循环进行一次或多次，从而在阻挡层11a上形成含掺杂剂层12a。
[0077]
含掺杂剂层形成用气体是通过使成膜原料气化而得到的气体，例如是含p气体或者含b气体。含反应物气体与步骤(b)相同，是通过施加rf功率而生成反应活性物质、在反应空间内产生氧等离子体所用的反应气体，例如包含从o2、n2o、h2o等选择的一种或者多种。含掺杂剂层前驱体是通过化学吸附于三维构造的表面的吸附分子与自由基等活性物质的反应而形成的单一分子层，例如由磷硅酸玻璃或者硼硅酸玻璃构成。含掺杂剂层12a是一个上述含掺杂剂层前驱体或多个上述含掺杂剂层前驱体堆积而形成的层，与含掺杂剂层前驱体相同，例如由磷硅酸玻璃或硼硅酸玻璃构成。
[0078]
在阻挡层前驱体由磷硅酸玻璃构成的情况下，作为成膜原料，例如能够使用包含p(och3)3、po(c2h5o)3的一种或多种的有机磷化合物。并且，在阻挡层前驱体由硼硅酸玻璃构成的情况下，作为成膜原料，例如能够使用包含b(c2h5o)3、b(ch3o)3的一种或多种的有机硼化合物。
[0079]
在步骤(c)中形成的含掺杂剂层12a的膜厚沿着从三维构造的上部区域10a朝向下部区域10b的方向减少。但是，并不限于此，含掺杂剂层12a的膜厚也可以在沿着从三维构造的上部区域10a朝向下部区域10b的方向上是均匀的。含掺杂剂层12a的膜厚不受特别地限制，但例如形成于三维构造的上表面的含掺杂剂层12a的膜厚为1nm～10nm，形成于三维构造的侧面的含掺杂剂层12a的膜厚为1nm～10nm。
[0080]
＜步骤(d)＞
[0081]
之后，进行热处理，使含掺杂剂层12a所含的掺杂剂经由阻挡层11a向基底层10扩散(图2d)。在本实施方式中，含掺杂剂层12a所含的掺杂剂的浓度在沿着从三维构造的上部区域10a朝向下部区域10b的方向上是大致均匀的。此时，含掺杂剂层12a的掺杂剂通过在三维构造的高度方向上被控制了膜厚的阻挡层11a而向基底层10扩散，因此能够使掺杂剂扩散层30中的掺杂剂的分布或者浓度在基底层10的三维构造的高度方向上均匀。由此，在基底层10的三维构造的表层部整体形成共形的掺杂剂扩散层30。
[0082]
步骤(d)的热处理例如是退火处理，退火处理的条件例如为处理温度800℃～1200
℃、处理时间0.5sec～5sec。由此，能够充分地增大掺杂剂从含掺杂剂层12a向基底层10的扩散速度。掺杂剂是向基底层10固体扩散(ssd)的物质，例如能够采用b元素和p元素中的任一个。
[0083]
之后，通过湿式刻蚀等刻蚀来除去掺杂剂扩散后的含掺杂剂层12a和阻挡层11a，结束本处理。并且，出于简化步骤等观点，可以不进行含掺杂剂层12a和阻挡层11a的刻蚀。
[0084]
图6是表示阻挡层的厚度与基底层的掺杂剂扩散层中的掺杂剂浓度的关系的图表。在图6中，作为掺杂剂的一个例子使用了p元素。根据图6的曲线图可知，阻挡层的厚度与掺杂剂浓度存在关联，如果阻挡层的厚度增大，则掺杂剂浓度降低。由此，通过将阻挡层形成为膜厚沿着从三维构造的上部区域朝向下部区域的方向变薄，使掺杂剂扩散层的掺杂剂经由该阻挡层向基底层扩散，从而能够使掺杂剂扩散层中的掺杂剂的分布或者浓度在基底层10的三维构造的高度方向上均匀。
[0085]
在上述实施方式中，在步骤(b)中对阻挡层11a的膜厚进行控制，但也可以取代阻挡层11a的膜厚的控制而对阻挡层的膜质进行控制。
[0086]
例如，如图7a所示，能够形成膜质沿着从三维构造的上部区域10a向下部区域10b的方向不同的阻挡层11b。图中的阻挡层11b的点表示的是膜质不均匀。之后，如图7b所示，通过与上述步骤(c)同样的方法，能够在阻挡层11b上形成含掺杂剂层12a。
[0087]
阻挡层11b的膜质例如能够通过对rf功率和rf功率的施加时间进行调节来控制。具体而言，通过使rf功率和rf功率的施加时间为适当范围的值，能够使阻挡层11b的致密性变化。其结果是，在步骤(c)中，能够对含掺杂剂层12a的掺杂剂通过阻挡层11b时的掺杂剂的扩散进行控制。特别是，认为通过使在三维构造的侧面形成的阻挡层11b的致密性沿着从三维构造的上部区域10a朝向下部区域10b的方向降低，能够使掺杂剂扩散层30中的掺杂剂的分布在基底层10的三维构造的高度方向上均匀。
[0088]
除了阻挡层11a的上述膜厚的控制之外，可以进一步进行阻挡层11a的上述膜质的控制。由此，能够高精度地对阻挡层11a进行控制，能够使掺杂剂扩散层30中的掺杂剂的分布在基底层10的三维构造的高度方向上更加均匀。
[0089]
可以取代上述实施方式的步骤(b)中的阻挡层11a的膜厚的控制而对阻挡层11a的膜种进行控制。阻挡层的膜种例如(a)由具有区域选择性的sin来构成阻挡层或者(b)由sion来构成阻挡层，从而通过对n元素的浓度进行调节来进行控制。
[0090]
具体而言，在由sin构成阻挡层的情况下，基本上可以通过与上述步骤(b)同样的方法，使用ald工艺、优选的是peald工艺来形成阻挡层。即，向载置有基底层10的反应空间内以脉冲供给阻挡层形成用气体和用于生成反应活性物质的含反应物气体，在进行吹扫或排气之后，向反应空间内以规定时间、脉冲施加rf功率，从而在三维构造的上表面和侧面生成阻挡层前驱体。并且，在上述步骤期间，能够始终向反应空间内供给含反应物气体。以这些对阻挡层形成用气体和反应物进行控制的步骤、进行吹扫的步骤和施加rf功率的步骤为一个循环，将该循环进行一次或者多次，从而在基底层10的三维构造的上表面和侧面形成阻挡层11a。
[0091]
上述peald工艺优选为高压力peald工艺。在高压力peald工艺中，在反应空间内使基底层10与氮等离子体接触时，反应空间的压力例如为20torr以上。并且，反应温度例如为100℃～650℃。生成上述氮等离子体时的rf功率例如为500w～1000w。
[0092]
在阻挡层前驱体由sin构成的情况下，阻挡层形成用气体例如是含si气体。含反应物气体是用于在反应空间内产生氮等离子体的反应气体，例如包含从nh3、n2h4、n2/h2混合物、n2中选择的一种或多种。阻挡层前驱体由sin构成。
[0093]
在该情况下，作为成膜原料，例如能够使用包含从hsii3、h2sii2、h3sii，h2si2i4、h4si2i2以及h5si2i中选择的一种或多种的卤代甲硅烷。作为成膜原料的其他具体例，例如能够使用例如日本专利申请公开第2017－79327号公报所记载的硅前驱体或si前驱体，能够将其整体引用于本说明书。
[0094]
在使用了peald工艺的sin膜形成过程中，能够在基底层10的三维构造的表面选择性地形成作为阻挡层的sin膜。例如通过使用侧面与上表面、底面的湿式刻蚀速度之差，能够在三维构造的侧面设置膜形成部和非膜形成部。如果使rf功率减小，则侧面的刻蚀速度增大，上表面、底面的刻蚀速度减小。另一方面，如果使rf功率增大，则侧面的刻蚀速度减小，上表面、底面的刻蚀速度增大。由此，通过对rf功率进行控制，能够对侧面的刻蚀速度与上表面、底面的刻蚀速度的差进行调节。并且，sin膜中的n元素对该sin膜中的掺杂剂的扩散进行抑制。由此，认为通过沿着从三维构造的上部区域10a朝向下部区域10b的方向将阻挡层选择性地形成在该三维构造的侧面，能够使掺杂剂扩散层30中的掺杂剂的分布在基底层10的三维构造的高度方向上均匀。
[0095]
并且，在由sion构成阻挡层的情况下，在由sin构成阻挡层的情况下的上述步骤中，通过使含反应物气体、即含氮气体的供给量比通常的供给量少，能够由sion形成阻挡层前驱体。在该情况下，阻挡层形成用气体以及含反应物气体与由sin构成阻挡层的情况相同。
[0096]
sion膜含有比n元素多的o元素。sion膜中的n元素的含量出于抑制掺杂剂的扩散的观点出发，例如为3atom％～20atom％。
[0097]
在使用了peald工艺的sion膜形成过程中，能够在沿着基底层10的三维构造的表面的方向，使作为阻挡层的sion膜所含的n元素的浓度发生变化。例如通过控制在氮化处理等离子体中使用的rf功率和/或照射时间，能够使n元素的含量沿着sion膜的面内方向变化。并且，sion膜中的n元素与sin膜形成的情况相同，抑制sion膜中的掺杂剂的扩散。由此，认为通过沿着从三维构造的上部区域10a朝向下部区域10b的方向减少sion膜所含的n元素的浓度，能够使掺杂剂扩散层30中的掺杂剂的分布在基底层10的三维构造的高度方向上均匀。
[0098]
除了阻挡层11a的上述膜厚的控制之外，可以进一步进行阻挡层11a的上述膜种的控制。并且，可以进行阻挡层11a的膜厚、膜质以及膜种的控制。由此，能够更高精度地对阻挡层11a进行控制，能够使掺杂剂扩散层30中的掺杂剂的分布在基底层10的三维构造的高度方向上更加均匀。
[0099]
图8a～图8d是对图2的半导体装置的制造方法的另一例进行说明的示意图。图8a～图8d所示的制造方法基本上与图2a～图2d所示的制造方法相同，对于相同的结构标注相同的附图标记而省略其说明。
[0100]
如图8b所示，在步骤(b)中，与图2b的情况相同，使用ald工艺，以使阻挡层11a的膜厚沿着从三维构造的上部区域10a朝向下部区域10b的方向减小的方式在三维构造的侧面形成阻挡层11a。
[0101]
接着，在步骤(c)中，使用ald工艺，在阻挡层11a上形成含掺杂剂层12b(图8c)。此时，能够在三维构造的高度方向上对含掺杂剂层12b中的掺杂剂的浓度进行控制。图中的含掺杂剂层12b的点表示的是掺杂剂浓度不均匀。具体而言，使含掺杂剂层12b所含的掺杂剂的浓度沿着从三维构造的上部区域10a朝向下部区域10b的方向减少。在对含掺杂剂层12b所含的掺杂剂的浓度进行控制的情况下，含掺杂剂层12b的膜厚不受特别地限制，可以沿着从三维构造的上部区域10a朝向下部区域10b的方向增大，也可以大致恒定或者沿着该方向减少。
[0102]
通过含掺杂剂层12b的掺杂剂的浓度的浓淡，能够对基底层10中的掺杂剂的扩散量的大小进行控制。由此，将阻挡层11a形成为膜厚沿着从三维构造的上部区域10a朝向下部区域10b的方向变薄，而且使含掺杂剂层12b的掺杂剂浓度沿着从三维构造的上部区域10a朝向下部区域10b的方向减少，从而能够使掺杂剂扩散层30(参照图8d)中的掺杂剂的分布或浓度在基底层的三维构造的高度方向上更加均匀。
[0103]
图9a和图9b是对图8b和图8c所示的步骤的变形例进行说明的示意图。在图8b中，在三维构造的高度方向上对阻挡层11a的膜厚进行控制，但并不限于此，如图9a所示，可以以使阻挡层11b的膜厚沿着从三维构造的上部区域10a朝向下部区域10b的方向大致均匀的方式在三维构造的侧面形成阻挡层11a。此时，与图7a等的情况相同，能够对阻挡层11b的膜质、膜种中的任一者或者两者进行控制。
[0104]
在该情况下，在步骤(c)中，与图8c的情况相同，能够将含掺杂剂层12b形成为使该含掺杂剂层所含的掺杂剂的浓度沿着从三维构造的上部区域10a朝向下部区域10b的方向减少(图9b)。含掺杂剂层12b的膜厚与上述相同，可以在沿着从三维构造的上部区域10a朝向下部区域10b的方向上大致恒定，也可以沿着该方向增大或减小。
[0105]
根据本变形例，能够使掺杂剂扩散层30(参照图8d)中的掺杂剂的分布或浓度在基底层10的三维构造的高度方向上更加均匀。
[0106]
如上所述，根据本实施方式，使用ald工艺，在基底层10的三维构造的高度方向上对阻挡层11a(11b)的膜厚、膜质以及膜种中的至少一者进行控制，因此通过使含掺杂剂层12a(12b)的掺杂剂经由该阻挡层向基底层10扩散，能够使掺杂剂扩散层30中的掺杂剂的分布或浓度在基底层10的三维构造的高度方向上均匀。因此，即使在基底层10具有高的深宽比的三维构造的情况下，也能够使掺杂剂均匀地分布在该基底层内。
[0107]
以上，参照附图对本发明的实施方式详细地进行了说明，但具体构成并不限于该实施方式，能够在不脱离本发明主旨的范围内加入各种变形和置换。也可以对上述实施方式所记载的各结构进行组合。
[0108]
例如在上述实施方式中，使用peald工艺形成了阻挡层和含掺杂剂层(步骤(b)和步骤(c))，但并不限于此，也可以使用热原子层沉积(ald)工艺来形成阻挡层和含掺杂剂层。
[0109]
在该情况下，例如在步骤(b)中，向载置有基底层的反应空间内供给阻挡层形成用气体，在进行吹扫或排气之后，供给用于生成反应活性物质的含反应物气体，在氧氛围下进行热反应，从而能够在三维构造的上表面和侧面生成阻挡层前驱体。并且，通过将上述循环进行一次或多次，能够在基底层的三维构造的上表面和侧面形成阻挡层。
[0110]
并且，在步骤(c)中，同样是向上述反应空间内供给含掺杂剂层形成用气体，在进
行吹扫或排气之后，供给用于生成反应活性物质的含反应物气体，在氧氛围下进行热反应，从而能够在三维构造的上表面和侧面生成含掺杂剂层前驱体。并且，通过将上述循环进行一次或多次，能够在阻挡层上和基底层的三维构造的侧面形成含掺杂剂层。
[0111]
需要说明的是，可以将用于实现适用以上所示的实施方式的各制造方法的装置(例如ald装置、半导体制造装置)的功能的程序记录于计算机可读取的记录介质(存储介质)，使计算机系统读入并执行记录于该记录介质的程序，从而进行处理。
[0112]
需要说明的是，此处所称的“计算机系统”可以包含操作系统(os：operating system)或周边设备等硬件。
[0113]
并且，“计算机可读取的记录介质”是指软盘、光磁盘、rom(read only memory)、闪存等可写入的非易失性存储器，dvd(digital versatile disc)等可移动介质、内置于计算机系统的硬盘等存储装置。并且，作为记录介质，例如也可以是暂时地记录数据的记录介质。
[0114]
另外，“计算机可读取的记录介质”包含如经由因特网等网络或电话线路等通信线路发送了程序时成为服务器或者客户端的计算机系统内部的易失性存储器(例如dram(dynamic random access memory))那样在一定时间内保持程序的介质。
[0115]
并且，上述程序可以从将该程序储存于存储装置等的计算机系统经由传输介质或传输介质中的传输波向其他计算机系统传输。在这里，对程序进行传输的“传输介质”是指因特网等网络(通信网)或电话线路等通信线路(通信线)那样具有传输信息的功能的介质。
[0116]
并且，上述程序可以是用于实现前述功能的一部分的程序。另外，上述程序也可以是能够通过与已记录于计算机系统的程序的组合来实现前述功能的所谓的差分文件(差分程序)。
[0117]
在计算机中，例如由cpu(central processing unit)等处理器读出并执行存储于存储器的程序。