存储器单元、存储器件及其制造方法与流程

1.本发明的实施例涉及存储器单元、存储器件及其制造方法。


背景技术：

2.集成电路(ic)有时包括一次性可编程(otp)存储器以提供非易失性存储器(nvm)，其中当ic断电时数据不会丢失。otp器件的一个类型包括反熔丝存储器。反熔丝存储器包括若干反熔丝存储单元(或位单元)，若干反熔丝存储单元的端子在编程前断开连接并且在编程后为短路状态(例如，被导通)。反熔丝存储器可以基于金属氧化物半导体(mos)技术。例如，反熔丝存储单元可以包括编程mos晶体管(或mos电容器)和至少一个读取mos晶体管。编程mos晶体管的栅极电介质可以发生故障从而导致编程mos晶体管的栅极和源极或漏极区域互连。根据编程mos晶体管的栅极电介质是否发生故障，能够通过读取流经编程mos晶体管和读取mos晶体管的合成电流由反熔丝存储单元呈现不同的数据位。由于不能通过逆向工程确定反熔丝单元的编程状态，所以反熔丝存储器具有的有利特征是逆向工程检验。


技术实现要素：

3.根据本发明实施例的一个方面，提供了一种存储器件，包括：多个第一纳米结构，彼此堆叠在一起；多个第一栅极堆叠件，第一栅极堆叠件中的相邻两个环绕多个第一纳米结构中相对应的一个；多个第二纳米结构，彼此堆叠在一起；多个第二栅极堆叠件，第二栅极堆叠件中的相邻两个环绕多个第二纳米结构中相对应的一个；第一漏极/源极部件，电耦合至第一纳米结构的第一端；第二漏极/源极部件，电耦合至第一纳米结构的第二端和第二纳米结构的第一端中的二者；以及第三漏极/源极部件，电耦合至第二纳米结构的第二端。其中，多个第一栅极堆叠件中的至少一个直接接触第一漏极/源极部件和第二漏极/源极部件中的至少一个。
4.根据本发明实施例的另一个方面，提供了一种存储器单元，包括：第一晶体管；以及第二晶体管，电气串联耦合至第一晶体管。其中，第一晶体管包括：多个第一纳米片，沿着垂直方向彼此分隔，多个第一纳米片沿着水平方向具有第一长度；以及多个第一全环绕栅极堆叠件，与多个第一纳米片可操作地相关联，多个第一全环绕栅极堆叠件沿着水平方向具有第二长度，第二长度等于或小于第一长度。并且其中，第二晶体管包括：多个第二纳米片，彼此垂直地分隔，多个第二纳米片沿着水平方向具有第三长度；以及多个第二全环绕栅极堆叠件，与多个第二纳米片可操作地相关联，多个第二全环绕栅极堆叠件沿着水平方向具有第四长度，第四长度小于第三长度。
5.根据本发明实施例的又一个方面，提供了一种制造存储器件的方法，包括：在衬底上方形成第一堆叠件，第一堆叠件包括第一纳米片、第一纳米片上方的第二纳米片和第二纳米片上方的第三纳米片；在衬底上方形成第二堆叠件，第二堆叠件包括第四纳米片、第四纳米片上方的第五纳米片和第五纳米片上方的第六纳米片；在覆盖第一堆叠件的同时，移除第四纳米片和第六纳米片的各自端部；以及在仍然覆盖第一堆叠件的同时，在第四纳米
片和第六纳米片的各自的被蚀刻的端部形成多个间隔件。
附图说明
6.当与附图一起阅读时，根据以下详细描述可以最好地理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
7.图1示出了根据一些实施例的存储器单元的示例性电路图。
8.图2示出了根据一些实施例的一种制造存储器件的示例性方法的流程图。
9.图3
‑
1、图3
‑
2、图3
‑
3、图3
‑
4、图3
‑
5、图3
‑
6、图3
‑
7、图3
‑
8、图3
‑
9、图3
‑
10、图3
‑
11、图3
‑
12和图3
‑
13示出了根据一些实施例的图2中的方法制造的存储器件的各个制造阶段的截面图。
10.图4示出了根据一些实施例的另一个示例性存储器件400的截面图。
11.图5、图6和图7示出了根据一些实施例的包括部分内部间隔件的各种示例性纳米结构晶体管。
具体实施方式
12.以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或示例。以下将描述元件和布置的具体示例，以简化本发明。当然，这些仅仅是示例，并不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包含第一部件和第二部件直接接触形成的实施例，并且也可以包含在第一部件和第二部件之间可以形成另外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个示例中重复参考数字和/或字符。这种重复是出于简明和清楚的目的，并且其本身不指示所论述的各个实施例和/或配置之间的关系。
13.此外，为了便于描述，本文中可使用诸如“在
…
之下”、“在
…
下方”、“下部”、“在
…
之上”、“上部”等空间关系术语来描述如图所示的一个元件或部件与另一元件或部件的关系。空间相对术语旨在涵盖除附图所示的方向之外的使用或操作中的器件的不同方向。装置可以以其他方式进行定向(旋转90度或者处于其他方向)，而其中所使用的空间相关描述符可做相应解释。
14.在当代半导体器件制造工艺中，在单个晶圆上制造大量半导体器件，诸如硅沟道n型场效应晶体管(nfet)和硅锗沟道p型场效应晶体管(pfet)。非平面晶体管器件架构，诸如鳍片基晶体管，能够提供平面晶体管上方增加的器件密度和增强的性能。部分地由于其被各自栅极部件环绕的传导沟道的特性，一些先进的非平面晶体管器件架构，诸如，纳米结构(例如，纳米片、纳米线或多桥沟道)晶体管，能够进一步增强鳍片基晶体管上方的性能。
15.此类纳米片晶体管包括多个半导体片。多个半导体片可以共同形成用于纳米片晶体管的传导沟道。半导体片中的每一个都被包括一层导电栅极和栅极电介质的栅极堆叠件分离。栅极堆叠件环绕半导体片的所有侧边，从而形成全环绕栅极(gaa)结构。半导体纳米片的端上的外延生成形成用于纳米片晶体管的源极/漏极部件。从纳米片晶体管的源极/漏极部件处在栅极堆叠件之间能够形成间隔件。此类间隔件通常被称为“内部间隔件”。由介电材料形成的内部间隔件能够将栅极堆叠件与各自的源极/漏极部件电隔离，这可能会减
130之间存在传导路径(例如，经由电阻器136)。
22.为了读取存储器单元100，类似于编程，导通读取晶体管120，并且bl 134耦合至对应于逻辑低状态的电压。作为响应，正电压应用于编程晶体管的栅极110g。如上所讨论的，如果编程晶体管110的栅极电介质未被击穿，则bl 134和wlp 130之间不存在传导路径。因此，相对较低的电流从wlp 130经由晶体管110和晶体管120传导至bl 134。如果编程晶体管110的栅极电介质被击穿了，则bl 134和wlp 130之间存在传导路径。因此，相对较高的电流从wlp 130经由晶体管110(现在等效于电阻器136)和晶体管120传导至bl 134。此类低电流和高电流有时可以分别被称为存储器单元100的i
off
和i
on
。耦合至bl 134的电路元件(例如，感测放大器)能够将i
off
与i
on
区分(或相反)，并且由此确定存储器单元100是否呈现逻辑高(“1”)或逻辑低(“0”)。例如，当读取i
on
时，存储器单元100可能呈现1；并且当读取i
off
时，存储器单元100可能呈现0。
23.图2示出了根据本发明的一个或多个实施例的一种用于形成存储器件的方法200的流程图。方法200可以用于形成反熔丝存储单元，反熔丝存储单元包括串联耦合的编程晶体管和读取晶体管。需要注意的是，方法200仅仅是示例而不用于限制本发明。因此，应当理解的是，可以在图2的方法200之前、之中和之后提供附加操作，并且在本文中仅对一些其他操作作简要描述。
24.方法200的操作可以与图3
‑
1、图3
‑
2、图3
‑
3、图3
‑
4、图3
‑
5、图3
‑
6、图3
‑
7、图3
‑
8、图3
‑
9、图3
‑
10、图3
‑
11、图3
‑
12和图3
‑
13中所示的各自制造阶段中的存储器件的截面图相关联。在一些实施例中，存储器件可以被包括在微处理器、另一个存储器件和/或集成电路(ic)中或者耦合至微处理器、另一个存储器件和/或集成电路。同样地，为了更好地理解本发明的构思，将图3
‑
1至图3
‑
13进行了简化。尽管附图示出了存储器件，但是应当理解的是，ic可以包括若干其他器件，诸如，感应器、电阻器、电容器、晶体管等，出于简明的目的，这些器件未在图3
‑
1至图3
‑
13中示出。
25.首先参照图2，简要概述中，方法200开始于操作202，其中提供衬底。方法200进行到操作204，其中形成交替系列的第一纳米结构和第二纳米结构。方法200进行到操作206，其中形成若干伪栅极堆叠件。方法200进行到操作208，其中限定第一交替纳米结构列和第二交替纳米结构列。方法200进行到操作210，其中覆盖第一交替纳米结构列。方法200进行到操作212，其中移除第二交替纳米结构列的第一纳米结构的各自端部。方法200进行到操作214，其中在第二交替纳米结构列中形成内部间隔件。方法200进行到操作216，其中形成源极部件和漏极部件。方法200进行到操作218，其中沉积层间电介质。方法200进行到操作220，其中移除伪栅极堆叠件。方法200进行到操作222，其中移除第一交替纳米结构列和第二交替纳米结构列的第一纳米结构。方法200进行到操作224，其中沉积栅极电介质。方法200进行到操作226，其中沉积栅极金属。
26.对应于操作202，图3
‑
1是在制造的各个阶段中的一个处，由垂直于y方向的平面切开的存储器件300的截面图，存储器件300包括衬底302。衬底302包括半导体材料衬底，例如，硅。可选地，衬底302可以例如包括另一个基本半导体材料，诸如，锗。衬底302也可以包括化合物半导体，诸如，碳化硅、砷化镓、砷化铟和磷化铟。衬底302可以包括合金半导体，诸如，硅锗、碳化硅锗、镓砷磷和镓铟磷。在一实施例中，衬底302包括外延层。例如，衬底可以具有覆盖在体半导体上方的外延层。例如，衬底302可以包括绝缘体上半导体(soi)结构。例
如，衬底302可以包括通过注氧隔离(simox)等工艺或其他合适的技术(诸如，晶圆接合和研磨)形成的掩埋氧化物(box)层。
27.对应于操作204，图3
‑
2是在制造的各个阶段中的一个处，由垂直于y方向的平面切开的存储器件300的截面图，存储器件300包括交替系列的第一半导体层304、308和312以及第二半导体层306、310和314。第一半导体层304、308和312可以包括sige纳米结构(下文称“sige纳米结构304、308和312”)，并且第二半导体层306、310和314可以包括si纳米结构(下文称“si纳米结构306、310和314”)。在一实施例中，sige纳米结构304、308和312中的每一个都可以包括具有纳米范围内厚度的sige层(例如，sige纳米片)；并且si纳米结构306、310和314中的每一个都可以包括具有纳米范围内厚度的si层(例如，si纳米片)。应当理解的是，sige纳米结构304、308和312以及si纳米结构306、310和314的厚度可以被减少至亚纳米范围(例如，埃)，而仍保持在本发明的范围之内。交替系列的sige纳米结构304、308和312以及si纳米结构306、310和314可以形成为衬底302上方的堆叠件，其中，纳米结构304
‑
314沿着垂直方向(例如，z方向)布置在彼此顶部。此类堆叠件有时可以被称为超晶格。在非限制性实例中，sige纳米结构304、308和312处于从10％至40％范围内。应当理解的是，sige纳米结构304、308和312中的每一个中的ge的百分比都可以是在0和100之间的任意值(不包括0和100)，而仍保持在本发明的范围之内。
28.可以通过外延生长一层然后下一层直至达到纳米结构的期望的数量和期望的厚度，来形成交替系列的纳米结构。能够从气相前体或液相前体生长外延材料。能够使用气相外延(vpe)、分子束外延(mbe)、液相外延(lpe)或其他合适的工艺来生长外延材料。根据晶体管的类型，通过添加掺杂剂、n型掺杂剂(例如，磷或砷)或p型掺杂剂(例如，硼或镓)，在沉积(原位掺杂)过程中，外延硅、硅锗和/或碳掺杂的硅(si:c)硅能够进行掺杂。
29.对应于操作206，图3
‑
3是在制造的各个阶段中的一个处，由垂直于y方向的平面切开的存储器件300的截面图，存储器件300包括第一伪栅极堆叠件316a和第二伪栅极堆叠件316b。伪栅极堆叠件316a
‑
b中的每一个都包括伪栅极和硬掩模。例如，在图3
‑
3中，第一伪栅极堆叠件316a包括形成在si纳米结构314上方的伪栅极318a和形成在伪栅极318a上方的硬掩模320a；并且第二伪栅极堆叠件316b包括形成在si纳米结构314上方的伪栅极318b和形成在伪栅极318b上方的硬掩模320b。
30.在一些实施例中，伪栅极堆叠件316a
‑
b可以对应于其中将会形成存储器件300的编程晶体管和读取晶体管的栅极部件的区域。尽管在图3
‑
3中，伪栅极堆叠件316a
‑
b中的每一个都被示出为二维结构，但是应当了解到伪栅极堆叠件316a
‑
b每一个都形成为三维结构以横跨第一纳米结构304、308和312以及第二纳米结构306、310和314。例如，伪栅极堆叠件316a
‑
b中的每一个可以形成在第一纳米结构304、308和312以及第二纳米结构306、310和314的侧壁的上方和周围。能够通过在交替系列的第一纳米结构304、308和312以及第二纳米结构306、310和314上方和周围沉积非晶硅(a
‑
si)，来形成伪栅极318a
‑
b。然后平坦化a
‑
si至期望的水平。硬掩模(未示出)沉积在平坦化的a
‑
si上方并且进行图案化以形成硬掩模320a
‑
b。能够由氮化物层或氧化物层形成硬掩模320a
‑
b。蚀刻工艺(例如，反应离子刻蚀(rie)工艺)应用于a
‑
si以形成伪栅极堆叠件316a
‑
b。
31.形成伪栅极堆叠件316a
‑
b之后，可以形成栅极间隔件322a和322b以沿着伪栅极堆叠件316a和316b的各自侧壁延伸，如图3
‑
3所示。能够使用间隔件下拉形成工艺来形成栅极
间隔件322a
‑
b。也能够通过介电材料(例如，氧化硅、氮化硅、氮氧化硅、sibcn、siocn、sioc或那些材料的任何合适组合)的共形沉积，随后进行定向蚀刻(例如，rie)，来形成栅极间隔件322a
‑
b。此类栅极间隔件有时可以被称为外部间隔件。在一些实施例中，伪栅极堆叠件316a与栅极间隔件322a一起可以沿着水平方向(例如，x方向)延伸出第一距离d1；并且伪栅极堆叠件316b与栅极间隔件322b一起可以沿着x方向延伸出第二距离d2，如图3
‑
3所示。第一距离d1和第二距离d2可以彼此相同或不同。
32.对应于操作208，图3
‑
4是在制造的各个阶段中的一个处，由垂直于y方向的平面切开的存储器件300的截面图，存储器件300包括交替纳米结构列324a和324b。在形成栅极间隔件322a
‑
b之后，交替纳米结构列324a和324b可以通过以下工艺中的至少一些形成：使用栅极间隔件322a
‑
b、伪栅极318a
‑
b和用作掩模的硬掩模320a
‑
b以限定交替纳米结构列324a和324b的占位面积，并且蚀刻交替系列的第一纳米结构304、308和312以及第二纳米结构306、310和314(如图3
‑
3中所示)以形成交替纳米结构列324a和324b。如此，交替纳米结构列324a和324b中的每一个都包括交替蚀刻的sige/si纳米结构的堆叠件。例如，交替纳米结构列324a包括交替的蚀刻的sige纳米结构325a、蚀刻的si纳米结构326a、蚀刻的sige纳米结构327a、蚀刻的si纳米结构328a、蚀刻的sige纳米结构329a和蚀刻的si纳米结构330a的堆叠件；并且交替纳米结构列324b包括交替的蚀刻的sige纳米结构325b、蚀刻的si纳米结构326b、蚀刻的sige纳米结构327b、蚀刻的si纳米结构328b、蚀刻的sige纳米结构329b和蚀刻的si纳米结构330b的堆叠件。
33.在一些实施例中，交替纳米结构列324a的蚀刻的si纳米结构和蚀刻的sige纳米结构中的每一个都可以跟随伪栅极堆叠件316a和栅极间隔件322a的水平尺寸；并且交替纳米结构列324b的蚀刻的si纳米结构和蚀刻的sige纳米结构中的每一个都可以跟随伪栅极堆叠件316b和栅极间隔件322b的水平尺寸。因此，交替纳米结构列324a的蚀刻的si纳米结构和蚀刻的sige纳米结构中的每一个都可以沿着x方向延伸出d1；并且交替纳米结构列324b的蚀刻的si纳米结构和蚀刻的sige纳米结构中的每一个都可以沿着x方向延伸出d2。
34.对应于操作210，图3
‑
5是在制造的各个阶段中的一个处，由垂直于y方向的平面切开的存储器件300的截面图，存储器件300包括屏蔽掩模334。在一些实施例中，屏蔽掩模334形成以覆盖在交替纳米结构列324a上面，而交替纳米结构列324b仍保持暴露。屏蔽掩模334可以形成以具有足够大的厚度(或高度)，从而使得蚀刻的sige纳米结构325a、327a和329a中的每一个的各自侧壁被完全覆盖。屏蔽掩模334的形成可以允许一个或多个工艺(这将会在下文进行讨论)，以在交替纳米结构列324b上执行。可以由对蚀刻剂相对耐受的材料形成屏蔽掩模334，该蚀刻剂例如能够蚀刻sige，诸如，氧化硅、氮化硅、氮氧化硅、sibcn、siocn、sioc或那些材料的任何合适的组合。
35.对应于操作212，图3
‑
6是在制造的各个阶段中的一个处，由垂直于y方向的平面切开的存储器件300的截面图，其中，移除蚀刻的sige纳米结构325b、蚀刻的sige纳米结构327b和蚀刻的sige纳米结构329b(如图3
‑
5所示)中的每一个的各自端部。在移除蚀刻的sige纳米结构325b、蚀刻的sige纳米结构327b和蚀刻的sige纳米结构329b的各自端部过程中，交替纳米结构列324a被屏蔽掩模334覆盖。如此，sige纳米结构335b、337b和339b能够形成以沿着x方向延伸出小于d2(例如，d3)的距离，而交替纳米结构列324a的sige纳米结构325a、327a和329a仍沿着x方向延伸出d1。sige纳米结构325a、327a、329a、335b、337b和339b
之后可以由若干栅极堆叠件替代。因此，sige纳米结构325a、327a和329a可以在下文称为对应于交替纳米结构列324的sige牺牲纳米结构325a、327a和329a，并且sige纳米结构335b、337b和339b可以在下文称为对应于交替纳米结构列324b的sige牺牲纳米结构335b、337b和339b。
36.在本发明的一些实施例中，能够使用第一应用移除蚀刻的sige纳米结构325b、327b和329b，第一应用被称为“回拉工艺”，用于将蚀刻的sige纳米结构325b、327b和329b回拉一段初始回拉距离，从而使得sige牺牲纳米结构335b、337b和339b的端部端接在(例如，对齐)栅极间隔件322b的下方。尽管在图3
‑
6所示的实施例中，sige牺牲纳米结构335b、337b和339b中的每一个的端都大致对齐间隔件322b的侧壁，但是应当理解的是回拉距离(即，sige牺牲纳米结构335b、337b和339b中的每一个被蚀刻或回拉的程度)能够任意增加或减少。回拉工艺可以包括氯化氢(hcl)气体各向异性蚀刻，氯化氢(hcl)气体各向异性蚀刻在不攻击si的情况下蚀刻sige。
37.对应于操作214，图3
‑
7是在制造的各个阶段中的一个处，由垂直于y方向的平面切开的存储器件300的截面图，存储器件300包括内部间隔件340、342和344。在内部间隔件340
‑
344的形成过程中，交替纳米结构列324a被屏蔽掩模334覆盖。如此，仅有交替纳米结构列324a具有沿着sige牺牲纳米结构335b、337b和339b的各自侧壁布置的内部间隔件340
‑
344。在一些实施例中，能够通过化学气相沉积(cvd)或氯化物单层掺杂(mld)，随后间隔件rie来共形地形成内部间隔件340
‑
344。在一些实施例中，能够使用，例如，共形沉积工艺和后续各向同性或各向异性回蚀刻以移除交替纳米结构列324b垂直侧壁上和半导体衬底302表面上的多余间隔材料，来沉积内部间隔件340
‑
344。因此，内部间隔件340
‑
344可以沿着x方向延伸出一段距离d4，距离d4约为d2和d3之间的差值的一半。内部间隔件340
‑
344的材料可以由与栅极间隔件322a
‑
b相同或不同的材料(例如，氮化硅)形成。例如，内部间隔件340
‑
344的材料可以由氮化硅、碳氮化硅硼、碳氮化硼、氮氧化硅碳或适于起到形成fet器件的隔离栅极侧壁间隔件作用的任何其他类型的介电材料(例如，介电常数k小于约5的介电材料)形成。
38.对应于操作216，图3
‑
8是在制造的各个阶段中的一个处，由垂直于y方向的平面切开的存储器件300的截面图，存储器件300包括漏极部件346、源极部件348、漏极部件350和源极部件352。漏极/源极部件346
‑
352可以形成在移除屏蔽掩模334(如图3
‑
7中所示)之后。在一些实施例中，可以通过在交替纳米结构列324a左手侧上的蚀刻的si纳米结构326a、328a和330a的暴露端上使用外延层生长工艺，来形成漏极部件346。可以通过在交替纳米结构列324a左手侧上的蚀刻的si纳米结构326a、328a和330a的暴露端上使用外延层生长工艺，来形成源极348。可以通过在交替纳米结构列324b左手侧上的蚀刻的si纳米结构326b、328b和330b的暴露端上使用外延层生长工艺，来形成漏极350。可以通过在交替纳米结构列324b右手侧上的蚀刻的si纳米结构326b、328b和330b的暴露端上使用外延层生长工艺，来形成源极352。在一些实施例中，源极348和漏极350可以彼此合并以形成连续部件或区域，如图3
‑
8所示。
39.根据一些实施例，漏极部件346和源极部件348电耦合至si纳米结构326a、328a和330a；并且漏极部件350和源极部件352电耦合至si纳米结构326b、328b和330b。si纳米结构326a、328a和330a可以共同组成第一晶体管354a的传导沟道；并且si纳米结构326b、328b和
330b可以共同组成第二晶体管354b的传导沟道。在存储器件是反熔丝单元的示例中，第一晶体管354a可以起到编程晶体管的作用，并且第二晶体管354b可以起到读取晶体管的作用并且电气串联至编程晶体管354a。
40.原位掺杂(isd)可以应用于形成掺杂的漏极/源极部件346
‑
352，从而产生对应于编程晶体管354a和读取晶体管354b的必须结。通过注入对应于器件的选定区域(例如，漏极/源极部件346
‑
352)的不同类型的掺杂剂以形成一个或多个必须结，来形成n型fet和p型fet。能够通过注入砷(as)或磷(p)来形成n型器件，并且能够通过注入硼(b)来形成p型器件。
41.对应于操作218，图3
‑
9是在制造的各个阶段中的一个处，由垂直于y方向的平面切开的存储器件300的截面图，存储器件300包括层间介电(ild)材料356。能够通过沉积大量氧化物材料(例如，二氧化硅)和抛光体氧化物(例如，使用cmp)回复至栅极间隔件322a
‑
b和硬掩模320a
‑
b的级别，来形成ild材料356。
42.对应于操作220，图3
‑
10是在制造的各个阶段中的一个处，由垂直于y方向的平面切开的存储器件300的截面图，其中，移除伪栅极堆叠件316a
‑
b(图3
‑
9)。形成保护ild材料356之后，移除伪栅极堆叠件316a(包括伪栅极318a和硬掩模320a)和伪栅极堆叠件316b(包括伪栅极318b和硬掩模320b)，如图3
‑
9所示。能够通过已知蚀刻工艺，例如，rie或化学氧化物去除(cor)来移除伪栅极堆叠件316a
‑
b。
43.在伪栅极堆叠件316a
‑
b移除之后，可以再次暴露交替纳米结构列324a和324b的各自顶部边界。具体地，可以暴露交替纳米结构列324a的蚀刻的si纳米结构330a和交替纳米结构列324b的蚀刻的si纳米结构330b的各自顶部边界。尽管未在图3
‑
10的截面图中示出，但是应当了解到，除了顶部边界之外，也可以沿着y方向暴露交替纳米结构列324a和324b的各自侧壁。
44.对应于操作222，图3
‑
11是在制造的各个阶段中的一个处，由垂直于y方向的平面切开的存储器件300的截面图，其中，移除交替纳米结构列324a的sige牺牲纳米结构325a、327a和329a以及交替纳米结构列324b的sige牺牲纳米结构335b、337b和339b(在图3
‑
10中示出)。能够应用选择性蚀刻(例如，盐酸(hcl))来移除sige牺牲纳米结构325a、327a、329a、335b、337b和339b。
45.在sige牺牲纳米结构325a、327a、329a、335b、337b和339b的移除之后，可以暴露交替纳米结构列324a的蚀刻的si纳米结构326a、328a和330a和交替纳米结构列324b的蚀刻的si纳米结构326b、328b和330b的各自底部边界。如上所述，交替纳米结构列324a的蚀刻的si纳米结构326a、328a和330a可以共同配置为编程晶体管354a的传导沟道；并且交替纳米结构列324b的蚀刻的si纳米结构326b、328b和330b可以共同配置为读取晶体管354b的传导沟道。因此，蚀刻的si纳米结构326a、328a和330a在本文中可以被称为“传导沟道360a”；并且蚀刻的si纳米结构326b、328b和330b在本文中可以被称为“传导沟道360b”。
46.传导沟道360a和360b分别配置为传导流经编程晶体管354a和读取晶体管354b的电流。一般情况下，此类传导沟道具有长度和宽度。长度可以与电流平行，并且宽度可以与电流垂直。如图3
‑
11所示，传导沟道360a的特点可以是具有约为d1的长度，并且传导沟道360b的特点可以是具有约为d2的长度。尽管三个si纳米结构形成为存储器件300的编程晶体管354a和读取晶体管354b的传导沟道，但是应当理解的是，由本文公开的方法制造的存
储器件能够包括任何数量的纳米结构以形成它的一个或多个传导沟道，而仍保持在本发明的范围之内。
47.对应于操作224，图3
‑
12是在制造的各个阶段中的一个处，由垂直于y方向的平面切开的存储器件300的截面图，存储器件300包括栅极电介质364a和364b。如所示出的，栅极电介质364a能够环绕传导沟道360a的si纳米结构(si纳米结构326a、328a和330a)中的每一个；并且栅极电介质364b能够环绕传导沟道360b的si纳米结构(si纳米结构326b、328b和330b)中的每一个。栅极电介质364a和364b包括不同的高k介电材料或相同的高k介电材料。栅极电介质364a和364b可以包括多个高k介电材料的堆叠件。能够使用任何合适的方法，包括，例如，原子层沉积(ald)，来沉积栅极电介质364a和364b。在一些实施例中，栅极电介质364a和栅极电介质364b可以任选地包括基本上较薄的氧化物(例如，sio
x
)层。在一些实施例中，栅极电介质364a
‑
b可以形成为基本上共形的层，基本上共形的层的特点分别为具有厚度d5和厚度d6。
48.对应于操作226，图3
‑
13是在制造的各个阶段中的一个处，由垂直于y方向的平面切开的存储器件300的截面图，存储器件300包括栅极金属366a和366b。在一些实施例中，栅极金属366a能够环绕栅极电介质364a布置于其间的传导沟道360a的si纳米结构中的每一个；并且栅极金属366b能够环绕栅极电介质364b布置于其间的传导沟道360b的si纳米结构中的每一个。栅极金属366a
‑
b可以由不同的金属材料或者相同的金属材料形成。栅极金属366a
‑
b可以包括多个金属材料的堆叠件。能够使用任何合适的方法，包括，例如，cvd，来沉积栅极金属366a
‑
b。
49.尽管栅极金属366a
‑
b的每一个都被示出为图3
‑
13中的二维结构，但是应当了解到栅极金属366a
‑
b的每一个都形成为三维结构。具体地，栅极金属366a
‑
b的每一个都能够包括沿着z方向彼此分隔的若干栅极金属部。栅极金属部中的每一个都能够不仅沿着水平平面(例如，在x方向和y方向上展开的平面)延伸，而且还能够沿着垂直方向(例如，z方向)延伸。如此，两个相邻栅极金属部能够彼此邻接，以便环绕栅极电介质布置于其间的对应的si纳米结构。
50.例如，在图3
‑
13中，栅极金属366a能够包括栅极金属部366a1、366a2、366a3和366a4。栅极金属部366a1和366a2可以彼此邻接以环绕栅极电介质364a的部分布置于其间的si纳米结构330a。栅极金属部366a2和366a3可以彼此邻接以环绕栅极电介质364a的部分布置于其间的si纳米结构328a。栅极金属部366a3和366a4可以彼此邻接以环绕栅极电介质364a的部分布置于其间的si纳米结构326a。同样地，栅极金属366b能够包括栅极金属部366b1、366b2、366b3和366b4。栅极金属部366b1和366b2可以彼此邻接以环绕栅极电介质364b的部分布置于其间的si纳米结构330b。栅极金属部366b2和366b3可以彼此邻接以环绕栅极电介质364b的部分布置于其间的si纳米结构328b。栅极金属部366b3和366b4可以彼此邻接以环绕栅极电介质364b的部分布置于其间的si纳米结构326b。在一些实施例中，至少部分地环绕si纳米结构中的一个的此类栅极金属部与栅极电介质的对应部分一起可以通过被称为栅极堆叠件。栅极堆叠件可操作地与被环绕的si纳米结构相关联(例如，从而调制传导至si纳米结构中的电流)。栅极堆叠件有时可以被称为全环绕栅极堆叠件。
51.在一些实施例中，由栅极金属366a和栅极电介质364a的部组成的若干栅极堆叠件可以起到编程晶体管354a的栅极部件的作用，以调制从漏极部件346经由传导沟道360a传
导至源极部件348的电流；并且由栅极金属366b和栅极电介质364b的部组成的若干栅极堆叠件可以起到读取晶体管354b的栅极部件的作用，以调制从漏极部件350经由传导沟道360b传导至源极部件352的电流。
52.在图3
‑
1至图3
‑
13所示的实施例中，没有内部间隔件形成在交替纳米结构列324a中，编程晶体管354a的栅极堆叠件可以与各自的漏极部件346和348直接接触。如此，传导沟道360a的si纳米结构(例如，326a、328a、330a)中的每一个都可以沿着x方向延伸出一段距离(或长度)，该段距离(或长度)基本上等于栅极堆叠件中的每一个沿着x方向延伸出的一段距离(或长度)(例如，约d1)。传导沟道360a沿着x方向延伸出的一段距离有时可以被称为编程晶体管354a的沟道长度。具体地，栅极金属部366a2
‑
4中的每一个都可以电耦合至栅极电介质364a布置于其间的漏极/源极部件346和348。如此，栅极金属部366a2
‑
4中的每一个沿着x方向延伸出的一段距离为约d1–2×
d5。
53.另一方面，内部间隔件340
‑
344形成在交替纳米结构列324b中，读取晶体管354b的栅极堆叠件可以通过内部间隔件340
‑
344与各自的漏极部件350和352电隔离。如此，传导沟道360b的si纳米结构(例如，326b、328b、330b)中的每一个都可以沿着x方向延伸出一段距离(或长度)，例如，约d1，该段距离(或长度)基本上大于栅极堆叠件中的每一个沿着x方向延伸出的一段距离(或长度)(例如，约d2–2×
d4)。传导沟道360b沿着x方向延伸出的一段距离有时可以被称为读取晶体管354b的沟道长度。具体地，栅极金属部366b2
‑
4中的每一个都可以与栅极电介质364b和内部间隔件340
‑
344中对应的一个布置于其间的漏极部件350和源极部件352电隔离。。如此，栅极金属部366b2
‑
4中的每一个沿着x方向延伸出的一段距离为约d2–2×
d4–2×
d6。
54.通过形成此类配置的存储器单元的编程晶体管和读取晶体管，栅极堆叠件中的每一个与对应于编程晶体管的源极/漏极部件的接触区域都能够增加，这可能会有利地减少编程晶体管的v
bd
和t
bd
。同时，保留对应于读取晶体管的内部间隔件，能够有效抑制寄生电容以免调整读取晶体管的切换速度。
55.在形成栅极金属366a
‑
b之后，一个或多个互连结构可以形成以连接栅极金属366a、栅极金属366b和源极部件352中的每一个，以将存储器件300连接至其他元件或器件。例如，一个或多个互连结构(例如，通孔结构，通常称为vg)可以形成在栅极金属366a上方以使其连接至一个或多个上金属层，一个或多个上金属层可以包括编程字线(wlp)；一个或多个互连结构(例如，vg)可以形成在栅极金属366b上方以使其连接至一个或多个上金属层，一个或多个上金属层可以包括读取字线(wlr)；并且一个或多个互连结构(例如，金属结构，通常称为md、通孔结构，通常称为vd)可以形成在ild 356中或上方和源极部件352上方以使其连接至一个或多个上金属层，一个或多个上金属层可以包括位线(bl)。如此，存储器件300，作为示例性反熔丝存储单元，能够连接至类似于存储器件300的一个或多个其他存储器单元。例如，若干此类存储器件300可以通过各自的wlp、读取wl和bl彼此布置(例如，耦合)以形成存储器阵列。
56.图4示出了根据一些实施例的另一个示例性存储器件400的截面图。存储器件400可以基本上类似于存储器件300(图3
‑
1至图3
‑
13)，存储器件400的编程晶体管和读取晶体管两者都包括内部间隔件的情况除外。因此，下面会重点讨论存储器件300和400之间的差异。
57.如所示出的，存储器件400包括形成在衬底402上的编程晶体管404a和读取晶体管404b。与编程晶体管354a类似，编程晶体管404a也包括栅极金属406a、栅极电介质408a、栅极间隔件409a、共同起到传导沟道410a作用的若干si纳米结构、漏极部件412和源极部件414。与读取晶体管354b类似，读取晶体管404b也包括栅极金属406b、栅极电介质408b、栅极间隔件409b、共同起到传导沟道410b作用的若干si纳米结构、漏极部件416和源极部件418。编程晶体管404a和读取晶体管404b中的每一个的至少一部分嵌入到ild 420中。
58.不同于存储器件300，编程晶体管404a和读取晶体管404b两者都包括内部间隔件。具体地，编程晶体管404a的栅极金属406a包括栅极金属部406a1、406a2、406a3和406a4。栅极金属部406a1和栅极电介质408a的部分可以组成对应于编程晶体管404a的若干栅极堆叠件中的第一个；栅极金属部406a2和栅极电介质408a的部分可以组成对应于编程晶体管404a的若干栅极堆叠件中的第二个；栅极金属部406a3和栅极电介质408a的部分可以组成对应于编程晶体管404a的若干栅极堆叠件中的第三个；并且栅极金属部406a4和栅极电介质408a的部分可以组成对应于编程晶体管404a的若干栅极堆叠件中的第四个。栅极堆叠件中的每一个都可能至少部分地环绕传导沟道410a的对应的si纳米结构。
59.同样地，读取晶体管404b的栅极金属406b包括栅极金属部406b1、406b2、406b3和406b4。栅极金属部406b1和栅极电介质408b的部分可以组成对应于读取晶体管404b的若干栅极堆叠件中的第一个；栅极金属部406b2和栅极电介质408b的部分可以组成对应于读取晶体管404b的若干栅极堆叠件中的第二个；栅极金属部406b3和栅极电介质408b的部分可以组成对应于读取晶体管404b的若干栅极堆叠件中的第三个；并且栅极金属部406b4和栅极电介质408b的部分可以组成对应于读取晶体管404b的若干栅极堆叠件中的第四个。栅极堆叠件中的每一个都可能至少部分地环绕传导沟道410b的对应的si纳米结构。
60.编程晶体管404a的栅极堆叠件中的一些通过内部间隔件424(例如，包括栅极金属部406a2的栅极堆叠件、包括栅极金属部406a3的栅极堆叠件和包括栅极金属部406a4的栅极堆叠件)与各自的漏极/源极部件412和414隔离。读取晶体管404b的栅极堆叠件中的一些通过内部间隔件426(例如，包括栅极金属部406b2的栅极堆叠件、包括栅极金属部406b3的栅极堆叠件和包括栅极金属部406b4的栅极堆叠件)与各自的漏极/源极部件416和漏极/源极部件418隔离。在一些实施例中，可以由选自氧化硅、氮化硅、氮氧化硅、sibcn、siocn、sioc或其组合的介电材料形成内部间隔件424
‑
426。
61.到达减少编程晶体管404a的v
bd
/t
bd
同时抑制读取晶体管404b的寄生电容的程度后，内部间隔件424和内部间隔件426具有不同的有效电容。在一些实施例中，内部间隔件424的厚度基本上等于内部间隔件426的厚度，但是内部间隔件424的介电常数与内部间隔件426的介电常数不同。例如，内部间隔件424可以由介电材料形成，介电材料的特点是具有比内部间隔件426的介电材料的介电常数高的介电常数。在另一个示例中，内部间隔件424和426可以形成以具有不同的几何尺寸。内部间隔件424中的每一个都可以沿着x方向延伸出一段距离(有时被称为内部间隔件的宽度)d7，并且沿着z方向延伸出一段距离(有时被称为内部间隔件的高度)d9；并且内部间隔件426中的每一个都可以沿着x方向延伸出一段距离(宽度)d8，并且沿着z方向延伸出一段距离(高度)d
10
。在一些实施例中，内部间隔件424的d7’
s的和可以选定为小于内部间隔件426的d8’
s的和；并且/或者内部间隔件424的d9s的和可以选定为小于内部间隔件426的d
10
s的和。在至少一个实施例中，内部间隔件424和内部间
隔件426具有不同的几何尺寸但是具有相同的介电常数。
62.给定内部间隔件424和426的非零厚度，传导沟道410a
‑
b的si纳米结构中的每一个的特点都可以是具有大于对应栅极堆叠件沿着x方向延伸出的一段距离的沟道长度。例如，在图4中，传导沟道410a的si纳米结构可以具有大于对应栅极堆叠件沿着x方向延伸出的一段距离(例如，d
11
–2×
d7)的沟道长度d
11
。在另一个实施例中，传导沟道410b的si纳米结构可以具有大于对应栅极堆叠件沿着x方向延伸出的一段距离(例如，d
12
–2×
d8)的沟道长度d
12
。
63.为了制造存储器件400，可以使用基本上类似于图2的方法200的方法。例如，可以跳过操作210。如此，第一交替纳米结构列也被暴露，同时移除第一交替纳米结构列的第一纳米结构的端部(操作212)。此外，可以改变操作212以移除第一交替纳米结构列和第二交替纳米结构列两者的第一纳米结构的端部。
64.图5、图6和图7示出了根据一些实施例的包括部分内部间隔件的各种示例性纳米结构晶体管。术语“部分内部间隔件”被称为不完全将对应的栅极堆叠件与各自的源极部件或漏极部件隔离的纳米结构晶体管的内部间隔件。与此相反，术语“完全内部间隔件”被称为完全将对应的栅极堆叠件与各自的源极部件或漏极部件隔离的纳米结构晶体管的内部间隔件。在一些实施例中，具有部分内部间隔件的纳米结构晶体管不限于配置为反熔丝单元的编程晶体管或读取晶体管。但是，到达减少编程晶体管的v
bd
/t
bd
同时抑制读取晶体管的寄生电容的程度后，编程晶体管和读取晶体管，例如，可以分别配置为具有部分内部间隔件的纳米结构晶体管和具有完全内部间隔件的纳米结构晶体管。在另一个示例中，编程晶体管和读取晶体管可以分别配置为具有部分内部间隔件的纳米结构晶体管和同样具有部分内部间隔件的纳米结构晶体管，但是编程晶体管中的部分内部间隔件的宽度(或高度)的和小于读取晶体管中的部分内部间隔件的宽度(或高度)的和。
65.参照图5，示出了包括部分内部间隔件的纳米结构晶体管500。纳米结构晶体管500形成在衬底502上。纳米结构晶体管500包括栅极金属506、栅极电介质508、栅极间隔件510、共同起到传导沟道512作用的若干si纳米结构、漏极部件514和源极部件516。纳米结构晶体管500的至少一部分嵌入在ild 518中。
66.栅极金属506包括栅极金属部506a、506b、506c和506d。栅极金属部506a和栅极电介质508的部分可以组成对应于纳米结构晶体管500的若干栅极堆叠件中的第一个；栅极金属部506b和栅极电介质508的部分可以组成对应于纳米结构晶体管500的若干栅极堆叠件中的第二个；栅极金属部506c和栅极电介质508的部分可以组成对应于纳米结构晶体管500的若干栅极堆叠件中的第三个；并且栅极金属部506d和栅极电介质508的部分可以组成对应于纳米结构晶体管500的若干栅极堆叠件中的第四个。栅极堆叠件中的每一个都能够至少部分地环绕传导沟道512的对应si纳米结构。在图5所示的实施例中，纳米结构晶体管500包括部分内部间隔件520，部分内部间隔件520仅将对应的栅极堆叠件与源极部件516隔离，而非与漏极部件514和源极部件516两者都隔离。
67.参照图6，示出了包括部分内部间隔件的另一个纳米结构晶体管600。纳米结构晶体管600形成在衬底602上。纳米结构晶体管600包括栅极金属606、栅极电介质608、栅极间隔件610、共同起到传导沟道612作用的若干si纳米结构、漏极部件614和源极部件616。纳米结构晶体管600的至少一部分嵌入在ild 618中。
68.栅极金属606包括栅极金属部606a、606b、606c和606d。栅极金属部606a和栅极电
介质608的部分可以组成对应于纳米结构晶体管600的若干栅极堆叠件中的第一个；栅极金属部606b和栅极电介质608的部分可以组成对应于纳米结构晶体管600的若干栅极堆叠件中的第二个；栅极金属部606c和栅极电介质608的部分可以组成对应于纳米结构晶体管600的若干栅极堆叠件中的第三个；并且栅极金属部606d和栅极电介质608的部分可以组成对应于纳米结构晶体管600的若干栅极堆叠件中的第四个。栅极堆叠件中的每一个都能够至少部分地环绕传导沟道612的对应si纳米结构。在图6所示的实施例中，纳米结构晶体管600包括部分内部间隔件620，部分内部间隔件620仅将对应的栅极堆叠件与漏极部件614隔离，而非与漏极部件614和源极部件616两者都隔离。
69.参照图7，示出了包括部分内部间隔件的另一个纳米结构晶体管700。纳米结构晶体管700形成在衬底702上。纳米结构晶体管700包括栅极金属706、栅极电介质708、栅极间隔件710、共同起到传导沟道712作用的若干si纳米结构、漏极部件714和源极部件716。纳米结构晶体管700的至少一部分嵌入在ild 718中。
70.栅极金属706包括栅极金属部706a、706b、706c和706d。栅极金属部706a和栅极电介质708的部分可以组成对应于纳米结构晶体管700的若干栅极堆叠件中的第一个；栅极金属部706b和栅极电介质708的部分可以组成对应于纳米结构晶体管700的若干栅极堆叠件中的第二个；栅极金属部706c和栅极电介质708的部分可以组成对应于纳米结构晶体管700的若干栅极堆叠件中的第三个；并且栅极金属部706d和栅极电介质708的部分可以组成对应于纳米结构晶体管700的若干栅极堆叠件中的第四个。栅极堆叠件中的每一个都能够至少部分地环绕传导沟道712的对应si纳米结构。在图7所示的实施例中，纳米结构晶体管700包括部分内部间隔件720、内部间隔件724和内部间隔件726，部分内部间隔件720仅将对应的栅极堆叠件与源极部件716隔离(即，留下对应的栅极堆叠件的另一侧与漏极部件714直接接触)，内部间隔件724仅将对应的栅极堆叠件与漏极部件714隔离(即，留下对应的栅极堆叠件的另一侧与源极部件716直接接触)，内部间隔件726仅将对应的栅极堆叠件与源极部件716隔离(即，留下对应的栅极堆叠件的另一侧与漏极部件714直接接触)。
71.在本发明的一方面中，公开一种存储器件。存储器件包括多个第一纳米结构，彼此堆叠在一起；多个第一栅极堆叠件，第一栅极堆叠件中的相邻两个环绕多个第一纳米结构中相对应的一个；多个第二纳米结构，彼此堆叠在一起；多个第二栅极堆叠件，第二栅极堆叠件中的相邻两个环绕多个第二纳米结构中相对应的一个；第一漏极/源极部件，电耦合至第一纳米结构的第一端；第二漏极/源极部件，电耦合至第一纳米结构的第二端和第二纳米结构的第一端中的二者；以及第三漏极/源极部件，电耦合至第二纳米结构的第二端。多个第一栅极堆叠件中的至少一个直接接触第一漏极/源极部件和第二漏极/源极部件中的至少一个。
72.在上述存储器件中，多个第二栅极堆叠件中的每一个都通过第一介电间隔件与第二漏极/源极部件电隔离，并且通过第二介电间隔件与第三漏极/源极部件电隔离。
73.在上述存储器件中，多个第一栅极堆叠件中的每一个都包括第一栅极金属和第一栅极电介质，并且多个第二栅极堆叠件中的每一个都包括第二栅极金属和第二栅极电介质。
74.在上述存储器件中，多个第一栅极堆叠件中的每一个都直接接触第一漏极/源极部件和第二漏极/源极部件中的二者。
75.在上述存储器件中，多个第一栅极堆叠件中的每一个都仅直接接触第一漏极/源极部件。
76.在上述存储器件中，多个第一栅极堆叠件中的每一个都仅直接接触第二漏极/源极部件。
77.在上述存储器件中，多个第一栅极堆叠件中的第一个直接接触第一漏极/源极部件并且与第二漏极/源极部件电隔离，并且多个第一栅极堆叠件中的第二个与第一漏极/源极部件电隔离并且直接接触第二漏极/源极部件。
78.在上述存储器件中，多个第一栅极堆叠件、第一漏极/源极部件和第二漏极/源极部件配置为反熔丝存储单元的编程晶体管，同时多个第一纳米结构共同配置为编程晶体管的传导沟道，并且，其中，多个第二栅极堆叠件、第二漏极/源极部件和第三漏极/源极部件配置为反熔丝存储单元的读取晶体管，同时多个第二纳米结构共同配置为读取晶体管的传导沟道。
79.在本发明的另一方面中，公开一种存储器单元。存储器单元包括第一晶体管、电气串联耦合至第一晶体管的第二晶体管。第一晶体管包括多个第一纳米片，沿着垂直方向彼此分隔，其中，多个第一纳米片沿着水平方向具有第一长度；以及多个第一全环绕栅极堆叠件，与多个第一纳米片可操作地相关联，其中，多个第一全环绕栅极堆叠件沿着水平方向具有第二长度，第二长度等于或小于第一长度。第二晶体管包括多个第二纳米片，垂直地彼此分隔，其中，多个第二纳米片沿着水平方向具有第三长度；以及多个第二全环绕栅极堆叠件，与多个第二纳米片可操作地相关联，其中，多个第二全环绕栅极堆叠件沿着水平方向具有第四长度，第四长度等于或小于第三长度。
80.在上述存储器单元中，多个第一全环绕栅极堆叠件中的每一个都包括第一栅极金属和第一栅极电介质，并且多个第二全环绕栅极堆叠件中的每一个都包括第二栅极金属和第二栅极电介质。
81.在上述存储器单元中，还包括：第一漏极/源极部件，布置在多个第一全环绕栅极堆叠件的第一侧上；以及第二漏极/源极部件，布置在多个第一全环绕栅极堆叠件的第二侧上，其中，多个第一全环绕栅极堆叠件中的每一个都直接接触第一漏极/源极部件和第二漏极/源极部件中的二者，从而使得第二长度基本上等于第一长度。
82.在上述存储器单元中，还包括：第一漏极/源极部件，布置在多个第一全环绕栅极堆叠件的第一侧上；以及第二漏极/源极部件，布置在多个第一全环绕栅极堆叠件的第二侧上，其中，多个第一全环绕栅极堆叠件中的每一个都直接接触第一漏极/源极部件或第二漏极/源极部件，从而使得第二长度小于第一长度。
83.在上述存储器单元中，还包括：第一漏极/源极部件，布置在多个第一全环绕栅极堆叠件和多个第二全环绕栅极堆叠件之间；第二漏极/源极部件，布置为从第一漏极/源极部件与多个第一全环绕栅极堆叠件相对；第三漏极/源极部件，布置为从第一漏极/源极部件与多个第二全环绕栅极堆叠件相对。其中，多个第一全环绕栅极堆叠件中的每一个都通过多个第一间隔件与第一漏极/源极部件和第二漏极/源极部件中的二者电隔离，并且多个第二全环绕栅极堆叠件中的每一个都通过多个第二间隔件与第二漏极/源极部件和第三漏极/源极部件中的二者电隔离。
84.在上述存储器单元中，多个第一间隔件的介电常数大于多个第二间隔件的介电常
数。
85.在上述存储器单元中，多个第一间隔件的介电常数小于多个第二间隔件的介电常数。
86.在上述存储器单元中，多个第一间隔件中的每一个都沿着水平方向具有第一宽度，并且多个第二间隔件中的每一个都沿着水平方向具有第二宽度，第一间隔件的第一宽度的和小于第二间隔件的第二宽度的和。
87.在上述存储器单元中，多个第一间隔件中的每一个都沿着垂直方向具有第一高度，并且多个第二间隔件中的每一个都沿着垂直方向具有第二高度，第一间隔件的第一高度的和小于第二间隔件的第二高度的和。
88.在上述存储器单元中，多个第一间隔件每一个都包括选自氧化硅、氮化硅、氧氮化硅、sibcn、siocn和sioc中的至少一个的第一介电材料，并且多个第二间隔件每一个都包括选自氧化硅、氮化硅、氧氮化硅、sibcn、siocn和sioc中的至少一个的第二介电材料。
89.在本发明的另一方面中，公开一种用于制造存储器件的方法。方法包括在衬底上方形成第一堆叠件。第一堆叠件包括第一纳米片、第一纳米片上方的第二纳米片和第二纳米片上方的第三纳米片。方法包括在衬底上方形成第二堆叠件。第二堆叠件包括第四纳米片、第四纳米片上方的第五纳米片和第五纳米片上方的第六纳米片。方法包括移除第四纳米片和第六纳米片的各自端部而覆盖第一堆叠件。方法包括在第四纳米片和第六纳米片的各自蚀刻的端部形成多个间隔件而仍然覆盖第一堆叠件。
90.在上述方法中，还包括：用第一栅极堆叠件替代第一纳米片和第三纳米片以环绕第二纳米片，其中，第一栅极堆叠件直接接触各自的源极/漏极部件；以及用第二栅极堆叠件替代第四纳米片和第六纳米片以环绕第五纳米片，其中，第二栅极堆叠件通过多个间隔件与各自的源极/漏极部件电隔离。
91.上面概述了若干实施例的特征，使得本领域技术人员可以更好地理解本发明的方面。本领域技术人员应该理解，它们可以容易地使用本发明作为基础来设计或修改用于实施与本文所介绍实施例相同的目的和/或实现相同优势的其它工艺和结构。本领域普通技术人员也应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。