一种显示器件及其制造方法与流程

1.本公开涉及显示技术领域，尤其涉及一种显示器件及其制造方法。


背景技术：

2.oled(orgnic light emitting diode，有机发光二极管)属于电激发光器件，具有自发光，高发光效率，低工作电压，轻薄，可柔性化以及制程工艺简单等特点，在显示照明等领域应用广泛。然而，在相关技术中，oled显示器件在制备工艺中，由于设备腔体内微观颗粒物的存在，很容易在显示器件的子像素内引起短路，进而引起发光区暗点的产生，极大影响显示效果。


技术实现要素：

3.本公开实施例提供了一种显示器件及其制造方法，能够改善由于颗粒物产生的显示器件阴阳两极短路的问题，显著降低显示器件的面板暗点数量，提高显示器件的面板良率。
4.本公开实施例所提供的技术方案如下：
5.本公开实施例提供了一种显示器件，包括依次设置的阳极层、空穴注入层、空穴传输层、发光材料层、电子传输层、电子注入层和阴极层；
6.所述电子注入层至少有一层，至少一层所述电子注入层与所述阴极层之间还设有至少一层高阻抗层，所述电子注入层与所述阴极层的电阻率均小于所述高阻抗层的电阻率。
7.示例性的，所述电子注入层有m层，所述电子注入层有n层，m和n均为大于或等于1的正整数，m层所述电子注入层与n层高阻抗层交替设置。
8.示例性的，m和n均大于等于2且小于等于10。
9.示例性的，所述阳极层选用氧化物导电层，所述阴极层选用金属薄膜和/或氧化物导电层。
10.示例性的，所述阳极层为氧化铟锡薄膜或氧化铟锌薄膜，所述阴极层为金属薄膜。
11.示例性的，所述阳极层为氧化铟锡薄膜，所述阴极层为氧化铟锌薄膜。
12.示例性的，所述阳极层为氧化铟锡薄膜，所述阴极层包括第一阴极层和位于所述第一阴极层的远离所述阳极层的一侧的第二阴极层，所述第一阴极层为金属薄膜，所述第二阴极层为氧化铟锌薄膜，所述高阻抗层设置于所述发光材料层与所述第一阴极层之间。
13.示例性的，所述阳极层为氧化铟锡薄膜，所述阴极层包括第一阴极层和位于所述第一阴极层的远离所述阳极层的一侧的第二阴极层，所述第一阴极层为金属薄膜，所述第二阴极层为氧化铟锌薄膜，所述高阻抗层设置于所述第一阴极层和所述第二阴极层之间。
14.示例性的，所述高阻抗层的电阻率的取值范围为1.0
×
105ω
·
cm～9.0
×
106ω
·
cm。
15.示例性的，所述高阻抗层的膜层厚度的取值范围为60～690nm。
16.示例性的，所述高阻抗层的功函数的绝对值取值范围为3.6ev～4.5ev。
17.示例性的，所述电子注入层的电阻率的取值范围为1.0
×
105ω
·
cm～9.0
×
105ω
·
cm。
18.示例性的，所述电子注入层的功函数的绝对值取值范围为2.6～4.3ev。
19.示例性的，所述高阻抗层的材质选自氧化锌、氧化钛、氧化锡和氧化铟中的至少一种。
20.示例性的，所述阳极层包括反射阳极层和透明阳极层，所述反射阳极层位于所述透明阳极层的远离所述阴极层的一侧。
21.示例性的，所述高阻抗层为非结晶性薄膜，折射率为1.7～2.5，吸收系数＜0.02，应力为-200～0mpa。
22.示例性的，所述空穴传输层为p型有机半导体材料，具体的材料选用芳胺类化合物配置而成墨水，包括如下材料及如下材料取代基进行改变优化后所得材料中的一个或两个共混材料：
[0023][0024]
示例性的，所述电子注入层为n型有机半导体材料，具体的材料可选用如下材料及
如下材料取代基进行改变优化后所得材料中的一个或两个共混材料：
[0025][0026]
本公开实施例提供一种显示器件的制造方法，用于制造如上所述的显示器件，所述方法包括如下步骤：
[0027]
提供衬底基板；
[0028]
在所述衬底基板上依次制作阳极层、空穴注入层、空穴传输层、发光材料层、电子传输层、电子注入层、高阻抗层和阴极层，其中所述电子注入层至少有一层，至少一层所述电子注入层与所述阴极层之间还设有至少一层所述高阻抗层，所述电子注入层与所述阴极层的电阻率均小于所述高阻抗层的电阻率。
[0029]
示例性的，所述方法中，所述高阻抗层采用溅射方式形成，溅射时所采用的溅射气体为氧气和氩气，且所述氧气在所述溅射气体中所占比例小于或等于10％。
[0030]
示例性的，所述显示器件包括多个像素单元，所述像素单元包括第一子像素、第二子像素和第三子像素；
[0031]
所述方法中，所述空穴注入层具体的制作步骤如下：
[0032]
采用喷墨打印方式，依次打印位于所述第一子像素内的第一空穴注入层、位于所述第二子像素内的第二空穴注入层、位于所述第三子像素内的第三空穴注入层，其中，所述第一空穴注入层、所述第二空穴注入层和所述第三空穴注入层采用相同墨水或不同墨水打印而成；对喷墨打印完成后的所述第一空穴注入层、所述第二空穴注入层和所述第三空穴注入层进行真空干燥和烘烤处理；
[0033]
或者，
[0034]
采用喷墨打印方式，打印位于第一子像素内的第一空穴注入层，并对所述第一空穴注入层进行真空干燥和烘烤处理，烘烤温度为第一温度；
[0035]
采用喷墨打印方式，打印位于第二子像素内的第二空穴注入层，并对所述第二空穴注入层进行真空干燥和烘烤处理，烘烤温度为第二温度；
[0036]
采用喷墨打印方式，打印位于第三子像素内的第三空穴注入层，并对所述第三空穴注入层进行真空干燥和烘烤处理，烘烤温度为第三温度；
[0037]
其中所述第一空穴注入层、所述第二空穴注入层和所述第三空穴注入层采用不同墨水打印而成，且所述第一温度大于所述第二温度，所述第二温度大于所述第三温度。
[0038]
示例性的，所述显示器件包括多个像素单元，所述像素单元包括第一子像素、第二子像素和第三子像素；
[0039]
所述方法中，所述空穴传输层具体的制作步骤如下：
[0040]
采用喷墨打印方式，依次打印位于所述第一子像素内的第一空穴传输层、位于所
述第二子像素内的第二空穴传输层、位于所述第三子像素内的第三空穴传输层，其中所述第一空穴传输层、所述第二空穴传输层和所述第三空穴传输层采用相同墨水或不同墨水打印而成；对喷墨打印完成后的所述第一空穴传输层、所述第二空穴传输层和所述第三空穴传输层进行真空干燥和烘烤处理；
[0041]
或者，
[0042]
采用喷墨打印方式，打印位于第一子像素内的第一空穴传输层，并对所述第一空穴传输层进行真空干燥和烘烤处理，烘烤温度为第四温度；
[0043]
采用喷墨打印方式，打印位于第二子像素内的第二空穴传输层，并对所述第二空穴传输层进行真空干燥和烘烤处理，烘烤温度为第五温度；
[0044]
采用喷墨打印方式，打印位于第三子像素内的第三空穴传输层，并对所述第三空穴传输层进行真空干燥和烘烤处理，烘烤温度为第六温度；
[0045]
其中所述第一空穴传输层、所述第二空穴传输层和所述第三空穴传输层采用不同墨水打印而成，且所述第四温度大于所述第五温度，所述第五温度大于所述第六温度。
[0046]
示例性的，所述显示器件包括多个像素单元，所述像素单元包括第一子像素、第二子像素和第三子像素；
[0047]
所述方法中，所述发光材料层具体的制作步骤如下：
[0048]
采用喷墨打印方式，依次打印位于所述第一子像素内的第一发光材料层、位于所述第二子像素内的第二发光材料层、位于所述第三子像素内的第三发光材料层，其中，所述第一发光材料层、所述第二发光材料层和所述第三发光材料层采用相同墨水或不同墨水打印而成；喷墨打印完成后，对所述第一发光材料层、所述第二发光材料层和所述第三发光材料层进行真空干燥和烘烤处理；
[0049]
或者，
[0050]
采用喷墨打印方式，打印位于第一子像素内的第一发光材料层，并对所述第一发光材料层进行真空干燥和烘烤处理，烘烤温度为第七温度；
[0051]
采用喷墨打印方式，打印位于第二子像素内的第二发光材料层，并对所述第二发光材料层进行真空干燥和烘烤处理，烘烤温度为第八温度；
[0052]
采用喷墨打印方式，打印位于第三子像素内的第三发光材料层，并对所述第三发光材料层进行真空干燥和烘烤处理，烘烤温度为第九温度；
[0053]
其中所述第一发光材料层、所述第二发光材料层和所述第三发光材料层采用不同墨水打印而成，所述第七温度大于所述第八温度，所述第八温度大于所述第九温度。
[0054]
本公开实施例所带来的有益效果如下：
[0055]
本公开实施例所提供的显示器件及其制造方法，通过在显示器件结构内增设至少一层高阻抗层，该高阻抗层的电阻率高于与其相邻膜层的电阻率，即，高阻抗层的电阻率高于电子注入层与阴极层的电阻率，所述高阻抗层能够对子像素内的颗粒物周围进行修饰，从而极大改善由于颗粒物产生的显示器件阴阳两极短路的问题，显著降低显示器件的面板暗点数量，提高显示器件的面板良率。
附图说明
[0056]
图1表示本公开提供的一种实施例中显示器件的结构示意图；
[0057]
图2表示图1所示的显示器件中各膜层的能级图；
[0058]
图3表示本公开提供的另一种实施例中显示器件的结构示意图；
[0059]
图4表示图3所示的显示器件中各膜层的能级图；
[0060]
图5表示本公开提供的另一种实施例中显示器件的结构示意图；
[0061]
图6表示图5所示的显示器件中各膜层的能级图；
[0062]
图7表示本公开提供的另一种实施例中显示器件的结构示意图；
[0063]
图8表示传统的oled显示器件中由于颗粒物导致短路问题的原理示意图；
[0064]
图9表示传统的oled显示器件中由于颗粒物导致短路问题的原理电路示意图；
[0065]
图10所示为本公开实施例提供的显示器件改善颗粒物导致短路问题的原理示意图；
[0066]
图11表示本公开实施例提供的oled显示器件中由于颗粒物导致短路问题的原理电路示意图；
[0067]
图12所示为oled器件中leak部流过的电流比例示意图；
[0068]
图13所示为oled发光器件的iv特性曲线示意图。
具体实施方式
[0069]
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
[0070]
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
[0071]
在对本公开实施例所提供的显示器件及其制造方法进行详细说明之前，有必要对于相关技术进行以下一些说明：
[0072]
在相关技术中，以oled显示器件为例，在显示器件的制备工艺中，由于设备腔体内微观颗粒物的存在，很容易在显示器件的子像素内引起短路，进而引起显示器件的面板发光区暗点的产生，极大影响显示效果。
[0073]
为了改善上述问题，本公开实施例中提供了一种显示器件及其制造方法，能够改善由于颗粒物产生的显示器件阴阳两极短路的问题，显著降低显示器件的面板暗点数量，提高显示器件的面板良率。
[0074]
如图1、图3和图5所示，本公开实施例所提供的显示器件包括依次设置的阳极层100、空穴注入层200、空穴传输层300、发光材料层400、电子传输层500、电子注入层600和阴
极层700；其中，所述电子注入层600至少有一层，至少一层所述电子注入层600与所述阴极层700之间还设有至少一层高阻抗层800，所述电子注入层600与所述阴极层700的电阻率均小于所述高阻抗层800的电阻率。
[0075]
本公开实施例所提供的显示器件，通过在显示器件的结构内增设至少一层高阻抗层800，该高阻抗层800的电阻率高于与其相邻膜层的电阻率，即，高阻抗层800的电阻率高于电子注入层600与阴极层700的电阻率，所述高阻抗层800能够对子像素内的颗粒物周围进行修饰，从而极大改善由于颗粒物产生的显示器件阴阳两极短路的问题，显著降低显示器件的面板暗点数量，提高显示器件的面板良率。
[0076]
本公开实施例提供的显示器件可以是oled显示器件、moled显示器件或、qled显示器件或者mqled显示器件等。
[0077]
传统的oled显示器件包括依次设置的阳极层100、空穴注入层200、空穴传输层300、发光材料层400、电子传输层500、电子注入层600和阴极层700，本公开实施例所提供的显示器件通过在显示器件结构内增设至少一层高阻抗层800，该高阻抗层800的电阻率高于与其相邻膜层的电阻率，即，所述高阻抗层800的电阻率高于电子注入层600与阴极层700的电阻率，所述高阻抗层800能够对子像素内的颗粒物周围进行修饰，从而极大改善由于颗粒物产生的显示器件阴阳两极短路的问题，显著降低显示器件的面板暗点数量，提高显示器件的面板良率。
[0078]
在一些示例性的实施例中，所述高阻抗层800的电阻率的取值范围为1.0
×
105ω
·
cm～9.0
×
106ω
·
cm；所述高阻抗层800的膜层厚度的取值范围为60～690nm；所述高阻抗层800的功函数的绝对值取值范围可选择在3.6ev～4.5ev。
[0079]
作为一些示例性的实施例，所述高阻抗层800的材质可选自氧化锌(zno)、氧化钛(tio2)、氧化锡(sno2)和氧化铟(in2o3)中的至少一种，所述高阻抗层800可采用溅射方式成膜，溅射气体种类可以选氧气和氩气，具体的溅射工艺可需根据显示器件的具体结构进行调整，例如，一些实施例中，溅射气体包括氧气和氩气，且所述氧气在所述溅射气体中所占比例小于或等于10％。。当然可以理解的是，以上仅是一种示例，在实际应用中，所述高阻抗层800的选材不限于此。
[0080]
以下对本公开实施例提供的显示器件的具体实施例进行示例性的说明。
[0081]
图1所示为本公开所提供的显示器件的一些具体实施例的结构示意图。
[0082]
如图1所示，本公开提供的一些实施例中，所述显示器件具体包括依次设置的阳极层100、空穴注入层200、空穴传输层300、发光材料层400、电子传输层500、电子注入层600、高阻抗层800和阴极层700，其中所述电子注入层600仅设有一层，且所述高阻抗层800仅设有一层。
[0083]
在本公开示例性的实施例中，如图1所示，所述阳极层100可以包括反射阳极层110和透明阳极层129，所述反射阳极层110位于所述透明阳极层120的远离所述阴极层700的一侧，所述透明阳极层120可以选用ito层(氧化铟锡层)，采用溅射工艺成膜。
[0084]
此外，在本公开示例性的实施例中，所述显示器件包括多个像素单元，所述像素单元包括第一子像素、第二子像素和第三子像素；
[0085]
所述空穴注入层200包括第一空穴注入层210、第二空穴注入层220和第三空穴注入层230，所述第一空穴注入层210、所述第二空穴注入层220和所述第三空穴注入层230位
于同一层，且所述第一空穴注入层210设置于所述第一子像素内，所述第二空穴注入层220位于所述第二子像素内，所述第三空穴注入层230设置于所述第三子像素内；
[0086]
所述空穴传输层300包括第一空穴传输层310、第二空穴传输层320和第三空穴传输层330，所述第一空穴传输层310、所述第二空穴传输层320和所述第三空穴传输层330位于同一层，且所述第一空穴传输层310设置于所述第一子像素内，所述第二空穴传输层320位于所述第二子像素内，所述第三空穴传输层330设置于所述第三子像素内；
[0087]
所述发光材料层400包括第一发光材料层410、第二发光材料层420和第三发光材料层430，所述第一发光材料层410设置于所述第一子像素内，所述第二发光材料层420位于所述第二子像素内，所述第三发光材料层430设置于所述第三子像素内；
[0088]
所述电子传输层500和所述电子注入层600均为整层膜层。
[0089]
在上述方案中，所述空穴传输层300、所述空穴注入层200和所述发光材料层400可以为采用喷墨打印方式形成的喷墨打印膜层；所述电子传输层500和所述电子注入层600可以为采用蒸镀方式形成的蒸镀膜层。
[0090]
具体的，所述空穴注入层200的制作工艺可以如下：
[0091]
采用喷墨打印方式，依次打印位于所述第一子像素内的第一空穴注入层210、位于所述第二子像素内的第二空穴注入层220、位于所述第三子像素内的第三空穴注入层230，其中，所述第一空穴注入层210、所述第二空穴注入层220和所述第三空穴注入层230采用相同墨水或不同墨水打印而成；对喷墨打印完成后的所述第一空穴注入层210、所述第二空穴注入层220和所述第三空穴注入层230进行真空干燥和烘烤处理。
[0092]
上述方案中，第一空穴注入层210、第二空穴注入层220和第三空穴注入层230的可以采用同一种墨水，或者根据结构差异选用不同墨水且不同墨水后续处理条件(例如烘烤温度)相同，可以待三子像素全屏喷墨打印结束后，统一进行vcd真空干燥，之后进行烘烤。其中三个子像素的空穴注入层200喷墨打印顺序可以进行更改，没有严格限制。
[0093]
当然可以理解的是，根据结构差异，所述第一空穴注入层210、第二空穴注入层220和第三空穴注入层230采用不同墨水时，当采用不同墨水的后续处理条件(例如烘烤温度)不同时，具体制作工艺还可以如下：
[0094]
采用喷墨打印方式，打印位于第一子像素内的第一空穴注入层210，并对所述第一空穴注入层210进行真空干燥和烘烤处理，烘烤温度为第一温度；
[0095]
采用喷墨打印方式，打印位于第二子像素内的第二空穴注入层220，并对所述第二空穴注入层220进行真空干燥和烘烤处理，烘烤温度为第二温度；
[0096]
采用喷墨打印方式，打印位于第三子像素内的第三空穴注入层230，并对所述第三空穴注入层230进行真空干燥和烘烤处理，烘烤温度为第三温度；
[0097]
其中所述第一温度大于所述第二温度，所述第二温度大于所述第三温度。
[0098]
也就是说，所述第一空穴注入层210、所述第二空穴注入层220和所述第三空穴注入层230可根据墨水的烘烤温度高低，先打印高烘烤温度的第一空穴注入层210，打印结束后进行vcd真空处理及高温烘烤，之后，再打印次高温烘烤温度的第二空穴注入层220，并进行vcd真空处理及烘烤处理，最后，再打印最低温烘烤温度的第三空穴注入层230，并进行相应vcd真空处理及烘烤处理。
[0099]
此外，示例性的，所述空穴传输层300的制作工艺可以如下：
[0100]
采用喷墨打印方式，依次打印位于所述第一子像素内的第一空穴传输层310、位于所述第二子像素内的第二空穴传输层320、位于所述第三子像素内的第三空穴传输层330，其中，所述第一空穴传输层310、所述第二空穴传输层320和所述第三空穴传输层330采用相同墨水或不同墨水打印而成；对喷墨打印完成后的所述第一空穴传输层310、所述第二空穴传输层320和所述第三空穴传输层330进行真空干燥和烘烤处理。
[0101]
上述方案中，第一空穴传输层310、第二空穴传输层320和第三空穴传输层330的可以采用同一种墨水，或者根据结构差异选用不同墨水且不同墨水后续处理条件(例如烘烤温度)相同，可以待三子像素全屏喷墨打印结束后，统一进行vcd真空干燥，之后进行烘烤。其中三个子像素的空穴传输层300喷墨打印顺序可以进行更改，没有严格限制。
[0102]
当然可以理解的是，根据结构差异，所述第一空穴传输层310、第二空穴传输层320和第三空穴传输层330采用不同墨水时，当采用不同墨水的后续处理条件(例如烘烤温度)不同时，具体制作工艺还可以如下：
[0103]
采用喷墨打印方式，打印位于第一子像素内的第一空穴传输层310，并对所述第一空穴传输层310进行真空干燥和烘烤处理，烘烤温度为第四温度；
[0104]
采用喷墨打印方式，打印位于第二子像素内的第二空穴传输层320，并对所述第二空穴传输层320进行真空干燥和烘烤处理，烘烤温度为第五温度；
[0105]
采用喷墨打印方式，打印位于第三子像素内的第三空穴传输层330，并对所述第三空穴传输层330进行真空干燥和烘烤处理，烘烤温度为第六温度；
[0106]
其中所述第四温度大于所述第五温度，所述第五温度大于所述第六温度。
[0107]
也就是说，所述第一空穴传输层310、所述第二空穴传输层320和所述第三空穴传输层330可根据墨水的烘烤温度高低，先打印高烘烤温度的第一空穴传输层310，打印结束后进行vcd真空处理及高温烘烤，之后，再打印次高温烘烤温度的第二空穴传输层320，并进行vcd真空处理及烘烤处理，最后，再打印最低温烘烤温度的第三空穴传输层330，并进行相应vcd真空处理及烘烤处理。
[0108]
所述空穴传输层300为p型有机半导体材料，具体的材料可选用芳胺类化合物配置而成墨水，包括如下材料及如下材料取代基进行改变优化后所得材料中的一个或两个共混：
[0109][0110]
具体的，所述发光材料层400的制作工艺可以如下：
[0111]
采用喷墨打印方式，依次打印位于所述第一子像素内的第一发光材料层410、位于所述第二子像素内的第二发光材料层420、位于所述第三子像素内的第三发光材料层430，其中，所述第一发光材料层410、所述第二发光材料层420和所述第三发光材料层430采用相同墨水或不同墨水打印而成；对喷墨打印完成后的所述第一发光材料层410、所述第二发光材料层420和所述第三发光材料层430进行真空干燥和烘烤处理。
[0112]
上述方案中，第一发光材料层410、第二发光材料层420和第三发光材料层430的可以采用同一种墨水，或者根据结构差异选用不同墨水且不同墨水后续处理条件(例如烘烤温度)相同，可以待三子像素全屏喷墨打印结束后，统一进行vcd真空干燥，之后进行烘烤。其中三个子像素的发光材料层400喷墨打印顺序可以进行更改，没有严格限制。
[0113]
当然可以理解的是，根据结构差异，所述第一发光材料层410、第二发光材料层420和第三发光材料层430采用不同墨水时，当所采用的不同墨水的后续处理条件(例如烘烤温度)不同时，具体制作工艺还可以如下：
[0114]
采用喷墨打印方式，打印位于第一子像素内的第一发光材料层410，并对所述第一
发光材料层410进行真空干燥和烘烤处理，烘烤温度为第四温度；
[0115]
采用喷墨打印方式，打印位于第二子像素内的第二发光材料层420，并对所述第二发光材料层420进行真空干燥和烘烤处理，烘烤温度为第五温度；
[0116]
采用喷墨打印方式，打印位于第三子像素内的第三发光材料层430，并对所述第三发光材料层430进行真空干燥和烘烤处理，烘烤温度为第六温度；
[0117]
其中所述第四温度大于所述第五温度，所述第五温度大于所述第六温度。
[0118]
也就是说，所述第一发光材料层410、所述第二发光材料层420和所述第三发光材料层430可根据墨水的烘烤温度高低，先打印高烘烤温度的第一发光材料层410，打印结束后进行vcd真空处理及高温烘烤，之后，再打印次高温烘烤温度的第二发光材料层420，并进行vcd真空处理及烘烤处理，最后，再打印最低温烘烤温度的第三发光材料层430，并进行相应vcd真空处理及烘烤处理。
[0119]
具体的，所述电子传输层500和所述电子注入层600可采用蒸镀工艺成膜，其中电子注入层600的材料电阻率在1.0
×
105ω
·
cm～9.0
×
105ω
·
cm；所述电子注入层600为n型有机半导体材料，具体的材料可选用如下材料及如下材料取代基进行改变优化后所得材料中的一个或两个共混：
[0120][0121][0122]
应当理解的是，对于所述电子注入层600的具体选材以上仅是举例，并不以此为限。
[0123]
此外，所述阴极层700具体的可采用蒸镀工艺形成，可选用金属薄膜，例如ag或ag/mg膜层。
[0124]
以图1所示实施例中的显示器件结构为例，该显示器件的各膜层能级图如图2所示，作为一种示例性实施例，所述阳极层100采用ito材料，其功函数为4.7ev；所述空穴注入层200的功函数为5.7ev；所述空穴传输层300的功函数为2.4ev～5.3ev；所述发光材料层400的功函数为2.6ev～5.25ev；所述电子传输层500的功函数为3.0ev～6.0ev；所述电子注入层600的功函数为2.6ev；所述高阻抗层800的功函数为3.6～4.5ev；所述阴极层700采用金属薄膜，其功函数为4.3ev。
[0125]
应当理解的是，以上仅是一种示例，在实际应用中，所述显示器件的各膜层能级图可以不限于此。
[0126]
图3所示为本公开所提供的显示器件的另一些具体实施例的结构示意图。
[0127]
如图3所示，本公开提供的另一些实施例中，所述显示器件具体包括依次设置的阳极层100、空穴注入层200、空穴传输层300、发光材料层400、电子传输层500、电子注入层600、高阻抗层800和阴极层700，其中，
[0128]
所述电子注入层600有m层，所述电子注入层600有n层，m和n均为大于或等于1的正整数，m层所述电子注入层600与n层高阻抗层800交替设置。
[0129]
需要说明的是，m和n的数量可以相同或不同。
[0130]
在本实施例与图1所示的实施例不同之处在于，图1所示的实施例中仅包括一层电子注入层600和一层高阻抗层800，而本实施例中一层所述电子注入层600与一层所述高阻抗层800交替排列，m层所述电子注入层600与n层高阻抗层800交替设置在电子传输层500与阴极层700之间，这样，本实施例相较于图1所示实施例，每层所述电子注入层600和所述高阻抗层800的膜层厚度可以更薄，也就是，所述电子注入层600和所述高阻抗层800制成薄层，使得所述电子传输层500至所述阴极层700之间的功函数变化过渡更为平缓，更有利于电子的注入和传输。
[0131]
一种示例性的实施例中，m和n均大于等于2且小于等于10，例如，图3所示的实施例中，n为3。当然可以理解的是，在实际应用中，当不同显示器件结构中各膜层的膜层厚度以及功函数等不同时，n的数量也可适应调整，例如n还可以是大于10的正整数，不对此进行限定。
[0132]
以图3所示实施例中的显示器件结构为例，该显示器件的各膜层能级图如图4所示，作为一种示例性实施例，所述阳极层100采用ito材料，其功函数为4.7ev；所述空穴注入层200的功函数为5.7ev；所述空穴传输层300的功函数为2.4ev～5.3ev；所述发光材料层400的功函数为2.6ev～5.25ev；所述电子传输层500的功函数为3.0ev～6.0ev；所述电子注入层600的功函数为2.6ev～4.5ev；所述高阻抗层800的功函数为3.6～4.3ev；所述阴极层700的功函数为4.3ev。
[0133]
应当理解的是，以上仅是一种示例，在实际应用中，所述显示器件的各膜层能级图可以不限于此。
[0134]
本公开实施例所提供的显示器件中，所述阳极层100可选用氧化物导电层，所述阴极层700可选用金属薄膜和/或氧化物导电层。
[0135]
作为本公开所提供的一种实施例，所述显示器件具体还可以包括依次设置的阳极层100、空穴注入层200、空穴传输层300、发光材料层400、电子传输层500、电子注入层600、高阻抗层800和阴极层700，其中，所述阳极层为100为氧化铟锡薄膜，所述阴极层700为金属薄膜。
[0136]
作为本公开所提供的另一种实施例，所述显示器件具体还可以包括依次设置的阳极层100、空穴注入层200、空穴传输层300、发光材料层400、电子传输层500、电子注入层600、高阻抗层800和阴极层700，其中，所述阳极层100为氧化铟锡(ito)薄膜，所述阴极层700为氧化铟锌(izo)薄膜。
[0137]
在本实施例与图1所示的实施例不同之处在于，在所述阴极层700采用氧化铟锌薄膜。作为一种示例性实施例，所述阳极层100采用ito材料，其功函数为4.7ev；所述空穴注入层200的功函数为5.7ev；所述空穴传输层300的功函数为2.4ev～5.3ev；所述发光材料层400的功函数为2.6ev～5.25ev；所述电子传输层500的功函数为3.0ev～6.0ev；所述电子注入层600的功函数为2.6ev；所述高阻抗层800的功函数为3.6～4.5ev；所述阴极层700采用氧化铟锌(izo)薄膜，其功函数为5.0ev。
[0138]
应当理解的是，以上仅是一种示例，在实际应用中，所述显示器件的各膜层能级图
可以不限于此。
[0139]
本实施例与图1所示的实施例相比，所述阴极层700采用氧化铟锌(izo)薄膜，相较于所述阴极层700选用金属阴极来说，该氧化铟锌(izo)薄膜的功函数大于金属薄膜的功函数，可以提高空穴注入率，同时，所述氧化铟锌(izo)薄膜具有高透光率，可增加光取出效率。
[0140]
其中izo薄膜的制备工艺可以采用磁控溅射、脉冲激光沉积(pld)、化学气相沉积(cvd)、溶胶-凝胶沉积、喷雾热分解、脉冲等离子体沉积法(ppd)等。
[0141]
但是，由于氧化铟锌(izo)薄膜直接制备于所述电子注入层600时，受工艺限制等原因，有可能会对所述电子注入层600造成损伤，因此，图5所示为本公开所提供的显示器件的另一些具体实施例的结构示意图，请参见图5，本公开提供的另一些实施例中，所述显示器件具体包括依次设置的阳极层100、空穴注入层200、空穴传输层300、发光材料层400、电子传输层500、电子注入层600、高阻抗层800和阴极层700，
[0142]
所述阴极层100为氧化铟锡薄膜，所述阴极层700包括第一阴极层710和位于所述第一阴极层710的远离所述阳极层的一侧的第二阴极层720，所述第一阴极层710为金属薄膜，所述第二阴极层720为氧化铟锌薄膜，所述高阻抗层800设置于所述发光材料层500与所述第一阴极层710之间。
[0143]
在本实施例与图1所示的实施例不同之处在于，所述阴极层700采用金属薄膜和氧化铟锌薄膜的复合膜层。图6所示为本实施例中显示器件中各膜层的能级图，请参见图6，作为一种示例性实施例，所述阳极层100采用ito材料，其功函数为4.7ev；所述空穴注入层200的功函数为5.7ev；所述空穴传输层300的功函数为2.4ev～5.3ev；所述发光材料层400的功函数为2.6ev～5.25ev；所述电子传输层500的功函数为3.0ev～6.0ev；所述电子注入层600的功函数为2.6ev；所述高阻抗层800的功函数为3.6～4.5ev；所述阴极层700采用金属薄膜，其功函数为4.3ev；所述氧化铟锌(izo)薄膜720的功函数为5.0ev。
[0144]
应当理解的是，以上仅是一种示例，在实际应用中，所述显示器件的各膜层能级图可以不限于此。
[0145]
本实施例与图1所示的实施例相比，由于在金属薄膜的远离阳极层100的一侧设置了一层氧化铟锌(izo)薄膜，该氧化铟锌(izo)薄膜720的功函数大于金属薄膜的功函数，可以提高空穴注入率，同时，所述氧化铟锌(izo)薄膜720具有高透光率，可增加光取出效率。
[0146]
作为本公开所提供的另一种实施例，所述显示器件具体还可以包括依次设置的阳极层100、空穴注入层200、空穴传输层300、发光材料层400、电子传输层500、电子注入层600、高阻抗层800和阴极层700，其中，所述阳极层100为氧化铟锌(izo)薄膜，所述阴极层700为金属薄膜。
[0147]
本实施例与图所示的实施例相比，区别在于，所述阳极层100采用izo薄膜，其功函数可以有效减小空穴势垒，提高空穴注入率。
[0148]
需要注意的是，所述阳极层100和所述阴极层700不可同时选用izo薄膜。
[0149]
作为另一种实施例，如图7所示，所述阳极层100为氧化铟锡薄膜，所述阴极层700包括第一阴极层710和位于所述第一阴极层710的远离所述阳极层100的一侧的第二阴极层720，所述第一阴极层710为金属薄膜，所述第二阴极层720为氧化铟锌薄膜，所述高阻抗层800设置于所述第一阴极层710和所述第二阴极层720之间。
[0150]
为了更为清楚的说明本公开实施例的发光器件，对于本公开实施例中增设高阻抗层改善颗粒物产生的显示器件阴阳两极短路问题，以下结合原理再进行更为详细的验证和说明：
[0151]
图8所示为传统的oled显示器件中由于颗粒物导致短路问题的原理示意图，传统的oled显示器件包括衬底10、阳极层20、有机发光层30、阴极层40，如图8所示，颗粒物(particle)的周围部分没有成膜有机膜，因此，阳极和阴极接触，产生leak(泄漏)。若以电路方式绘制如图9所示，由于leak电流大，所以在oled中不流过电流，或者，leak电流过大的话，会发热导致oled被破坏。
[0152]
图10所示为本公开实施例提供的显示器件改善颗粒物导致短路问题的原理示意图。当阳极和阴极之间存在高阻抗层时，颗粒物的周围部分具有高阻抗膜，流过leak部分的电流减少，因此流过oled的电流增加。以电路方式绘制，如图11所示，在颗粒物周围形成高电阻层，leak会得到改善。
[0153]
由以上图8至图11可知，高阻抗层800在电子注入层600和阴极层700之间成膜，从而改善阳极和阴极的leak(泄漏)和short(短路)。此外，溅射的高阻抗层比蒸镀的有机膜覆盖更好，膜会进入颗粒物周围，leak得到进一步改善。
[0154]
此外，决定所述高阻抗层在颗粒物周围的leak部的阻抗要素如以下公式所示：电阻(r)＝电阻率(ρ)
×
(高阻抗层厚度(t)/高阻抗层的截面积(s))。
[0155]
其中，由以上公式可知，决定所述高阻抗层在颗粒物周围的leak部的阻抗要素主要包括以下几个因素：
[0156]
一)电阻率：
[0157]
电阻率(ρ)提高，电阻(r)会增大，leak和short会改善，但是，器件也会高电压化，因此，所述高阻抗率的电阻率(ρ)的取值范围可以为1.0
×
105ω
·
cm～9.0
×
106ω
·
cm，此时电阻率更为适合。
[0158]
二)高阻抗层膜厚：
[0159]
具有来说，又包括以下几点：
[0160]
1)高阻抗层的膜厚越厚，电阻越大，对于leak和short的改善效果也越好，但是考虑到膜厚对显示器件的轻薄化等影响，所述高阻抗层的膜层厚度取值范围可以在60～690nm。具体膜厚可根据器件结构进行调整，此外，高阻抗层800的膜厚也可根据实际需求调整，不限定于上述取值范围。
[0161]
2)所述高阻抗层的覆盖范围(coverage)越好，leak部的高电阻层膜厚越厚，而coverage的好坏主要是依赖于高阻抗层的成膜工艺，从成膜工艺上，高阻抗层的coverage优劣顺序为：ald(atomic layer deposition，原子层沉积)》cvd(chemical vapordeposition，化学气相沉积)》spt》evp，例如，在本公开实施例中可选用spt成膜工艺来形成所述高阻抗层；
[0162]
3)颗粒物(particle)形状为正锥形时，高阻抗层容易包裹颗粒物，倒锥形时，高阻抗层难以包裹；
[0163]
4)以阴极层包括izo层为例，izo的coverage越差，则leak部至izo层的距离越长。在一些实施例中，所述高阻抗层和izo层是通过spt成膜的，具有同等的coverage。
[0164]
三)高阻抗层的截面积：
[0165]
该高阻抗层的截面积是指leak部的截面积；具体来说，需要说明以下两方面：
[0166]
1)颗粒物(particle)大小：颗粒物的周围形成leak部，颗粒物越大，则leak部的截面积大，因此，虽然增设了高阻抗层，在实际应用中，应尽量减少颗粒物大小。
[0167]
2)颗粒物形状：颗粒物为正锥形时，高阻抗层容易包裹颗粒物，颗粒物为倒锥形时，高阻抗层难以包裹。
[0168]
以上说明了决定高阻抗层在颗粒物周围的leak部的阻抗要素，以下说明高阻抗层的电阻率值的取值范围，即电阻率的目标值：
[0169]
高电阻层的电阻率可通过对再现leak部的oled进行电流模拟而确定的，
[0170]
以图5所示的发光器件的结构为模型进行模拟，该发光器件中包括依次设置的阳极层10、空穴注入层20、空穴传输层300、发光材料层400、电子传输层500、电子注入层600、高阻抗层800和阴极层700，其中阴极层700包括第一阴极层和位于所述第一阴极层的远离所述阳极层的一侧的第二阴极层720，第一阴极层710为mg/ag金属薄膜，第二阴极层为izo层720，其中所述高阻抗层的电阻率为1.0
×
105ω
·
cm～1.0
×
106ω
·
cm左右。
[0171]
得到的电流模拟示意图如图12和图13所示，其中图12所示为oled器件中leak部流过的电流比例示意图，图13所示为oled发光器件的iv特性曲线。
[0172]
如图12和图13中
①
所示，在极低电流区域中，由于oled中不流过电流，电流100％流过leak部；如图12和图13中
②
所示，oled中稍微流过电流时，流过leak部的电流的比例减少；如图12和图13中
③
所示，高电阻层的电阻率为1.0
×
105ω
·
cm～1.0
×
106ω
·
cm时，oled在通常发光的电流区域中，leak部流过电流为20％。需要说明的是，oled发光80％，是无法识别暗点的。
[0173]
由此可见，在高阻抗层的电阻率为1.0
×
105ω
·
cm～1.0
×
106ω
·
cm左右的电阻率条件下，oled中流过80％左右的电流，leak部流过20％左右的电流。
[0174]
此外，针对所述高阻抗层的规格进行以下说明：
[0175]
所述高阻抗层的电阻率可选择1.0
×
105ω
·
cm～1.0
×
106ω
·
cm左右，但是并不以此为限，例如，为了改善电子注入性，所述高阻抗层也可以膜厚大约为10nm，电阻率大约为1.0
×
103ω
·
cm。
[0176]
此外，所述高阻抗层优选为非结晶性薄膜，这是因为，结晶膜的每个结晶的电阻率不同，因此，均质的非结晶性薄膜效果更好。
[0177]
此外，所述高阻抗层的折射率n为1.7～2.5，这是因为，这样，所述高阻抗层与有机层(折射率n1＝1.8左右)同等程度的折射率，更容易进行光学设计。需要说明的是，在实际应用中，对于所述高阻抗层的折射率n的具体数值不局限于此，例如，在一些结构中，光学设计在n＝2.5也可以使用。
[0178]
此外，所述高阻抗层的吸收系数＜0.02，吸收系数越小，leak部改善效果越好。
[0179]
此外，所述高阻抗层的应力取值范围为-200～0mpa。
[0180]
此外，所述高阻抗层的电子注入性，例如，所述高阻抗层为1.0
×
105ω
·
cm～1.0
×
106ω
·
cm的单层膜层时，电子注入性差，可以在所述高阻抗层的相对两侧分别形成电阻率为1.0
×
103ω
·
cm～1.0
×
104ω
·
cm的极薄膜，该极薄膜的膜层厚度可以为5～10nm，材料可与所述高阻抗层的材料相同，成膜工艺中可采用溅射工艺，在溅射工艺中通过调整溅射气体的氧气量得到。
[0181]
此外，关于所述高阻抗层的抗氢等离子反应性的说明如下：
[0182]
在所述发光器件的高阻抗层后续工序中包括cvd工序，在cvd工序中会产生氢等离子体，所述高电阻层被还原，电阻率会降低，因此，所述高阻抗层的材料优选为受氢等离子体影响而电阻率降低量小的材料。
[0183]
表1中列举了所述高阻抗层可选用的几种具体材料：
[0184]
表1
[0185][0186]
需要说明的是，上述几种材料的成膜工艺选用溅射工艺，溅射气体中氧气比例增加，成膜功率减少，所形成的膜层的电阻率越高。
[0187]
以下针对两种具体材料作为高电阻层，应用于发光器件中，进行验证性试验，结果如表2所示：
[0188]
表2
[0189][0190]
此外，本公开实施例还提供了一种显示器件的制造方法，用于制造本公开实施例所提供的显示器件，所述方法包括如下步骤：
[0191]
步骤s01、提供衬底基板；
[0192]
步骤s02、在所述衬底基板上依次制作阳极层100、空穴注入层200、空穴传输层300、发光材料层400、电子传输层500、电子注入层600、高阻抗层800和阴极层700，其中所述电子注入层600至少有一层，至少一层所述电子注入层600与所述阴极层700之间还设有至少一层所述高阻抗层800，所述电子注入层600与所述阴极层700的电阻率均小于所述高阻抗层800的电阻率。
[0193]
示例性的，所述方法中，所述高阻抗层800采用溅射方式形成，溅射时所采用的溅射气体为氧气和氩气，所述氧气在所述溅射气体中所占比例小于或等于10％。
[0194]
示例性的，所述显示器件包括多个像素单元，所述像素单元包括第一子像素、第二子像素和第三子像素；
[0195]
所述方法中，步骤s02中所述空穴传输层300、所述空穴注入层200和所述发光材料层400可以为采用喷墨打印方式形成的喷墨打印膜层；所述电子传输层500和所述电子注入层600可以为采用蒸镀方式形成的蒸镀膜层。
[0196]
具体的，所述空穴注入层200的制作工艺可以如下：
[0197]
采用喷墨打印方式，依次打印位于所述第一子像素内的第一空穴注入层210、位于所述第二子像素内的第二空穴注入层220、位于所述第三子像素内的第三空穴注入层230，其中，所述第一空穴注入层210、所述第二空穴注入层220和所述第三空穴注入层230采用相同墨水或不同墨水打印而成；对喷墨打印完成后的所述第一空穴注入层210、所述第二空穴注入层220和所述第三空穴注入层230进行真空干燥和烘烤处理。
[0198]
上述方案中，第一空穴注入层210、第二空穴注入层220和第三空穴注入层230的可以采用同一种墨水，或者根据结构差异选用不同墨水且不同墨水后续处理条件(例如烘烤温度)相同，可以待三子像素全屏喷墨打印结束后，统一进行vcd真空干燥，之后进行烘烤。其中三个子像素的空穴注入层200喷墨打印顺序可以进行更改，没有严格限制。
[0199]
当然可以理解的是，根据结构差异，所述第一空穴注入层210、第二空穴注入层220和第三空穴注入层230采用不同墨水时，当采用不同墨水的后续处理条件(例如烘烤温度)不同时，具体制作工艺还可以如下：
[0200]
采用喷墨打印方式，打印位于第一子像素内的第一空穴注入层210，并对所述第一空穴注入层210进行真空干燥和烘烤处理，烘烤温度为第一温度；
[0201]
采用喷墨打印方式，打印位于第二子像素内的第二空穴注入层220，并对所述第二空穴注入层220进行真空干燥和烘烤处理，烘烤温度为第二温度；
[0202]
采用喷墨打印方式，打印位于第三子像素内的第三空穴注入层230，并对所述第三空穴注入层230进行真空干燥和烘烤处理，烘烤温度为第三温度；
[0203]
其中所述第一温度大于所述第二温度，所述第二温度大于所述第三温度。
[0204]
也就是说，所述第一空穴注入层210、所述第二空穴注入层220和所述第三空穴注入层230可根据墨水的烘烤温度高低，先打印高烘烤温度的第一空穴注入层210，打印结束后进行vcd真空处理及高温烘烤，之后，再打印次高温烘烤温度的第二空穴注入层220，并进行vcd真空处理及烘烤处理，最后，再打印最低温烘烤温度的第三空穴注入层230，并进行相应vcd真空处理及烘烤处理。
[0205]
此外，示例性的，所述空穴传输层300的制作工艺可以如下：
[0206]
采用喷墨打印方式，依次打印位于所述第一子像素内的第一空穴传输层310、位于所述第二子像素内的第二空穴传输层320、位于所述第三子像素内的第三空穴传输层330，其中，所述第一空穴传输层310、所述第二空穴传输层320和所述第三空穴传输层330采用相同墨水或不同墨水打印而成；对喷墨打印完成后的所述第一空穴传输层310、所述第二空穴传输层320和所述第三空穴传输层330进行真空干燥和烘烤处理。
[0207]
上述方案中，第一空穴传输层310、第二空穴传输层320和第三空穴传输层330的可以采用同一种墨水，或者根据结构差异选用不同墨水且不同墨水后续处理条件(例如烘烤温度)相同，可以待三子像素全屏喷墨打印结束后，统一进行vcd真空干燥，之后进行烘烤。其中三个子像素的空穴传输层300喷墨打印顺序可以进行更改，没有严格限制。
[0208]
当然可以理解的是，根据结构差异，所述第一空穴传输层310、第二空穴传输层320
和第三空穴传输层330采用不同墨水时，当采用不同墨水的后续处理条件(例如烘烤温度)不同时，具体制作工艺还可以如下：
[0209]
采用喷墨打印方式，打印位于第一子像素内的第一空穴传输层310，并对所述第一空穴传输层310进行真空干燥和烘烤处理，烘烤温度为第四温度；
[0210]
采用喷墨打印方式，打印位于第二子像素内的第二空穴传输层320，并对所述第二空穴传输层320进行真空干燥和烘烤处理，烘烤温度为第五温度；
[0211]
采用喷墨打印方式，打印位于第三子像素内的第三空穴传输层330，并对所述第三空穴传输层330进行真空干燥和烘烤处理，烘烤温度为第六温度；
[0212]
其中所述第四温度大于所述第五温度，所述第五温度大于所述第六温度。
[0213]
也就是说，所述第一空穴传输层310、所述第二空穴传输层320和所述第三空穴传输层330可根据墨水的烘烤温度高低，先打印高烘烤温度的第一空穴传输层310，打印结束后进行vcd真空处理及高温烘烤，之后，再打印次高温烘烤温度的第二空穴传输层320，并进行vcd真空处理及烘烤处理，最后，再打印最低温烘烤温度的第三空穴传输层330，并进行相应vcd真空处理及烘烤处理。
[0214]
具体的，所述发光材料层400的制作工艺可以如下：
[0215]
采用喷墨打印方式，依次打印位于所述第一子像素内的第一发光材料层410、位于所述第二子像素内的第二发光材料层420、位于所述第三子像素内的第三发光材料层430，其中，所述第一发光材料层410、所述第二发光材料层420和所述第三发光材料层430采用相同墨水或不同墨水打印而成；对喷墨打印完成后的所述第一发光材料层410、所述第二发光材料层420和所述第三发光材料层430进行真空干燥和烘烤处理。
[0216]
上述方案中，第一发光材料层410、第二发光材料层420和第三发光材料层430的可以采用同一种墨水，或者根据结构差异选用不同墨水且不同墨水后续处理条件(例如烘烤温度)相同，可以待三子像素全屏喷墨打印结束后，统一进行vcd真空干燥，之后进行烘烤。其中三个子像素的发光材料层400喷墨打印顺序可以进行更改，没有严格限制。
[0217]
当然可以理解的是，根据结构差异，所述第一发光材料层410、第二发光材料层420和第三发光材料层430采用不同墨水时，当所采用的不同墨水的后续处理条件(例如烘烤温度)不同时，具体制作工艺还可以如下：
[0218]
采用喷墨打印方式，打印位于第一子像素内的第一发光材料层410，并对所述第一发光材料层410进行真空干燥和烘烤处理，烘烤温度为第四温度；
[0219]
采用喷墨打印方式，打印位于第二子像素内的第二发光材料层420，并对所述第二发光材料层420进行真空干燥和烘烤处理，烘烤温度为第五温度；
[0220]
采用喷墨打印方式，打印位于第三子像素内的第三发光材料层430，并对所述第三发光材料层430进行真空干燥和烘烤处理，烘烤温度为第六温度；
[0221]
其中所述第四温度大于所述第五温度，所述第五温度大于所述第六温度。
[0222]
也就是说，所述第一发光材料层410、所述第二发光材料层420和所述第三发光材料层430可根据墨水的烘烤温度高低，先打印高烘烤温度的第一发光材料层410，打印结束后进行vcd真空处理及高温烘烤，之后，再打印次高温烘烤温度的第二发光材料层420，并进行vcd真空处理及烘烤处理，最后，再打印最低温烘烤温度的第三发光材料层430，并进行相应vcd真空处理及烘烤处理。
[0223]
具体的，所述电子传输层500和所述电子注入层600可采用蒸镀工艺成膜，
[0224]
此外，所述阴极层700具体的可采用蒸镀工艺形成，可选用金属薄膜，例如ag或ag/mg膜层。
[0225]
有以下几点需要说明：
[0226]
(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
[0227]
(2)为了清晰起见，在用于描述本公开的实施例的附图中，层或区域的厚度被放大或缩小，即这些附图并非按照实际的比例绘制。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”或者可以存在中间元件。
[0228]
(3)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
[0229]
以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以权利要求的保护范围为准。