红黄光发光二极管芯片及其制备方法与流程

1.本公开涉及光电子制造技术领域，特别涉及一种红黄光发光二极管芯片及其制备方法。


背景技术：

2.发光二极管(英文：light emitting diode，简称：led)作为光电子产业中极具影响力的新产品，具有体积小、使用寿命长、颜色丰富多彩、能耗低等特点，广泛应用于照明、显示屏、信号灯、背光源、玩具等领域。led的核心结构是红黄光发光二极管芯片，红黄光发光二极管芯片的制作对led的光电特性有着较大的影响。
3.红黄光发光二极管芯片通常包括依次层叠的衬底、p型层、多量子阱层、n型层，以及分别与p型层和n型层连接的p型电极和n型电极。其中，n型电极位于n型层上方，p型电极位于衬底下方。相关技术中，通常会对于位于p型层上方的各膜层进行刻蚀，以将p型电极设置也在p型层上方，这样就使得n型电极和p型电极位于红黄光发光二极管芯片的同侧，以方便连接。
4.然而，该种p型电极的设置方式，在红黄光发光二极管芯片通电后，载流子需要从p型电极向下注入到p型层内，进入p型层后则需要再向上注入至多量子阱层，即这种p型电极的设置方式使载流子的流动路径更长，而载流子在p型层中的迁移速度较慢，因此该种红黄光发光二极管芯片的注入效率较低；同时，n型电极位于n型层上方，也会影响出光效果。也即相关技术中两个电极的布置方式导致发光二极管的发光效率较低。


技术实现要素：

5.本公开实施例提供了一种红黄光发光二极管芯片及其制备方法，能够缩减p型层中载流子的流动路径，提高红黄光发光二极管芯片的注入效率，且改善发光二极管的发光效率。所述技术方案如下：
6.一方面，本公开实施例提供了一种红黄光发光二极管芯片，所述红黄光发光二极管芯片包括：衬底、n型层、多量子阱层、p型层、第一透明导电层、钝化层、第二透明导电层、p型电极和n型电极；所述n型层、所述多量子阱层、所述p型层和所述第一透明导电层依次层叠设置在所述衬底上，所述第一透明导电层的边缘具有露出所述n型层的凹槽，所述n型电极位于所述n型层表面，且位于所述凹槽的底部；所述钝化层覆盖在所述第一透明导电层和所述凹槽的表面，所述钝化层位于所述第一透明导电层上的部分设有开口；所述第二透明导电层层叠于所述钝化层和所述第一透明导电层上，且部分位于所述凹槽中，所述第二透明导电层通过所述开口与所述第一透明导电层电连接，所述p型电极设置在所述第二透明导电层上，且所述p型电极位于所述凹槽内。
7.可选地，所述第一透明导电层在所述衬底上的正投影与所述p型层在所述衬底上的正投影重合。
8.可选地，所述第二透明导电层包括相连的连接区域和延展区域，所述连接区域位
于所述第一透明导电层的上方且通过所述开口与所述第一透明导电层电连接；所述延展区域位于所述凹槽中，所述p型电极位于所述延展区域。
9.可选地，所述第一透明导电层和所述第二透明导电层均为氧化铟锡膜层。
10.可选地，所述p型电极和所述n型电极均呈条状；所述p型电极沿平行于所述第二透明导电层的方向从所述第二透明导电层的第一侧边延伸至所述第二透明导电层的第二侧边，所述第一侧边和所述第二侧边为所述第二透明导电层上相对的两侧边；所述n型电极沿平行于所述n型层的方向从所述n型层的第三侧边延伸至所述n型层的第四侧边，所述第三侧边和所述第四侧边为所述n型层上相对的两侧边。
11.可选地，所述红黄光发光二极管芯片还包括反射层，所述反射层位于所述衬底和所述n型层之间。
12.可选地，所述反射层包括依次层叠在所述衬底上的第一au层和第二au层。
13.另一方面，本公开实施例还提供了一种红黄光发光二极管芯片的制备方法，所述制备方法包括：
14.提供一衬底；在所述衬底上依次生长n型层、多量子阱层、p型层、第一透明导电层、钝化层和第二透明导电层，所述第一透明导电层的边缘具有露出所述n型层的凹槽；在所述第二透明导电层上形成p型电极，在所述n型层表面形成n型电极，所述n型电极位于所述凹槽的底部，所述钝化层覆盖在所述第一透明导电层和所述凹槽的表面，所述钝化层位于所述第一透明导电层上的部分设有开口；所述第二透明导电层层叠于所述钝化层和所述第一透明导电层上，且部分位于所述凹槽中，所述第二透明导电层通过所述开口与所述第一透明导电层电连接，所述p型电极设置在所述第二透明导电层上，且所述p型电极位于所述凹槽内。
15.可选地，所述制备方法还包括：在形成所述第一透明导电层后，从所述第一透明导电层向所述衬底所在方向刻蚀至所述n型层，形成所述凹槽；使用混合酸清洗所述多量子阱层的侧面，去除所述多量子阱层的侧面的悬挂键。
16.可选地，所述混合酸包括：柠檬酸、乙酸和水，所述柠檬酸、所述乙酸和水的质量百分比为：7:3:1。
17.本公开实施例提供的技术方案带来的有益效果至少包括：
18.通过在衬底上依次形成n型层、多量子阱层、p型层，也即将n型层设置在p型层的下方，这样通电后，载流子先通过n型电极向下进入n型层，并在n型层中横移扩展后向上流动至多量子阱层，即通过n型电极注入n型层时，载流子要先向下流动再向上流动，这样就使载流子的流动路径变长，由于载流子在n型层中的迁移速度快于在p型层中的迁移速度，相较于p型层设置在n型层的下方且p型层的流动路径变长的情况，载流子注入n型层的流动路径变长也不会对注入效率造成较大的影响，保证红黄光发光二极管芯片的注入效率。
19.同时，在p型层上还形成有第一透明导电层、钝化层和第二透明导电层，第一透明导电层，第一透明导电层与p型层直接接触，以使通电状态下，电流能通过第一透明导电层进入到p型层；第二透明导电层和第一透明导电层之间通过钝化层绝缘分隔，在钝化层上设有开口，第二透明导电层能通过开口和第二透明导电层电连接，得以使第一透明导电层和第二透明导电层之间能导电，并且，p型电极是设置在第二透明导电层上的，且p型电极位于凹槽内，也即通过第二透明导电层将p型电极引导至开口的一侧，这样就能避免多量子阱层
发光后被位于p型层上方的p型电极遮挡，从而大幅提高出光率和改善发光二级管的发光效率。
附图说明
20.为了更清楚地说明本公开实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
21.图1是相关技术提供的一种红黄光发光二极管芯片的结构示意图；
22.图2是本公开实施例提供的一种红黄光发光二极管芯片的结构示意图；
23.图3是本公开实施例提供的一种红黄光发光二极管芯片的俯视图；
24.图4是本公开实施例提供的另一种红黄光发光二极管的结构示意图；
25.图5是本公开实施例提供的一种红黄光发光二极管芯片的制备方法的流程图；
26.图6是本公开实施例提供的一种红黄光发光二极管芯片的制备方法的流程图；
27.图7是本公开实施例提供的一种红黄光发光二极管芯片的制备过程示意图；
28.图8是本公开实施例提供的一种红黄光发光二极管芯片的制备过程示意图；
29.图9是本公开实施例提供的一种红黄光发光二极管芯片的制备过程示意图；
30.图10是本公开实施例提供的一种红黄光发光二极管芯片的制备过程示意图；
31.图11是本公开实施例提供的一种红黄光发光二极管芯片的制备过程示意图；
32.图12是本公开实施例提供的一种红黄光发光二极管芯片的制备过程示意图；
33.图13是本公开实施例提供的一种红黄光发光二极管芯片的制备过程示意图；
34.图14是本公开实施例提供的一种红黄光发光二极管芯片的制备过程示意图；
35.图15是本公开实施例提供的一种红黄光发光二极管芯片的制备过程示意图；
36.图16是本公开实施例提供的一种红黄光发光二极管芯片的制备过程示意图；
37.图17是本公开实施例提供的一种红黄光发光二极管芯片的制备过程示意图。
38.图中各标记说明如下：
39.10
‑
衬底，101
‑
gaas衬底，102
‑
si片衬底，103
‑
蓝宝石衬底；
40.20
‑
n型层，201
‑
n型algainp扩展层，202
‑
n型algainp欧姆接触层，203
‑
n型algainp窗口层，204
‑
n型alinp限制层；
41.30
‑
多量子阱层；
42.40
‑
p型层，401
‑
p型alinp限制层，402
‑
p型gap欧姆接触层；
43.51
‑
第一透明导电层，52
‑
钝化层，521
‑
开口，53
‑
第二透明导电层，531
‑
连接区域，532
‑
延展区域；
44.61
‑
p型电极，62
‑
n型电极；
45.70
‑
反射层，701
‑
第一au层，702
‑
第二au层；
46.80
‑
gainp截止层，81
‑
第一algainp波导层，82
‑
第二algainp波导层；
47.a
‑
凹槽。
具体实施方式
48.为使本公开的目的、技术方案和优点更加清楚，下面将结合附图对本公开实施方式作进一步地详细描述。
49.图1是相关技术提供的一种红黄光发光二极管芯片的结构示意图。如图1所示，该红黄光发光二极管芯片包括依次层叠的衬底10、p型层40、多量子阱层30、n型层20，以及分别与p型层40和n型层20连接的p型电极61和n型电极62。
50.如图1所示，通常会对于位于p型层40上方的各膜层进行刻蚀，以将p型电极61设置也在p型层40上方，这样就使得n型电极62和p型电极61位于红黄光发光二极管芯片的同侧，以方便连接。
51.然而，该种p型电极的设置方式，在红黄光发光二极管芯片通电后，载流子需要从p型电极向下注入到p型层内，进入p型层后则需要再向上注入至多量子阱层，即这种p型电极的设置方式使载流子的流动路径更长，而载流子在p型层中的迁移速度较慢，因此该种红黄光发光二极管芯片的注入效率较低；同时，n型电极位于n型层上方，也会影响出光效果。
52.图2是本公开实施例提供的一种红黄光发光二极管芯片的结构示意图。如图2所示，该红黄光发光二极管芯片包括衬底、n型层20、多量子阱层30、p型层40、第一透明导电层51、钝化层52、第二透明导电层53、p型电极61和n型电极62。
53.如图2所示，n型层20、多量子阱层30、p型层40和第一透明导电层51依次层叠设置在衬底上，第一透明导电层51的边缘具有露出n型层20的凹槽a，n型电极62位于n型层20表面，且位于凹槽a的底部。
54.如图2所示，钝化层52覆盖在第一透明导电层51和凹槽a的表面，钝化层52位于第一透明导电层51上的部分设有开口521。
55.如图2所示，第二透明导电层53层叠于钝化层52和第一透明导电层51上，且部分位于凹槽a中，第二透明导电层53通过开口521与第一透明导电层51电连接，p型电极61设置在第二透明导电层53上，且p型电极61位于凹槽a内。
56.通过在衬底上依次形成n型层20、多量子阱层30、p型层40，也即将n型层20设置在p型层40的下方，这样通电后，载流子先通过n型电极62向下进入n型层20，并在n型层20中横移扩展后向上流动至多量子阱层30，即通过n型电极62注入n型层20时，载流子要先向下流动再向上流动，这样就使载流子的流动路径变长，由于载流子在n型层20中的迁移速度快于在p型层40中的迁移速度，相较于p型层40设置在n型层20的下方且p型层40的流动路径变长的情况，载流子注入n型层20的流动路径变长也不会对注入效率造成较大的影响，保证红黄光发光二极管芯片的注入效率。
57.同时，在p型层40中还形成有第一透明导电层51、钝化层52和第二透明导电层53，第一透明导电层51，第一透明导电层51与p型层40直接接触，以使通电状态下，电流能通过第一透明导电层51进入到p型层40；第二透明导电层53和第一透明导电层51之间通过钝化层52绝缘分隔，在钝化层52上设有开口521，第二透明导电层53能通过开口521和第二透明导电层53电连接，得以使第一透明导电层51和第二透明导电层53之间能导电，并且，p型电极61是设置在第二透明导电层53上的，且p型电极61位于凹槽a内，也即通过第二透明导电层53将p型电极61引导至开口521的一侧，这样就能避免多量子阱层30发光后被位于p型层40上方的p型电极61遮挡，从而大幅提高出光率和改善发光二级管的发光效率。
58.可选地，衬底为si片衬底102。衬底可以为平片衬底，也可以为图形化衬底。
59.可选地，如图2所示，第一透明导电层51在衬底上的正投影与p型层40在衬底上的正投影重合。也即，第一透明导电层51和p型层40外形和面积均相同，以使得第一透明导电层51和p型层40在衬底上的正投影能重合。由于p型电极61不是直接生长在p型层40上的，而是通过第一透明导电层51和第二透明导电层53将p型电极61和p型层40电连接在一起，所以，将第一透明导电层51完全覆盖在p型层40上，使得通电后p型层40各个区域均能直接和第一透明导电层51接触，从而加快载流子的注入传导速率。
60.本公开实施例中，在第一透明导电层51和第二透明导电层53之间还设置有钝化层52，钝化层52可以使用原子层沉积(atomic layer deposition，简称ald)技术在第一透明导电层51上形成。
61.作为一种示例，本公开实施例中，在第一透明导电层51上沉积形成的一层钝化层52可以是al2o3薄膜。al2o3薄膜具有稳定的化学组分致密性高，钝化效果出色，可以很好地保护器件，提升器件的可靠性。
62.可选地，al2o3薄膜的厚度可以为80nm至120nm。
63.al2o3薄膜的厚度会影响钝化层52的隔离、绝缘和防电化学腐蚀效果，通过将al2o3薄膜设置在这一厚度范围中，能形成隔离、绝缘和防电化学腐蚀效果好的钝化，有利于改善发光二极管的可靠性。
64.示例性地，al2o3薄膜的厚度为100nm。
65.可选地，如图2所示，第二透明导电层53包括相连的连接区域531和延展区域532，连接区域531位于第一透明导电层51的上方且通过开口521与第一透明导电层51电连接。
66.如图2所示，延展区域532位于凹槽a中，p型电极61位于延展区域532。
67.上述实现方式中，第二透明导电层53包括连接区域531和延展区域532，其中，连接区域531在第一透明导电层51的上方，即连接区域531和第一透明导电层51相对，以使得第二透明导电层53能通过连接区域531与第一透明导电层51电连接。而延展区域532在凹槽a中，也即通过延展区域532将第二透明导电层53引导至p型层40以外的区域，所以延展区域532与第一透明导电层51不相对，这样在将p型电极61设置延展区域532的上方，就能避免多量子阱层30发光后被位于p型层40上方的p型电极61遮挡，从而大幅提高出光率和改善发光二级管的发光效率。
68.作为示例，本公开实施例中，第一透明导电层51和第二透明导电层53均为氧化铟锡(indium tin oxide，简称ito)膜层。氧化铟锡膜层具有良好的透射率和低电阻率，采用氧化铟锡膜层作为透明导电层能使得更多的光线从透明导电层透射出，因而保证出效果；同时，由于电阻率低，因此，还便于载流子传导，提高注入效率。
69.可选地，第一透明导电层51和第二透明导电层53的厚度均可以是200nm至300nm。
70.透明导电层的厚度会影响透明导电层的透光效果和电阻值，若厚度设置过低或过高，则会导致透明导电层的透光效果差，不利于载流子的注入。而在这一厚度范围中，能形成透光效果高且电阻值低的透明导电层，有利于改善发光二极管的发光效果。
71.作为示例，本公开实施例中，第一透明导电层51和第二透明导电层53的厚度均可以是250nm。
72.图3是本公开实施例提供的一种红黄光发光二极管芯片的俯视图。如图3所示，p型
电极61和n型电极62均呈条状；p型电极61沿平行于第二透明导电层53的方向从第二透明导电层53的第一侧边延伸至第二透明导电层53的第二侧边，第一侧边和第二侧边为第二透明导电层53上相对的两侧边；n型电极62沿平行于n型层20的方向从n型层20的第三侧边延伸至n型层20的第四侧边，第三侧边和第四侧边为n型层20上相对的两侧边。
73.上述实现方式中，p型电极61和n型电极62均呈条状，如图3所示，p型电极61和n型电极62平行间隔分布。p型电极61从第二透明导电层53的第一侧边延伸至第二透明导电层53的第二侧边，以使得p型电极61在宽度方向或长度方向下能最大程度地覆盖第二透明导电层53，这样在通电后，载流子就能通过p型电极61均匀地注入到第二透明导电层53内，以提高注入效率。n型电极62从n型层20的第三侧边延伸至n型层20的第四侧边，以使得n型电极62在宽度方向或长度方向下能最大程度地覆盖n型层20，这样在通电后，载流子就能通过n型电极62均匀地注入到n型层20内，以提高注入效率。
74.可选地，如图3所示，p型电极61和n型电极62包括相连的胀大区和条形区，在垂直于条形区的延伸方向上，胀大区的宽度尺寸大于条形区的宽度尺寸。这样通过设置胀大区，能增大p型电极61、n型电极62与电源连接的面积，方便连接，且便于电源向p型电极61和n型电极62注入载流子。
75.作为一种示例，本公开实施例中，胀大区可以呈圆形，条形区可以呈矩形，且胀大区位于条形区的一端。
76.可选地，胀大区的直径为10μm至15μm，条形区的宽度可以是4μm至8μm。
77.示例性地，胀大区的直径为12μm，条形区的宽度为6μm。
78.可选地，如图2所示，红黄光发光二极管芯片还包括反射层70，反射层70位于衬底和n型层20之间。通过在衬底和n型层20之间设置反射层70能反射多量子阱层30向下发射出的光线，即使向下的光子更多地反射到红黄光发光二极管芯片的正面出光，以提升外量子效率。
79.作为一种示例，本公开实施例中，反射层70包括依次层叠在衬底上的第一au层701和第二au层702。也即是，采用au作为高反射率层以提升外量子效率，以得到光效率高、可靠性好的红黄光发光二极管芯片。
80.可选地，第一au层701和第二au层702的厚度均可以是1μm至5μm。
81.第一au层701和第二au层702的厚度会影响反射层70的反射率，若厚度设置过低或过高，则会导致反射层70的反射效果差，不利于反射光子。而在这一厚度范围中，能形成反射效果高且反射层70，有利于改善发光二极管的发光效果。
82.示例性地，第一au层701和第二au层702的厚度均为2μm。
83.本公开实施例中，如图2所示，n型层20包括依次层叠在衬底上的n型algainp扩展层201、n型algainp欧姆接触层202和n型alinp限制层204。
84.其中，n型algainp扩展层201具有较高电导率，能让电流尽可能均匀地扩展到整个n型层20，从而使多量子阱的每个区域都能够发光。n型algainp欧姆接触层202是n型层20中用于与p型电极61连接的膜层，用于将从p型电极61中注入载流子引导至n型层20中的各处区域。
85.作为一种示例，本公开实施例中，n型algainp扩展层201的厚度为1μm至3μm；n型algainp欧姆接触层202的厚度为1μm至4μm；n型alinp限制层204的厚度为0.2μm至0.5μm。
86.图4是本公开实施例提供的另一种红黄光发光二极管的结构示意图。如图4所示，n型algainp欧姆接触层202和n型alinp限制层204之间还可以设置n型algainp窗口层203。
87.示例性地，n型algainp窗口层203的结构为n型al
z
gainp，其中，0.6<z<0.7。n型algainp窗口层203的厚度为0.2μm至0.5μm。
88.可选地，多量子阱层30包括3至8个al
x
ga1‑
x
n量子阱层和al
y
ga1‑
y
n量子垒层，其中0＜x＜y＜1。即多量子阱层30包括交替层叠的3至8个周期的al
x
ga1‑
x
n量子阱层和al
y
ga1‑
y
n量子垒层。
89.作为示例，本公开实施例中，多量子阱层30包括交替层叠的5个周期的al
x
ga1‑
x
n量子阱层和al
y
ga1‑
y
n量子垒层。
90.可选地，多量子阱层30的厚度可以为150nm至200nm。
91.如图4所示，在多量子阱层30的两个相反的表面分别均设有波导层。通过设置波导层能提高折射率，以改善发光二极管的出光效果。
92.其中，第一algainp波导层81位于n型alinp限制层204上，第二algainp波导层82位于多量子阱层30上。
93.示例性地，第一algainp波导层81的厚度可以是50nm至90nm。第二algainp波导层82的厚度可以是50nm至90nm。
94.在本公开实施例中，如图2所示，p型层40包括依次层叠在多量子阱层30上的p型alinp限制层401和p型gap欧姆接触层402。
95.示例性地，p型alinp限制层401的厚度可以为200nm至300nm；p型gap欧姆接触层402的厚度可以为0.8μm至1.5μm。
96.图5是本公开实施例提供的一种红黄光发光二极管芯片的制备方法的流程图。该方法用于制备图2所示的红黄光发光二极管芯片。如图5所示，该制备方法包括：
97.s11：提供一衬底。
98.s12：在衬底上依次生长n型层20、多量子阱层30、p型层40、第一透明导电层51、钝化层52和第二透明导电层53。
99.其中，第一透明导电层51的边缘具有露出n型层20的凹槽a。
100.s13：在第二透明导电层53上形成p型电极61，在n型层20表面形成n型电极62。
101.其中，n型电极62位于凹槽a的底部，钝化层52覆盖在第一透明导电层51和凹槽a的表面，钝化层52位于第一透明导电层51上的部分设有开口521；第二透明导电层53层叠于钝化层52和第一透明导电层51上，且部分位于凹槽a中，第二透明导电层53通过开口521与第一透明导电层51电连接，p型电极61设置在第二透明导电层53上，且p型电极61位于凹槽a内。
102.通过在衬底上依次形成n型层20、多量子阱层30、p型层40，也即将n型层20设置在p型层40的下方，这样通电后，载流子先通过n型电极62向下进入n型层20，并在n型层20中横移扩展后向上流动至多量子阱层30，即通过n型电极62注入n型层20时，载流子要先向下流动再向上流动，这样就使载流子的流动路径变长，由于载流子在n型层20中的迁移速度快于在p型层40中的迁移速度，相较于p型层40设置在n型层20的下方且p型层40的流动路径变长的情况，载流子注入n型层20的流动路径变长也不会对注入效率造成较大的影响，保证红黄光发光二极管芯片的注入效率。
103.同时，在p型层40中还形成有第一透明导电层51、钝化层52和第二透明导电层53，第一透明导电层51，第一透明导电层51与p型层40直接接触，以使通电状态下，电流能通过第一透明导电层51进入到p型层40；第二透明导电层53和第一透明导电层51之间通过钝化层52绝缘分隔，在钝化层52上设有开口521，第二透明导电层53能通过开口521和第二透明导电层53电连接，得以使第一透明导电层51和第二透明导电层53之间能导电，并且，p型电极61是设置在第二透明导电层53上的，且p型电极61位于凹槽a内，也即通过第二透明导电层53将p型电极61引导至开口521的一侧，这样就能避免多量子阱层30发光后被位于p型层40上方的p型电极61遮挡，从而大幅提高出光率和改善发光二级管的发光效率。
104.图6是本公开实施例提供的一种红黄光发光二极管芯片的制备方法的流程图，该方法用于制造图4所示的外延片。下面结合附图7至附图17对图4提供的制造方法进行详细说明：
105.s21：提供一衬底。
106.示例性地，衬底可以是gaas衬底101，衬底可以为平片衬底，也可以为图形化衬底。
107.在步骤s21中，可以对gaas衬底101进行预处理，将gaas衬底101置于mocvd(metal
‑
organic chemical vapor deposition，金属有机化合物化学气相沉积)反应腔中，对gaas衬底101进行烘烤处理12分钟至18分钟。作为示例，本公开实施例中，对gaas衬底101进行烘烤处理15分钟。
108.具体地，烘烤温度可以为1000℃至1200℃，烘烤时mocvd反应腔内的压力可以为100mbar至200mbar。
109.s22：在衬底上外延生长gainp截止层。
110.图7是本公开实施例提供的一种红黄光发光二极管芯片的制备过程示意图。如图7所示，通过mocvd技术在gaas衬底101上形成gainp截止层80。
111.可选地，gainp截止层80的厚度可以是1000a至4000a。gaas衬底101的厚度是350μm。
112.步骤s23：在gainp截止层上生长n型层20。
113.如图8所示，n型层20包括在gainp截止层80依次生长的n型algainp扩展层201、n型algainp欧姆接触层202、n型algainp窗口层203和n型alinp限制层204。
114.示例性地，n型algainp扩展层201的结构为n型al
y
gainp，其中，0.5<y<0.7。n型algainp扩展层201的厚度为1μm至3μm。
115.示例性地，n型algainp欧姆接触层202的结构为n型al
x
gainp，其中，0.1<x<0.3。n型algainp欧姆接触层202的厚度为1μm至4μm。
116.示例性地，n型algainp窗口层203的结构为n型al
z
gainp，其中，0.6<z<0.7。n型algainp窗口层203的厚度为0.2μm至0.5μm。
117.示例性地，n型alinp限制层204的厚度为0.2μm至0.5μm。
118.s24：在n型alinp限制层204上生长第一algainp波导层81。
119.如图9所示，在n型alinp限制层204上生长有第一algainp波导层81。
120.其中，通过设置波导层能提高折射率，以改善发光二极管的出光效果。
121.示例性地，第一algainp波导层81的厚度可以是50nm至90nm。
122.s25：在第一algainp波导层81上生长多量子阱层30。
123.如图10所示，在第一algainp波导层81上生长有多量子阱层30。
124.实现时，多量子阱层30可以包括交替层叠的多层al
x
ga1‑
x
n量子阱层和多层al
y
ga1‑
y
n量子垒层，其中0＜x＜y＜1。
125.可选地，al
x
ga1‑
x
n量子阱层和al
y
ga1‑
y
n量子垒层交替层叠的周期数可以为3至8。示例性地，本公开实施例中，al
x
ga1‑
x
n量子阱层和al
y
ga1‑
y
n量子垒层交替层叠的周期数为5。
126.可选地，al
x
ga1‑
x
n量子阱层的厚度可以为2nm至4nm。al
y
ga1‑
y
n量子垒层的厚度可以为9至14nm。
127.示例性地，本公开实施例中，al
x
ga1‑
x
n量子阱层601的厚度为3nm。al
y
ga1‑
y
n量子垒层602的厚度为11nm。
128.s26：在多量子阱层30上生长第二algainp波导层82。
129.如图11所示，在多量子阱层30上生长有第二algainp波导层82。
130.其中，通过设置波导层能提高折射率，以改善发光二极管的出光效果。
131.示例性地，第二algainp波导层82的厚度可以是50nm至90nm。
132.s27：在第二algainp波导层82上生长p型层40。
133.如图12所示，p型层40包括在第二algainp波导层上依次生长的两层p型alinp限制层401和一层p型gap欧姆接触层402。
134.示例性地，两层p型alinp限制层401的厚度均为200nm至300nm。
135.示例性地，p型gap欧姆接触层402的厚度均为0.8μm至1.5μm。
136.s28：将完成生长的外延结构与蓝宝石衬底103表面涂覆一层热解粘合胶后将外延结构和蓝宝石衬底103贴合在一起，并以湿法去除gaas衬底101和gainp截止层80。
137.如图13所示，蓝宝石衬底103贴附在p型层40上。即蓝宝石衬底103和gaas衬底101位于外延结构上相反的两个表面。
138.上述实现方式中，通过在外延结构上与gaas衬底101相反的一表面设置蓝宝石衬底103，以便于以蓝宝石衬底103作为基板，来进行湿法去除gaas衬底101和gainp截止层80(参见图14)。
139.s29：在外延结构上形成反射层70。
140.具体地，如图15所示，在n型algainp扩展层201表面蒸镀第二au层702、在si片衬底102的表面蒸镀第一au层701，其中，两个au层的厚度均为2μm；接着，将外延结构上的第二au层702和si片衬底102上的第一au层701键合在一起。然后再以加热的方式解掉步骤s28中在外延结构上形成的蓝宝石衬底103，并将表面以去胶液清洗干净。
141.s30：在p型gap欧姆接触层402上形成第一透明导电层51。
142.具体地，如图16所示，在p型gap欧姆接触层402的表面沉积氧化铟锡薄膜，使用光刻、rie(reactive ion etching，反应离子刻蚀)技术定义出微尺度发光区域，并刻蚀至n型algainp欧姆接触层202，以形成凹槽a，最后将光刻胶去除。
143.s31：使用混合酸清洗多量子阱层30的侧面，去除多量子阱层30的侧面的悬挂键。
144.其中，混合酸包括：柠檬酸、乙酸和水，所述柠檬酸、所述乙酸和水的质量百分比为：7:3:1。
145.具体地，使用混合酸清洗多量子阱层30的侧面，清洗时间为1min至5min，温度为30℃至50℃，去除多量子阱层30的侧面的in、al、ga、p等悬挂键，以降低表面态密度，减少多量
子阱层30的侧面处表面复合，可提升注入效率；且可减少侧面因p/n两侧悬挂键以手性连结而形成漏电通道，以提升器件的抗漏电可靠性。
146.s32：在第一透明导电层51上形成钝化层52。
147.其中，钝化层52可以是al2o3薄膜。al2o3薄膜具有稳定的化学组分致密性高，钝化效果出色，可以很好地保护器件，提升器件的可靠性。
148.可选地，al2o3薄膜的厚度可以为80nm至120nm。
149.具体地，如图17所示，以ald沉积技术于第一透明导电层51的表面沉积一层al2o3薄膜，使用光刻、boe(buffered oxide etch，缓冲氧化物刻蚀液)蚀刻技术定义出n型电极62的设置区域，然后将光刻胶去除。
150.s33：在钝化层52上形成第二透明导电层53。
151.具体地，如图4所示，在钝化层52的表面沉积氧化铟锡薄膜，以光刻、湿法蚀刻技术将n型algainp欧姆接触层202表面上的氧化铟锡薄膜去除，在n型algainp欧姆接触层202蒸镀n型电极62。
152.其中，n型电极62的结构为au、augeni、au、pt、au，厚度分别为100nm、100nm、500nm、200nm和1μm。
153.在形成n型电极62后，在第二透明导电层53位于凹槽a内的部分蒸镀p型电极61。
154.其中，p型电极61的结构为cr、ti、pt、au，厚度分别为100nm、500nm、200nm和1μm。
155.s34：对红黄光发光二极管芯片进行退火。
156.具体地，在300℃下退火，将si片衬底102进行减薄，使其厚度10μm至100μm，最终可以得到红黄光发光二极管芯片。
157.以上所述仅为本公开的可选实施例，并不用以限制本公开，凡在本公开的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。