具有隔离阴极和公共阳极的垂直腔面发射激光器阵列的制作方法

1.本公开一般地涉及垂直腔面发射激光器(vcsel)阵列，更具体地，涉及具有隔离阴极和公共阳极的vcsel阵列。


背景技术：

2.vcsel是一种半导体激光器，更具体地说，是一种具有单片激光谐振器的二极管激光器，其中光沿垂直于芯片表面的方向发射。典型地，激光谐振器由平行于芯片表面的两个分布式布拉格反射器(dbr)镜组成，在它们之间是产生光的有源区(由一个或多个量子阱组成)。通常，vcsel的上下镜分别被掺杂为p型和n型材料，从而形成二极管结。


技术实现要素：

3.在一些实施方式中，vcsel阵列可以包括具有顶部表面和底部表面的n型衬底层；n型金属，在所述n型衬底层的底部表面上，所述n型金属形成用于包括所述vcsel阵列的一组vcsel阵列的公共阳极；在n型衬底层顶部表面上的底部镜结构，该底部镜结构包括一个或多个底部镜部分，以及反转底部镜结构内的载流子类型的隧道结；在底部镜结构上的有源区；氧化层，用于提供vcsel阵列的vcsel的光学和电学限制；在有源区上的n型顶部镜；在n型顶部镜上方的顶部接触层；和在顶部接触层上的顶部金属，该顶部金属形成vcsel阵列的隔离阴极。
4.在一些实施方式中，光学设备可以包括多个vcsel阵列，该多个vcsel阵列包括在n型衬底层的第一表面上的n型金属，该n型金属形成用于多个vcsel阵列的每个vcsel阵列的公共阳极；在n型衬底层的第二表面上的底部镜结构，该底部镜结构包括至少一个底部镜部分和在底部镜结构内反转载流子类型的隧道结；在底部镜结构上的有源区；氧化层，用于提供包括在多个vcsel阵列中的vcsel的光学和电学限制；在有源区上的n型顶部镜；在n型顶部镜上方的顶部接触层；和在顶部接触层上的顶部金属，该顶部金属形成多个vcsel阵列中的每个vcsel阵列的隔离阴极。
5.在一些实施方式中，一种方法可以包括在n型衬底层的第一表面上形成n型金属，该n型金属为多个vcsel阵列提供公共阳极；在n型衬底层的第二表面上形成底部镜结构，该底部镜结构包括一个或多个底部镜部分和反转底部镜结构内的载流子类型的隧道结；在底部镜结构上形成有源区；形成氧化层，以提供包括在多个vcsel阵列中的vcsel的光学和电学限制；在有源区上形成n型顶部镜；在n型顶部镜上方形成顶部接触层；以及在顶部接触层上形成顶部金属，该顶部金属为多个vcsel阵列中的每个vcsel阵列提供隔离阴极。
附图说明
6.图1a和1b是说明传统vcsel的示例的示意图。
7.图2a-2c是与如本文所述的具有隔离阴极和公共阳极以及隧道结的vcsel阵列的第一示例性实施方式相关联的图。
8.图3a-3c是与如本文所述的具有隔离阴极和公共阳极以及多个隧道结的vcsel阵列的第二示例性实施方式相关联的图。
9.图4a和4b是示出了如本文所述的在用作公共阳极的n型衬底上具有隔离阴极接触的vcsel阵列的示例的示意图。
10.图5a-5c是示出如本文所述的光学设备中的vcsel阵列的示例布置的示意图。
11.图6是与制造如本文所述的具有隔离阴极和公共阳极以及隧道结的vcsel阵列相关的示例过程的流程图。
具体实施方式
12.示例性实施方式的以下详细描述参考了附图。不同附图中相同的附图标记可以标识相同或相似的元件。
13.二维(2d)vcsel阵列可以用于例如三维传感(3ds)应用中。在3ds应用中，越来越需要具有多组发射器的vcsel阵列(例如，子阵列)，其具有独立的电连接(例如，以允许场景的不同部分或不同图案的照明)。通常，系统被设计成使得这些多组发射器(例如，在同一芯片上)独立于单个集成电路芯片被驱动。
14.通常需要电流源来以稳定的方式驱动这种vcsel阵列，因为差分电阻较低，并且随着发射器的数量而反向变化，发射器的数量会因部分而异。实际上，在电流源的输出级，vcsel阵列连接到晶体管，例如双极结型晶体管(bjt)、金属氧化物半导体场效应晶体管(mosfet)或金属半导体场效应晶体管(mesfet)。bjt可以是n-p-n的，也可以是p-n-p的。类似地，mosfet可以是n沟道或p沟道，其中n和p表示晶体管部分中的载流子类型。晶体管的载流子类型决定了工作中的晶体管端子的相对极性。值得注意的是，在mosfet的情况下，n沟道晶体管的性能特性通常优于p沟道晶体管。(例如，n沟道晶体管具有相对较高的速度和较低的电阻，因为电子在空穴上的迁移率较高)。同样，对于bjt，n-p-n晶体管的性能特性通常优于p-n-p晶体管。因此，在驱动vcsel阵列时，最好使用n沟道晶体管(在mosfets的情况下)或n-p-n晶体管(在bjt的情况下)。
15.另外，为了降低制造的复杂性，可以设计具有多个部分的vcsel阵列，使得vcsel阵列的部分共享公共阳极或公共阴极。然而，对于这种具有公共接触(公共阳极或公共阴极)的多部分vcsel阵列，电流驱动器的输出级中可能的电路设计和晶体管类型可能受到限制。例如，具有公共阴极的多部分vcsel阵列可以由p-n-p晶体管阵列(或p沟道晶体管阵列)驱动，其中每个晶体管驱动vcsel阵列的不同部分。这里，由于电流驱动器中通常使用的电路配置，向多部分vcsel阵列提供电流的p-n-p晶体管(或p沟道晶体管)需要隔离的阳极和公共阴极。作为另一示例，具有公共阳极的多部分vcsel阵列可以由n-p-n晶体管阵列(或n沟道晶体管阵列)驱动，其中每个晶体管驱动vcsel阵列的不同部分。这里，由于典型的电路配置，向多部分vcsel阵列提供电流的n-p-n晶体管(或n沟道晶体管)需要隔离阴极和公共阳极。
16.一般来说，单部分vcsel阵列可以与任何一种载流子类型的晶体管一起使用——在mosfet的情况下为n沟道或p沟道——而对电路设计没有限制。然而，即使对于单部分vcsel阵列，也可能需要衬底作为阳极。例如，如果多个芯片彼此相对靠近地接合，则可能希望将衬底电连接，以允许尽可能近的间距，而不需要管理导电环氧树脂或焊料管芯附着材
料来短路两个阵列。在这种情况下，芯片将像多部分vcsel阵列一样电学地起作用，并且当用n沟道晶体管或n-p-n晶体管驱动时，期望衬底充当阳极。值得注意的是，制造其中每个部分都具有隔离阴极和隔离的阳极的多部分vcsel阵列是可能的，并且在这种情况下，对电流驱动器的输出级的电路和晶体管类型没有限制。然而，这种多部分vcsel阵列需要额外的处理步骤和管芯面积，导致更高的制造成本。
17.此外，具有n型衬底的公共阳极设计优于具有p型衬底的公共阳极设计，因为p型衬底具有更高的缺陷密度，并且目前没有大量制造。此外，相比于n型衬底，p型衬底具有更高的(例如，超过两倍)的光损耗量，这一特性与底部发射vcsel(例如，通过衬底发射光的vcsel)特别相关。此外，空穴的低迁移率意味着p型衬底的导电性可能比n型衬底差4到10倍。当制造密集的发射器阵列时(例如，每平方毫米几百个发射器)，每平方毫米携带几安培，这种电压降变得显著。因此，n型公共阳极vcsel阵列在大体积制造性、可靠性和性能方面是优越的。
18.本文所述的一些实施方式提供了在公共n型衬底上包括一个或多个子阵列的vcsel阵列，其中衬底用作公共阳极(而不是公共阴极)和衬底上每组发射器的隔离阴极。在一些实施方式中，vcsel阵列中的vcsel具有位于下dbr(例如，最靠近衬底的dbr)中的隧道结，以允许n型衬底作为子阵列的公共阳极，并且每个子阵列具有各自的隔离阴极(例如，在外延的表面形成)。其他细节如下。
19.值得注意的是，虽然这里描述的vcsel阵列可以用于3ds应用，但是这里描述的vcsel阵列可以用于另一类型的应用，例如数据通信应用，其中子阵列包括单个发射器，并且多通道驱动器用于驱动不同的通信通道。
20.图1a和1b是与常规vcsel阵列100相关的示意图。图1a是示出了vcsel阵列100的各个层的示意图，而图1b是示出了具有图1a所示层的vcsel阵列100中的特定vcsel的横截面的示例的示意图。如图1a和1b所示，vcsel阵列100包括n型衬底102，n型金属104作为阴极位于底部表面，n型dbr 106位于顶部表面。如进一步所示，vcsel阵列100包括在n型dbr 106上的有源区108和在有源区108上的p型dbr 112。如进一步示出的，p型接触114放置在p型dbr 112上，并且用作阳极的p型金属116在p型接触114上。如进一步所示，vcsel阵列100包括氧化层110，氧化层110形成氧化物孔(用于提供vcsel阵列100的光学和电学限制)。如图所示，氧化层110通常位于p型dbr 112中的有源区108上方。值得注意的是，如图1b所示，vcsel阵列100还包括电介质层118和隔离植入物120。
21.如上所述，vcsel阵列100由n型衬底102形成，并且vcsel阵列100的所有vcsel共享一公共背面阴极(例如，n型金属104)，并且在一些情况下，可以由多个隔离的正面阳极形成(例如，形成在p型金属116中)，每个连接到vcsel的不同的组(例如，子阵列)。在这种情况下，通过n型dbr106到n型衬底102的背面接触被连接到有源区108中的发光p-i-n二极管结的n层。因为该结必须被正向偏置以发光，所以vcsel阵列100的p型侧(即，vcsel阵列100的外延的顶部)用作阳极，且vcsel阵列100的n型侧(即，n型衬底102用作阴极。
22.值得注意的是，p型衬底(例如，p型gaas衬底)已经被用于获得这样的配置，其中到p型衬底的背面接触连接到发光p-i-n二极管结的p型侧(通过下部p-dbr)，并且外延的顶部(通过上部n-dbr)连接到发光p-i-n二极管结的n型侧。然而，这种配置需要p型衬底，如上所述，该p型衬底具有比n型衬底更高的缺陷密度并吸收更多的光，因此是不希望的。
23.此外，有可能在具有不同设计的单个衬底上实现公共阳极vcsel阵列，使得衬底与vcsel阵列的底部(下部)dbr隔离。在这种情况下，p型接触和p-dbr在外延的顶侧，且n-dbr在vcsel阵列的下侧(例如，类似于vcsel阵列100)，但是在衬底被隔离的情况下，可以与vcsel子阵列的阴极进行独立的连接。然而，与vcsel阵列100中使用的衬底的单个覆盖金属接触相比，这种设计需要更复杂的制造来接触n-dbr，因此是不期望的。
24.此外，可以采用一种配置，其中可以在同一衬底上采用用于vcsel阵列的不同子阵列的阳极和阴极。这种设计不再是公共阳极，而是可以与为公共阳极或公共阴极vcsel阵列设计的驱动电路一起使用(例如，在驱动器的输出级具有n沟道fet或p沟道fet的那些)。然而，类似于上述的衬底与底部dbr隔离的设计，与vcsel阵列100的设计相比，这种设计制造起来更加复杂，并且需要更多的芯片面积，因此是不希望的。
25.图2a-2c是与具有隔离阴极和公共阳极以及隧道结的vcsel阵列200的第一示例性实施方式相关联的图。图2a是示出了vcsel阵列200的各个层的示意图。在一些实施方式中，vcsel阵列200可以是形成在一个或多个芯片(例如，该组子阵列可以形成在同一集成电路上)的vcsel的子阵列的组。如图2a所示，vcsel阵列200可以包括n型衬底层202、n型金属204、n型底部镜206、有源区208、p型层210、氧化层212、隧道结214、n型顶部镜216、n型接触层218和n型金属220。如图2a所示，n型底部镜206、隧道结214和p型底部镜可以包括在vcsel阵列200的底部镜结构209中。
26.n型衬底层202包括包含n型材料的衬底。在一些实施方式中，vcsel阵列200的其他层生长在n型衬底层202上。在一些实施方式中，n型衬底层202可以由半导体材料形成，例如砷化镓(gaas)、磷化铟(inp)或另一类型的半导体材料。
27.n型金属204包括在n型衬底层202底部表面上的n型金属层(例如，在vcsel阵列200的背面)。n型金属204是与n型衬底层202电接触的层，并且形成用于包括vcsel阵列200的一组vcsel阵列的公共阳极。也就是说，n型金属204可以用作vcsel阵列的一组子阵列的公共阳极，vcsel阵列200是该组子阵列之一。在一些实施方式中，n型金属204可以包括退火金属化层，例如金-锗-镍(augeni)层、钯-锗-金(pdgeau)层等。
28.底部镜结构209包括n型底部镜206、隧道结214和p型层210。如图所示，底部镜结构可以形成在n型衬底层202的顶部表面上。
29.n型底部镜206是底部镜结构209的部分。在一些实施方式中，n型底部镜206是光学谐振器的底部反射器的一部分，并且由n型材料形成。例如，n型底部镜206可以包括dbr、电介质镜或其他类型的镜结构。在一些实施方式中，n型底部镜206位于n型衬底层202的顶部表面上，隧道结214位于n型底部镜206上。在一些实施方式中，n型底部镜206可以具有从大约3.5微米(μm)到大约9μm范围内(例如5μm)的厚度。在一些实施方式中，n型底部镜206包括一组层(例如，使用金属有机化学气相沉积技术(mocvd)、分子束外延技术(mbe)或其他技术生长的铝砷化镓(algaas)层。
30.p型层210是底部镜结构209的镜部分。在一些实施方式中，p型层210是光学谐振器的底部反射器的一部分，并且由p型材料形成。在一些实施方式中，如图2a所示，p型层210可以在隧道结214和有源区208之间。在一些实施方式中，p型层210在隧道结214上，有源区208在p型层210上。在一些实施方式中，p型层210可以包括dbr、电介质镜或另一类型的镜结构。在一些实施方式中，p型层210是薄的p型dbr(p-dbr)(例如，少于六个层对的p-dbr)，其形成
光学谐振器的底部反射器的一部分。在一些实施方式中，p型层210是p型间隔层(例如，一层单一材料，例如gaas或algaas)，其支持有源区208中的空穴注入，但不作为光学谐振器的底部反射器的一部分。
31.隧道结214包括一个或多个层，以反转底部镜结构209内的载流子类型。例如，隧道结214可以包括将电子从n型底部镜206转换到p型层210中的空穴的一个或多个层。在一些实施方式中，隧道结214通过放置一层或多层高掺杂的n型和p型材料(通常分别称为n++和p++)来形成。由于由高掺杂材料的结形成的高固有电场，隧道结214允许从隧道结214下方(通过n型底部镜206)注入的电子被转换到隧道结214上方(在p型层210中)的空穴。在一些实施方式中，隧道结214可以具有从大约0.01μm到大约0.12μm范围内的总厚度。在一些实施方式中，隧道结214在底部镜结构209内，这允许从n型底部镜206(即，生长在n型衬底层202上的底部镜结构209的n掺杂部分)到p型层210(即，底部镜结构209的p掺杂部分，其生长在底部镜结构209的n掺杂部分上方)的低电阻过渡。
32.在一些实施方式中，隧道结214可以形成在底部镜结构209中的任何位置。例如，底部镜结构209可以形成在底部镜结构209的顶部(例如，在底部镜结构209中的、其上方不再有镜对的位置)。作为另一示例，底部镜结构209可以形成在底部镜结构209的底部(例如，在下面没有对的位置)。值得注意的是，在穿过p型层210(例如，一个或多个p-dbr对)的电压降与通过隧道结214的电压降方面存在折衷。随着隧道结214被放置得更靠近由氧化层212形成的孔(即，在底部镜结构209中较高)，电流被横向限制在较窄的区域，因此，电流密度更高，隧道结214上的电压降也较高。然而，在这种情况下，电流必须通过的p-dbr对更少(电阻更高)。p-dbr对通常比n-dbr对具有更高的横向电阻，并且通常具有更高的垂直电阻。随着隧道结214的位置移近n型衬底层202，在隧道结214上方的p型层210中需要更多的p-dbr对，但是穿过隧道结214的电流密度和相应的电压降将会更低。因此，可以根据隧道结214的电阻来选择隧道结214在底部镜结构209内的位置。对于足够低的隧道结电阻(例如，小于大约2
×
10-5
欧姆平方厘米(cm2))，靠近氧化物孔放置隧道结214可能有利于提高电-光功率转换效率(例如，与没有隧道结的可比材料的公共阴极设计相比)。
33.值得注意的是，与没有任何隧道结的n型衬底上的典型公共阴极设计相比，隧道结214可以增加vcsel阵列200中vcsel两端的电压降。然而，更合适的比较是在p型衬底上的公共阳极设计。如上所述，p型衬底比n型衬底具有更高的电阻。因此，适当设计的隧道结214和n型衬底层202两端的电压降可能低于以每平方毫米几安培的电流工作的高密度vcsel阵列的p型衬底的电压降。
34.有源区208包括一个或多个层，其中电子和空穴复合以发射光，并限定了vcsel阵列200的发射波长范围。例如，有源区208可以包括一个或多个量子阱。在一些实施方式中，有源区208可以包括在n型顶部镜216和底部镜结构209之间的一个或多个腔间隔层。有源区208(包括腔间隔层)的光学厚度以及n型顶部镜216和底部镜结构209的光学厚度限定了vcsel阵列200的谐振腔波长，其可以被设计在有源区的发射波长范围内以实现激光发射。在一些实施方式中，有源区208可以形成在底部镜结构209上。
35.在一些实施方式中，有源区208可以是具有发光量子阱的本征(i)区的单个p-i-n结。或者，在一些实施方式中，有源区208可以是多结有源区——由隧道结连接的一系列p-i-n结，具有p-i-n/n++/p++/p-i-n/n++/p++/p-i-n(从底部到顶部)的叠层，其中每个本征
区包括发光量子阱。在一些实施方式中，有源区208的厚度可以在从大约0.06μm到大约0.5μm的范围内，例如0.15μm或0.30μm。在一些实施方式中，有源区208包括使用mocvd技术、mbe技术或另一技术生长的一组层。
36.氧化层212包括形成氧化物孔的氧化层，用于为vcsel阵列200的vcsel提供光学和电学限制。在一些实施方式中，氧化层212作为vcsel阵列200的一个或多个外延层的氧化的结果而形成。例如，氧化层212可以是作为外延层(例如，algaas层、砷化铝(alas)层等)氧化的结果而形成的氧化铝(al2o3)层。在一些实施方式中，氧化层212的厚度可以在从大约0.007μm到大约0.04μm的范围内，例如0.02μm。在一些实施方式中，氧化沟槽(图2a中未示出，并显示为填充在图2b和2c中)可以允许蒸汽进入形成氧化层212的外延层。在一些实施方式中，氧化物孔具有圆形形状。在一些实施方式中，氧化物孔具有非圆形形状。在一些实施方式中，由氧化层212形成的氧化物孔的尺寸(例如，直径)在从大约1μm到大约300μm的范围内，例如5μm或8μm。在一些实施方式中，底部镜结构209内的氧化层212(其形成vcsel的氧化物孔)在有源区208下方(即，在有源区208的衬底侧)。在一些实施方式中，氧化层212可以在有源区208上方(例如，在n型顶部镜216中)并且在n型顶部镜216上或中。
37.n型顶部镜216是光学谐振器的顶部反射器，并且由n型材料形成。例如，n型顶部镜216可以包括dbr镜、介质镜等。在一些实施方式中，n型顶部镜216可以具有从大约1μm到大约6μm范围内的厚度，例如3μm。在一些实施方式中，n型顶部镜216生长在有源区208的n侧。
38.n型接触层218是vcsel阵列200的顶部接触层，其与电流可以流过的n型顶部镜216电接触。在一些实施方式中，n型接触层218包括退火金属化层。例如，n型接触层218可以包括铬-金(cr-au)层、金-锌(au-zn)层、钛-铂-金(tiptau)层、金-锗-镍(augeni)层、钯-锗-金(pdgeau)层等。在一些实施方式中，n型接触层218的厚度在从大约0.03μm到大约0.3μm的范围内，例如0.2μm。在一些实施方式中，n型接触层218具有环形、开槽环形、齿轮形或另一圆形或非圆形形状(例如，取决于vcsel阵列200中vcsel的设计)。
39.n型金属220是位于vcsel阵列200前侧的顶部金属层。例如，n型金属220可以是与n型接触层218电接触的层。在一些实施方式中，n型金属220可以形成vcsel阵列200的隔离阴极。也就是说，n型金属204可以用作包括一组子阵列的vcsel阵列的特定子阵列的隔离阴极，vcsel阵列200是该组子阵列之一。
40.图2b是示出具有图2a所示层的vcsel阵列200中的顶部发射vcsel的设计的横截面的示例的示意图。如图2b所示，n型金属220通过电介质层222与沟槽的侧壁绝缘，电介质层222可以是例如氮化硅(sin)、二氧化硅(sio2)、聚合物电介质或另一类型的绝缘材料。另外，如图2b所示，vcsel可以具有隔离植入物224，以防止自由载流子到达沟槽的边缘和/或将vcsel阵列200中的相邻vcsel彼此隔离(例如，如果沟槽没有完全包围vcsel阵列200的vcsel的话)。
41.图2c是示出具有图2a所示层的vcsel阵列200中的底部发射vcsel的设计的横截面的示例的示意图。底部发射vcsel的结构类似于图2b所示的顶部发射vcsel，除了在n型金属204中存在开口以允许光发射出n型衬底层202。在一些实施方式中，如图2c所示，抗反射涂层240可以形成在n型金属204的开口中。如图2c进一步所示，在底部发射vcsel中，n型金属220覆盖在n型接触层218上方的vcsel的顶部表面。类似于顶部发射vcsel，隧道结214在底部镜结构内，以便以低电阻从n型底部镜206过渡到p型层210。
42.值得注意的是，在用于vcsel阵列的典型公共阴极结构中，顶部接触为在表面处具有高的(例如，大于大约5
×
10
19
cm-3
)p型掺杂的p型材料。这种高掺杂允许与一些材料(例如，钛、铂、金)隧道接触，所述材料可以在氧化之前沉积，并且不需要与表面合金化来实现低接触电阻。此外，在沟槽蚀刻之前沉积欧姆接触是有益的，因为(通过平坦表面)定义密集的光刻特征更简单。然而，欧姆接触必须在400摄氏度(℃)左右的温度维持氧化许多分钟。在上面参照图2a-2c描述的公共阳极设计的情况下，顶部金属接触名义上是n型材料(例如，n型接触层218)。然而，在gaas中用于这种n型接触的常见合金结构(例如，金锗(au-ge))对退火条件敏感，且如果在400℃左右被加热时间过长，通常会退化(例如增加电阻)。低温合金材料(例如，钯、锗)也在这一过程中显著增加电阻。为了克服这一点，在一些实施方式中，vcsel阵列200的最顶部外延层可以用掺杂剂(例如，碲、硒等)高度(例如，大于5
×
10
18
cm-3
)掺杂，这可以在不饱和的情况下实现高电子浓度，如当用硅掺杂gaas时发生的。高尖峰n掺杂使得非合金欧姆接触的使用成为可能(例如，钛、铂、金等)——这通常会形成二极管(肖特基)接触(例如，从大约3
×
10
17
cm-3
到大约3
×
10
18
cm-3
)n掺氮gaas，并使得传统的gaas n型接触(例如，钯、锗等)的使用对长时间暴露于高温更不敏感。还可以在较低范围(例如，从5
×
1017cm-3到大约3
×
1018cm-3)掺杂表面n型，并实现与在氧化工艺之后沉积的传统n-接触材料的充分欧姆接触，但是，如上所述，由于氧化沟槽的存在，光刻可能具有挑战性，并且定义窄特征的难度可能增加(例如，与表面是平面时相比)。
43.图2a-2c所示的层的数量、排列、厚度、顺序、对称性等作为示例而提供。实际上，vcsel阵列200可以包括附加层、更少的层、不同的层、不同构造的层或不同排列的层或与图2a-2c中所示的不同排列的层。附加地或替代地，一组层(例如，一个或多个层)可以执行被描述为由vcsel阵列200的另一组层执行的一个或多个功能，并且任何层可以包括多于一层。
44.在一些实施方式中，为了简化制造并遵循与制造公共阴极vcsel阵列相关联的类似步骤，可能希望在vcsel阵列200的顶部表面下方插入额外的隧道结，并且p++层延续到vcsel阵列200的表面。以这种方式，vcsel阵列200的顶部接触被允许为p型接触，并且可以形成为隧道接触(例如，钛、铂、金等)，其与高温氧化相容。在一些实施方式中，第二隧道结可能比隧道结214具有更低的电阻，因为暴露于升高的生长温度的时间量相对较短。
45.图3a-3c是与具有隔离阴极和公共阳极以及多个隧道结的vcsel阵列300的第二示例性实施方式相关联的图。图3a是示出vcsel阵列300的各个层的示意图，而图3b是示出具有图3a所示层的vcsel阵列300中的顶部发射vcsel的设计的横截面的示例的示意图。图3c是示出具有图3a所示层的vcsel阵列300中的底部发射vcsel的设计的横截面的示例的示意图。
46.如通过比较图2a-2c和图3a-3c所示的，vcsel阵列300的结构类似于vcsel阵列200的结构，除了vcsel阵列300包括在n型顶部镜216上的隧道结226，在隧道结226上方的p型接触层228(例如，而不是n型接触层218)和在p型接触层228上的p型金属230(例如，而不是n型金属220)。如上所述，通过包括第二隧道结226，允许vcsel阵列300的顶部接触是p型接触，并且可以形成为隧道接触(例如，钛、铂、金等)，其与高温氧化相容。
47.图3a-3c所示的层的数量、排列、厚度、顺序、对称性等作为示例提供。实际上，vcsel阵列300可以包括附加的层、更少的层、不同的层、不同构造的层或不同排列的层。附
加地或替代地，一组层(例如，一个或多个层)可以执行被描述为由vcsel阵列300的另一组层执行的一个或多个功能，并且任何层可以包括多于一层。
48.在一些实施方式中，可以使用一系列过程来制造vcsel阵列200/300。例如，在其他示例中，可以使用一个或多个生长过程、一个或多个沉积过程、一个或多个蚀刻过程、一个或多个氧化过程、一个或多个植入过程和/或一个或多个金属化过程来创建vcsel阵列200/300的一个或多个层。
49.制造vcsel阵列200/300的工艺的一个具体示例如下。首先，结晶层(例如，gaas/algaas层)可以被生长(例如，横向均匀)在n型衬底层202上(例如，n型gaas衬底)，以形成底部镜结构209(例如，n型底部镜206、隧道结214、p型层210)、氧化层212、有源区208、n型顶部镜216(以及在vcsel阵列300的情况下的隧道结226)。接下来，顶部接触层(例如，n型接触层218或p型接触层228)可以沉积。如下所述，该步骤也可以在氧化层212氧化之后进行。接下来，可以蚀刻沟槽以允许横向氧化(部分或完全包围发射器)。接下来，氧化层212(例如，较高铝含量的层)可被氧化以形成氧化物孔。接下来，可以通过离子植入来隔离属于不同阴极的发射器(例如，隔离植入物224的形成)(例如，当发射器在前面的步骤中没有被蚀刻隔离时，或者当需要额外的隔离时)。接下来，互连和焊盘金属化(例如，n型金属220、p型金属230)根据需要沉积。接下来，可以减薄n型衬底层202(例如，如晶片切割所需)。接下来，n型金属204可以沉积在变薄的n型衬底层202的背面。最后，晶片可以被切割成单个管芯。值得注意的是，在上述步骤之间的不同点可以执行一个或多个附加步骤，例如表面钝化、应变补偿、热处理、光刻、清洁、图案化等。此外，一些上述步骤可能需要对晶片进行图案化(例如，以便蚀刻、金属化或仅隔离跨每个vcsel阵列200/300上或每个发射器内的特定区域)。
50.在一些实施方式中，多个vcsel阵列200/300可以形成在单个芯片上，并且可以共享公共衬底阳极接触，同时具有隔离阴极接触。图4a示出了在用作公共阳极的n型衬底上具有隔离阴极接触的两个vcsel阵列200的示例。图4b示出了在用作公共阳极的n型衬底上具有隔离阴极接触的两个vcsel阵列300的示例。
51.图4a和4b所示的层的数量、排列、厚度、顺序、对称性等作为示例提供。实际上，vcsel200可以包括附加的层、更少的层、不同的层、不同构造的层或不同于在图4a和4b所示排列的层。
52.图5a-5c是示出光学设备中的vcsel阵列200/300的示例布置的示意图。在图5a和5b中，每个发射区对应于相应的vcsel阵列200/300的发射区，每个发射区由其中一个单独的接触垫提供服务。在一些实施方式中，如图5c所示，vcsel阵列200/300可以不分开。相反，区域中的vcsel(例如，区域a和区域b，如图5c所示)可以交错，只要给定区域中的vcsel与另一区域中的vcsel隔离。
53.如上所述，图5a-5c作为示例提供。其他示例可能不同于关于图5a-5c所描述的。
54.图6是涉及制造具有隔离阴极和公共阳极以及隧道结的vcsel阵列的示例过程600的流程图。
55.如图6所示，过程600可以包括在n型衬底层的第一表面上形成n型金属，该n型金属为多个vcsel阵列提供公共阳极(方框610)。例如，n型金属204可以形成在n型衬底层202的第一表面上，如上所述，n型金属204为多个vcsel阵列200提供公共阳极。
56.如图6进一步所示，过程600可以包括在n型衬底层的第二表面上形成底部镜结构，
该底部镜结构包括一个或多个底部镜部分和隧道结以反转底部镜结构内的载流子类型(方框620)。例如，底部镜结构209可以形成在n型衬底层202的第二表面上，底部镜结构209包括一个或多个底部镜部分(例如，n型底部镜206和/或p型层210)和隧道结214，以反转底部镜结构209内的载流子类型，如上所述。
57.如图6进一步所示，过程600可以包括在底部镜结构上形成有源区(方框630)。例如，如上所述，有源区208可以形成在底部镜结构209上。
58.如图6进一步所示，过程600可以包括形成氧化层，以提供包括在多个vcsel阵列中的vcsel的光学和电学限制(方框640)。例如，如上所述，可以形成氧化层212以提供包括在多个vcsel阵列200中的vcsel的光学和电学限制。
59.如图6进一步所示，过程600可以包括在有源区上形成n型顶部镜(方框650)。例如，如上所述，n型顶部镜216可以形成在有源区208上。
60.如图6进一步所示，过程600可以包括在n型顶部镜上方形成顶部接触层(方框660)。例如，顶部接触层(例如，如上所述，n型接触层218、p型接触层228)可以形成在n型顶部镜216上方。
61.如图6进一步所示，过程600可以包括在顶部接触层上形成顶部金属，该顶部金属为多个vcsel阵列中的每个vcsel阵列提供隔离阴极(方框670)。例如，顶部金属(例如，n型金属220、p型金属230)可以形成在顶部接触层上，顶部金属为多个vcsel阵列200中的每个vcsel阵列200提供隔离阴极，如上所述。
62.过程600可以包括额外的实施方式，例如下面描述的和/或结合本文别处描述的一个或多个其他过程的任何单个实施方式或实施方式的任何组合。
63.在第一实施方式中，顶部接触层是n型接触层218，顶部金属是另一n型金属(例如，n型金属220)，n型接触层218在n型顶部镜216上，另一n型金属在n型接触层218上。
64.在第二实施方式中，单独或与第一实施方式结合，氧化层212在有源区208下方，并且在底部镜结构209上或中。
65.在第三实施方式中，单独或与第一和第二实施方式中的一个或多个结合，一个或多个底部镜部分包括n型底部镜部分(例如，n型底部镜206)，其中n型底部镜部分在n型衬底层202的第二表面上，隧道结214在n型底部镜部分上。
66.在第四实施方式中，单独或与第一至第三实施方式中的一个或多个结合，一个或多个底部镜部分包括p型底部镜部分(例如，p型层210)，其中p型底部镜部分在隧道结214上，有源区208在p型底部镜部分上。
67.虽然图6示出了过程600的示例块，但在一些实施方式中，过程600可以包括附加的块、更少的块、不同的块或者与图6中所示的不同排列的块。附加地或替代地，过程600的两个或更多个块可以并行执行。
68.前述公开内容提供了说明和描述，但不旨在穷举或将实施方式限制到所公开的精确形式。可以根据上述公开内容进行修改和变化，或者可以从实施方式的实践中获得修改和变化。此外，这里描述的任何实施方式可以被组合，除非前述公开明确地提供了一个或多个实施方式不可以被组合的理由。
69.即使特征的特定组合在权利要求中被引用和/或在说明书中被公开，这些组合并不旨在限制各种实施方式的公开。事实上，这些特征中的许多可以以权利要求中没有具体
叙述和/或说明书中没有公开的方式进行组合。尽管下面列出的每个从属权利要求可以直接依赖于仅一个权利要求，但是各种实施方式的公开包括每个从属权利要求与权利要求集中的每个其他权利要求的组合。
70.除非明确说明，否则这里使用的元件、动作或指令不应被解释为关键或必要的。此外，如此处所使用的，术语“组”旨在包括一个或多个项目(例如，相关项目、不相关项目、相关和不相关项目的组合等。当只打算一个项目时，使用短语“仅一个”或类似的语言。此外，如这里所使用的，术语“有”、“具有”、“带有”等意在是开放式术语。此外，短语“基于”旨在表示“至少部分基于”，除非另有明确说明。此外，如本文所用，术语“或”在串联使用时旨在包含在内，并且可以与“和/或”互换使用，除非另有明确说明(例如，如果与“任一”或“仅其中之一”结合使用)。此外，为了便于描述，这里可以使用空间上相对的术语，例如“上方”、“下方”、“下”、“下面”、“上”、“上面”等，来描述一个元件或特征与图中所示的另一元件或特征的关系。除了附图中描述的方位之外，空间相关术语旨在包括使用或操作中的设备、装置和/或元件的不同方位。该设备可以以其他方式定向(旋转90度或在其他方向)，并且这里使用的空间相对描述符同样可以相应地解释。
71.相关申请的交叉引用
72.本专利申请要求于2020年6月22日提交的美国临时专利申请63/042,283号、标题为“vertical-cavity surface-emitting laser arrays with isolated cathodes and a common anode(具有隔离阴极和公共阳极的垂直腔面发射激光器阵列)”的优先权。在先申请的公开内容被认为是本专利申请的一部分，并通过引用结合到本专利申请中。