GGNMOS静电防护器件及其制作方法与流程

ggnmos静电防护器件及其制作方法
技术领域
1.本发明涉及静电防护领域，尤其涉及一种栅极接地nmos管(gate-grounded nmos，ggnmos)静电防护器件及其制作方法。


背景技术：

2.随着半导体制程工艺的进步，集成电路特征尺寸越来越小，芯片集成度越来越高，静电造成芯片以及电子产品失效的情况愈加严重了。对电子产品以及集成电路芯片进行esd防护成为了产品工程师们面临的主要难题之一。
3.栅极接地的nmos(ggnmos)是一种比较常用的静电防护器件，传统的mosfet是一种四端口器件，其自身能与工艺兼容，结构简单，便于仿真，具有回滞特性，鲁棒性较强。但是由于其通常需要外加辅助电路，因此会占用较大的硅片面积，而且mos管在表面泄放大电流时容易造成器件热失效，需要在设计的时候重点考虑。ggnmos是在传统的mosfet基础上改良而来的，ggnmos主要依靠漏极的雪崩击穿来实现npn晶体管导通。本发明在ggnmos的基础上，增加了反相器，能够防止出现误触发的情况，以及降低触发电压，增强ggnmos的驱动能力，使得ggnmos的导通更加均匀，并且使用pmos和电容耦合的侦测电路，由于pmos的响应速度极快，ggnmos能以更快速度开启，防止静电防护器件由于开启速度太慢，esd脉冲损害到内部电路。
4.传统的rc耦合的静电防护器件的剖面图见图1，其等效电路图见图2。当esd脉冲加在器件的阳极时，rc就会在nmos的栅极耦合上一个电压，这个栅压可以使得nmos管沟道导通，电流从漏极到沟道流到源端，然后漏极和源极间的电压会继续上升到达某一个电流值，因此沟道会有一定的电流流到衬底，mos管不需要经过雪崩击穿就会进入滞回区，寄生三极管导通。但是rc耦合电路里的r越大对nmos管栅上的电压电流泄放能力越慢，起到一个延迟的作用，应使mos管在esd时间内都保持开启，但c取值太大，容易造成误触发，r取太大，容易造成esd事件过去后仍然保持导通，造成额外的功耗，所以还需要作出一定权衡。


技术实现要素：

5.本发明提供了一种结构简单的pmos和电容耦合快速开启且防止误触发的ggnmos静电防护器件及其制作方法。
6.为达到上述目的，本发明实施例的技术方案是这样实现的：
7.本发明实施例提供的一种ggnmos静电防护器件，包括：
8.p型衬底；
9.所述p型衬底中设有n型埋层；
10.所述n型埋层上方有第一n型深阱、第二n型深阱与第一p型阱；
11.所述第一n型深阱、所述第二n型深阱上还设有第一n+注入区、第四n+注入区；
12.所述第一p型阱上设有p型半导体衬底以及第一nmos的栅区、源区以及漏区，其中，所述第一nmos的漏区被加宽；
13.所述第一n型深阱、所述第二n型深阱以及所述第一n+注入区、所述第四n+注入区与所述n型埋层构成n型隔离带；
14.所述p型半导体衬底与所述第一nmos的源区连接在一起并作为器件的阴极，所述第一nmos的漏区与所述第一n型深阱、所述第二n型深阱上的所述第一n+注入区、所述第四n+注入区连接在一起并作为器件的阳极；
15.所述第一nmos的栅区位于所述第二n+与所述第三n+注入区之间；
16.所述第一nmos的栅区接第一pmos和电容c以及反相器的耦合电路。
17.其中，所述第二n+注入区和所述第三n+注入区之间是由所述第一nmos的栅区隔开，任意两个注入区之间都由场氧隔离区隔开，从左到右依次为第一场氧隔离区、第二场氧隔离区、第三场氧隔离区、第四场氧隔离区以及第五场氧隔离区。
18.其中，所述第一场氧隔离区左侧位于所述p型衬底左侧边缘，所述第一场氧隔离区右部位于所述第一n+注入区左侧，所述第二场氧隔离区左侧位于所述第一n+注入区右侧，第二场氧隔离区右部位于所述第二n+注入区左侧，所述第三场氧隔离区左侧位于第三n+注入区右侧，所述第三场氧隔离区右部位于所述第一p+注入区左侧，所述第四场氧隔离区左侧位于所述第一p+注入区右侧，所述第四场氧隔离区右部位于所述第四n+注入区左侧，所述第五场氧隔离区左侧位于所述第四n+注入区右侧，所述第五场氧隔离区右部位于所述p型衬底右侧边缘。
19.其中，所述反相器包括第二pmos以及第二nmos；所述第二pmos的衬底和源区接阳极，所述第二nmos的衬底和源区接阴极；所述第二pmos的漏区和所述第二nmos的漏区连接作为反相器的f端；所述第二pmos的栅区和所述第二nmos的栅区连接作为反相器的e端。
20.本发明实施例还提供了一种ggnmos静电防护器件的制作方法，其特征在于，所述方法包括：
21.步骤一：在p型衬底中形成n型埋层；
22.步骤二：在所述n型埋层上方生成第一n型深阱和第二n型深阱；
23.步骤三：在所述n型埋层上方，与所述n型深阱同样深度的地方，生成第一p阱，所述第一p阱与所述n型深阱之间距离为零；
24.步骤四：在所述第一p阱上生成第一p+注入与第二n+注入和第三n+注入，在所述第一n型深阱上生成第一n+注入,在第三n型深阱上生成第四n+注入；
25.步骤五：在所述第二n+注入和第三n+注入之间生成poly栅；
26.步骤六：从左至右依次生成第一场氧隔离区至第五场氧隔离区；
27.步骤七：对所有注入区进行退火处理，消除杂质在注入区进行的迁移；
28.步骤八：用金属将第二pmos的衬底和源区连接在一起并连接到器件的阳极，将第二nmos的衬底和源区连接在一起并连接到器件的阴极；用金属将所述第二pmos的漏区和所述第二nmos的漏区连接在一起并作为反相器的f端，将所述第二pmos的栅区和所述第二nmos的栅区连接在一起并作为反相器的e端；
29.步骤九：用金属层将所述第一p+注入区和所述第三n+注入区连接在一起并作为器件的阴极，将所述第一n+注入区、所述第二n+注入区、所述第四n+注入区连接在一起并作为器件的阳极，栅端与反相器的f端连接到一起，反相器的e端与阴极之间连接一个电容，反相器的e端与阳极之间连接第一pmos，第一pmos的栅极接到阴极。
30.其中，所述方法之前还包括：
31.在所述p型衬底上生长一层二氧化硅薄膜，之后淀积一层氮化硅；旋涂光刻胶层于晶圆上，加掩膜版对其进行曝光以及显影，形成隔离浅槽；将二氧化硅、氮化硅和隔离浅槽进行刻蚀，去除光刻胶层，淀积一层二氧化硅，然后进行化学机抛光，直到氮化硅层为止，去除掉氮化硅层。
32.本发明实施例提供了一种ggnmos静电防护器件及其制作方法，有益效果在于：
33.1、本发明的ggnmos上漏区加宽，可以提高二次失效电流。
34.2、本发明增加了反相器，可以防止因电容值过大而出现的误触发的情况，且降低触发电压，使得ggnmos的导通更加均匀，增强ggnmos的驱动能力。
35.3、本发明可以在不同工艺下进行栅极耦合电压仿真，得出该工艺下合适的pmos与电容耦合值与合适的栅端耦合电压，使沟道稍微开启，达到降低器件触发电压与提升器件开启速度的目的。
36.4、本发明的第一、二n型深阱与n型埋层的使用不仅有很好的隔离效果，减少不必要的寄生效应。
附图说明
37.图1为目前已知的ggnmos的rc耦合静电防护器件的剖面图；
38.图2为目前已知的ggnmos的rc耦合静电防护器件的等效电路图；
39.图3为本发明一实施例提供的ggnmos静电防护器件的剖面图；
40.图4为本发明一实施例提供的ggnmos静电防护器件的等效电路图。
具体实施方式
41.以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
42.除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
43.如图3所示，一种pmos和电容耦合快速开启且防止误触发的ggnmos静电防护器件，包括p型衬底101；所述衬底中设有n型埋层201；所述n型埋层上方为第一n型深阱301、第二n型深阱302、第一p型阱401；所述第一n型深阱上有第一n+注入区501，第二n型深阱上有第四n+注入区504；所述第一p阱内设有第二n+注入区502、第三n+注入区503和第一p+注入区601；
44.所述第二n+注入区502、第三n+注入区503之间有栅区701；所述第一、二n型深阱(301、302)与n型埋201层构成n型隔离带，包围着器件的核心区域；所述第一、二、四n+注入区(501、502、504)连接在一起并作为器件的阳极，第三n+注入区503与第一p+注入区601连接在一起并作为器件的阴极；所述栅区701位于第二n+502与第三n+注入区503之间；栅区接反相器inv801的f端口，第一pmos(p802)的漏区以及电容c803的上极板与反相器的e端连接，第一pmos(p802)的源区与阳极相连，第一pmos(p802)的栅区以及电容c803的下极板与阴极连接。
45.上述的pmos和电容以及反相器耦合快速开启且防止误触发的ggnmos静电防护器件，其特征在于：第二n+注入区与第三n+注入区之间是由栅区701隔开，在其他注入之间从左至右依次生成第一场氧隔离区至第五场氧隔离区；第一和第二n+注入区(503、504)之间是由栅区701隔开，除此以外，各个注入区之间都由场氧fox隔开，从左到右依次为第一至第五场氧隔离区(602-606)；
46.上述场氧区的特征在于：所述第一场氧隔离区602左侧位于p型衬底左侧边缘，第一场氧隔离区602右部位于第一n+注入区501左侧，所述第二场氧隔离区603左侧位于第一n+注入区501右侧，第二场氧隔离区603右部位于第二n+注入区502左侧，所述第三场氧隔离区604左侧位于第三n+注入区503右侧，第三场氧隔离区604右部位于第一p+注入区601左侧，所述第四场氧隔离区605左侧位于第一p+注入区601右侧，第四场氧隔离区605右部位于第四n+注入区504左侧，所述第五场氧隔离区606左侧位于第四n+注入区504右侧，第五场氧隔离区606右部位于p型衬底右侧边缘。
47.所述的pmos和电容以及反相器耦合快速开启且防止误触发的ggnmos静电防护器件，其特征还有：ggnmos的源区(503)、衬底(601)接地，栅区(701)接反相器(inv801)的f端，漏区(502)接阳极；当高压esd脉冲到达器件的阳极，器件的阴极接低电位时，通过第一pmos(p802)和电容c803以及反相器(inv801)的耦合，所以在第一ggnmos的栅端701会产生一个高的栅压，这个栅压可以使得nmos管沟道导通，电流由漏区流到源区，ggnmos最初会形成沟道导通，漏端502和源端503间的电压持续上升，到达某一电压值时，因沟道导通会有一定的电流流到衬底，mos管不需经过雪崩击穿就进入滞回区，寄生三极管导通，最终由沟道导通变为寄生三极管导通，泄放电流；ggnmos管漏区加宽，以增强二次击穿电流。
48.所述反相器(inv801)，其特征在于：器件的反相器包括第二pmos(p702)以及第二nmos(n703)；第二pmos(p702)的衬底和源区接阳极，第二nmos(n703)的衬底和源区接阴极；第二pmos(p702)的漏区和第二nmos(n703)的漏区连接做为反相器的f端；第二pmos(p702)的栅区和第二nmos(n703)的栅区连接做为反相器的e端；加入反相器(inv801)可以防止误触发事件，降低触发电压，增强ggnmos的导通均匀性，以及增强ggnmos的驱动能力，使得第一ggnmos能更快速度开启，防止静电防护器件由于开启速度太慢，esd脉冲损害到内部电路。
49.所述第一pmos(p802)和电容c803，其特征有：第一pmos(p802)的栅极接地看做电阻，pmos(p802)和电容c803耦合的网络负责esd脉冲的检测和信号延迟。对于普通阻容耦合，为了确保钳位mos管在整个esd事件都保持导通，rc常数通常大于等于hbm的脉冲宽度，但r越大对ggnmos管栅区上的电压电流泄放能力越慢，起到一个延迟的作用，为防止防止静电防护器件由于开启速度太慢，esd脉冲损害到内部电路，因此选择响应速度更快的pmos管。
50.所述的pmos和电容以及反相器耦合快速开启且防止误触发的ggnmos静电防护器件，其特征在于：当高压esd脉冲到达器件的阳极时，器件阴极接低电位，第一pmos(p802)和电容c803耦合的网络对esd事件进行侦测，第一pmos(p802)的响应速度极快，电容c803上的电压突变为低电位，而电容c803与反相器(inv801)的e端相连接，反相器(inv801)的f端变为一个高电位并与第一ggnmos的栅区701相连，所以在第一ggnmos的栅端701会产生一个高的栅压，这个栅压可以使得nmos管沟道导通，电流由漏区502流到源区503，ggnmos最初会形
成沟道导通，漏端502和源端503间的电压持续上升，到达某一电压值时，因沟道导通会有一定的电流流到衬底601，mos管不需经过雪崩击穿就进入滞回区，寄生三极管导通，泄放电流。
51.所述第一、二n型深阱(301、302)以及第一、四n+注入区(501、504)与n型埋层(201)构成n型隔离带，包围着器件的核心区域，减少寄生路径。
52.上述的pmos与电容以及反相器耦合快速开启且防止误触发的ggnmos静电防护器件的制作方法，包括以下步骤：
53.步骤一：在p型衬底101中形成n型埋层201；
54.步骤二：在n型埋层201上方生成第一n型深阱301和第二n型深阱302；
55.步骤三：在n型埋层201上方，与n型深阱(301、302)同样深度的地方，生成第一p阱401，第一p阱401与n型深阱(301、302)之间距离为零；
56.步骤四：在第一p阱401上生成第一p+注入601与第二n+注入502和第三n+注入503，在第一n型深阱301上生成第一n+注入501,在第三n型深阱302上生成第四n+注入504；
57.步骤五：在第二和第三n+注入(502/503)之间生成poly栅701；
58.步骤六：除了第二n+注入区502与第三n+注入区503之间之外，在其他注入之间从左至右依次生成第一场氧隔离区至第五场氧隔离区(602到606)；
59.步骤七：对所有注入区进行退火处理，消除杂质在注入区进行的迁移；
60.步骤八：用金属将第二pmos(p702)的衬底和源区连接在一起并连接到器件的阳极，将第二nmo(n703)的衬底和源区连接在一起并连接到器件的阴极；用金属将第二pmos(p702)的漏区和第二nmos(n703)的漏区连接在一起并作为反相器的f端，将第二pmos(p702)的栅区和第二nmos(n703)的栅区连接在一起并作为反相器的e端。
61.步骤九：用金属层将第一p+注入区601和第三n+注入区503连接在一起并作为器件的阴极，将第一、二、四n+注入区(501、502、504)连接在一起并作为器件的阳极，栅端701与反相器(inv801)的f端连接到一起，反相器(inv801)的e端与阴极之间连接一个电容c803，反相器的e端与阳极之间连接第一pmos(p802)，第一pmos(p802)的栅极接到阴极。
62.本发明pmos和电容以及反相器耦合快速开启且防止误触发的ggnmos静电防护器件的制作方法过程简单、操作方便。制作出的pmos和电容以及反相器耦合快速开启且防止误触发的ggnmos静电防护器件结构，器件中的pmos和电容c不是固定的，可以通过不同工艺下进行栅极耦合电压仿真，得出该工艺下合适的rc和反相器以及栅压耦合的值，使沟道稍微开启，再转变为寄生三极管导通，来降低触发电压，且使得mos管均匀触发，增加反相器，能防止出现误触发的事件，且可以降低触发电压，增强mos管的驱动能力，使导通更加均匀。本发明实例器件件采用0.25μm的bcdmos工艺。
63.以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本发明的保护范围内。