半导体装置以及半导体装置的制造方法与流程

半导体装置以及半导体装置的制造方法
1.本技术以2020年09月15日申请的在先的日本国特许申请第2020－154872号的优先权的利益为基础，并且，要求该利益，通过引用而其内容整体包含于此。
技术领域
2.本公开的实施方式涉及半导体装置以及半导体装置的制造方法。


背景技术：

3.提出了以三维方式配置多个存储单元(memory cell)来构成的三维存储器件(memory device)。三维存储器件具有交替地层叠了绝缘膜和导电膜的层叠体以及在层叠体的层叠方向上设置的柱状的半导体层。存储单元设置在层叠体的导电膜与柱状的半导体层之间。


技术实现要素：

4.使用本公开的实施方式涉及的半导体装置以及半导体装置的制造方法，提高半导体装置的可靠性以及生产率。
5.一个实施方式涉及的半导体装置具备层叠体，所述层叠体包括：交替地层叠的绝缘层和包含钼的导电层；氧化铝层，其设置在所述绝缘层与所述导电层之间；以及保护层，其与所述氧化铝层相接，包含与所述氧化铝层中的铝进行了结合的碳、氮和硫中的任一种，与所述导电层相接。
6.一个实施方式涉及的半导体装置的制造方法中，在基板上形成绝缘层，在所述绝缘层上形成氧化铝层，向所述氧化铝层供给包含碳、氮和硫中的任一种的第1气体，在供给所述第1气体之后，进一步供给包含钼的材料气体和对所述材料气体进行还原的还原气体，形成包含所述钼的导电层。
7.根据上述的构成，能够提高半导体装置的可靠性以及生产率。
附图说明
8.图1是表示一个实施方式涉及的半导体装置的立体图。
9.图2是表示一个实施方式涉及的半导体装置的剖视图。
10.图3是表示一个实施方式涉及的半导体装置的剖视图。
11.图4是表示一个实施方式涉及的半导体装置的剖视图。
12.图5是表示一个实施方式涉及的半导体装置的剖视图。
13.图6是表示一个实施方式涉及的半导体装置的制造方法的流程图。
14.图7是用于对一个实施方式涉及的半导体装置的制造方法进行说明的图。
15.图8是用于对一个实施方式涉及的半导体装置的制造方法进行说明的图。
16.图9是用于对一个实施方式涉及的半导体装置的制造方法进行说明的图。
17.图10是用于对一个实施方式涉及的半导体装置的制造方法进行说明的图。
18.图11是用于对一个实施方式涉及的半导体装置的制造方法进行说明的图。
19.图12是用于对一个实施方式涉及的半导体装置的制造方法进行说明的图。
20.图13是表示吸附于各材料的表面的气体的吸附能量和从各材料的表面脱离的气体的脱离能量的第1原理计算结果的图。
21.图14是表示供给了含有氢的气体的情况下的绝缘层的结晶状态的计算结果的图。
22.图15是表示从绝缘层脱离的气体的脱离能量的第1原理计算结果的图。
23.图16表示供给了含有碳的气体的情况下的结晶状态的计算结果和供给了原料气体的情况下的结晶状态的计算结果的图。
24.图17是用于对一个实施方式涉及的半导体装置的制造方法和不使用一个实施方式涉及的半导体装置的制造方法的情况下的制造方法中的成膜周期(cycle)与膜厚的关系进行说明的图。
25.图18是用于对一个实施方式涉及的半导体装置的制造方法进行说明的图。
26.图19是用于对一个实施方式涉及的半导体装置的制造方法进行说明的图。
27.图20是用于对一个实施方式涉及的半导体装置的制造方法进行说明的图。
28.图21是用于对一个实施方式涉及的半导体装置的制造方法进行说明的图。
29.图22是用于对一个实施方式涉及的半导体装置的制造方法进行说明的图。
30.图23是用于对一个实施方式涉及的半导体装置的制造方法进行说明的图。
31.图24是用于对一个实施方式涉及的半导体装置的制造方法进行说明的图。
32.图25是用于对一个实施方式涉及的半导体装置的制造方法进行说明的图。
具体实施方式
33.以下，参照附图对本实施方式涉及的半导体装置以及半导体装置的制造方法进行具体的说明。在以下的说明中，有时对于具有大致相同的功能以及结构的要素赋予同一标号或在同一标号之后追加了字母的标号(在数字之后赋予了a、b、a、b等的标号)，适当省略详细的说明。另外，对于各要素附记了“第1”、“第2”的文字是为了区别各要素而使用的便于说明的标识，只要没有特别的说明，就没有除此之外的含义。以下所示的各实施方式是例示用于使该实施方式的技术思想进行具体化的装置、方法的实施方式，并不将构成要素的材质、形状、构造、配置等特定为下述的材质、形状、构造、配置等。实施方式的技术思想包括对权利要求书所记载的技术方案加以各种变更而得到的技术方案。
34.另外，本实施方式涉及的半导体装置以及半导体装置的上下方向表示对于基板将设置有存储单元的面作为上的情况下的相对方向。这样，为了便于说明，使用上方或下方这一语句进行说明，但例如基板和存储单元的上下关系也可以配置为与图示相反。另外，在以下的说明中，例如基板上的存储单元这一记载不过是如上述那样对基板和存储单元的上下关系进行说明，也可以在基板与存储单元之间配置有其他部件。
35.在以下的各实施方式中，示出作为半导体装置而应用于包括多个存储单元的非易失性存储器的例子。也可以将本公开的技术应用于非易失性存储器以外的半导体装置(例如cpu、显示器、内插器(interposer)等)。
36.＜半导体装置100的整体结构＞
37.使用图1～图5对本实施方式涉及的半导体装置100的整体结构进行说明。图1是表
示本实施方式涉及的半导体装置100的立体图。图2是表示图1所示的半导体装置100的沿着y方向和z方向的剖面的剖视图。图3是表示将图2所示的半导体装置100所包括的层叠体2放大而得到的剖面的剖视图。图4是表示图2所示的半导体装置100所包括的存储孔(memory hole)mh的沿着x方向和y方向的剖面的剖视图。图5是表示将图3所示的区域110放大而得到的剖面的剖视图。在本实施方式中，将层叠体2的层叠方向作为z方向，将与z方向正交的方向作为y方向，将与z方向和y方向分别正交的方向作为x方向。本实施方式涉及的半导体装置100的结构不限定于图1～图5所示的结构。
38.如图1所示，半导体装置100是具有以三维方式配置多个存储单元mc(图3)而构成的三维存储器件的非易失性存储器。例如，非易失性存储器是nand型闪速存储器。
39.半导体装置100包括基体部1、层叠体2以及多个柱状部cl。
40.基体部1包括基板10、绝缘层11、导电层12以及半导体部13。绝缘层11、导电层12以及半导体部13按该顺序设置在基板10的上方。
41.基板10是半导体基板、例如硅基板。基板10的表面区域例如包括元件分离区域10i和有源区域aa。元件分离区域10i例如是包含硅氧化物的绝缘区域。有源区域aa包括晶体管tr的源极和漏极区域。元件分离区域10i使多个有源区域aa彼此绝缘。
42.绝缘层11与基板10相接，设置在基板10上。绝缘层11例如包括晶体管tr的栅电极和栅绝缘层。绝缘层11是层间绝缘层，使多个晶体管tr彼此绝缘。在绝缘层11内，例如布线11aa、布线11ab以及绝缘层11d相对于绝缘层11从下方(设置有基板10一侧)向上方(设置有导电层12一侧)按该顺序层叠。即，绝缘层11包括交替地层叠了绝缘层和布线层的多层布线构造。在图2中，示出包括2层布线层和3层绝缘层的多层布线构造，但多层布线构造不限定于图2所示的例子，是将不脱离本实施方式的主旨的范围的数量的层进行层叠了的构造。布线11aa是与晶体管tr电连接的布线。布线11ab是与布线11aa电连接的布线。
43.导电层12与绝缘层11相接，设置在绝缘层11上。半导体部13与导电层12相接，设置在导电层12上。多个晶体管tr构成非易失性存储器的外围电路。
44.层叠体2设置在基板10的上方，相对于半导体部13位于z方向上。层叠体2在z方向上交替层叠多个导电层21和多个绝缘层22而构成。z方向为层叠体2的层叠方向。绝缘层22使在z方向上相邻的多个导电层21之间电绝缘。导电层21和绝缘层22各自的层叠数量是任意的。绝缘层22例如也可以为空间(间隙)。在层叠体2与半导体部13之间例如设置有绝缘层2g。
45.导电层21构成至少一个源极侧选择栅sgs、多条字线wl以及至少一个漏极侧选择栅sgd。源极侧选择栅sgs是源极侧选择晶体管sts的栅电极。字线wl是存储单元mc的栅电极。漏极侧选择栅sgd是漏极侧选择晶体管std的栅电极。源极侧选择栅sgs设置在层叠体2的下部区域(相对于层叠体2而设置有半导体部13的一侧的区域)。漏极侧选择栅sgd设置在层叠体2的上部区域(相对于层叠体2而与设置有半导体部13的一侧相反侧的区域)。字线wl设置在源极侧选择栅sgs与漏极侧选择栅sgd之间。在本实施方式中，例如存储单元mc的栅电极和字线wl作为控制栅发挥功能。
46.层叠体2还包括半导体部14。半导体部14位于层叠体2与半导体部13之间。半导体部14设置在最靠近半导体部13的绝缘层22与绝缘层2g之间。半导体部14例如作为源极侧选择栅sgs发挥功能。
47.半导体装置100具有在源极侧选择晶体管sts与漏极侧选择晶体管std之间串联连接的多个存储单元mc。串联连接了源极侧选择晶体管sts、多个存储单元mc以及漏极侧选择晶体管std的构造被称为存储串或nand串。存储串例如经由接触部(contact)cb而连接于位线bl。位线bl设置在层叠体2的上方(相对于层叠体2而与设置有半导体部13的一侧相反侧的方向)，在y方向上延伸。
48.使用图2～图5对半导体装置100的剖面构造进行说明。在使用了图2～图4的半导体装置100的剖面构造的说明中，主要对与图1的不同之处进行说明，有时省略与图1相同或类似的结构的说明。
49.如图2所示，半导体装置100包括半导体层131、半导体层132以及半导体层133。半导体部13(图1)包括半导体层131、半导体层132以及半导体层133。半导体层131与导电层12相接，设置在导电层12上。半导体层132与半导体层131相接，设置在半导体层131上。半导体层133与半导体层132相接，设置在半导体层132上。此外，在图2中，省略图1所示的元件分离区域10i、有源区域aa、晶体管tr、布线11aa、布线11ab以及绝缘层11d。
50.使用图2～图5，对半导体装置100所包括的层叠体2、存储孔mh以及缝隙(slot)st进行更详细的说明。
51.如图2～图5所示，多个柱状部cl各自分别设置在存储孔mh的内部。存储孔mh以从层叠体2的上端贯通层叠体2的方式设置在z方向上。在存储孔mh的内部设置有半导体主体(body)210、存储膜220以及芯层230。半导体主体210、存储膜220以及芯层230沿着存储孔mh在z方向上延伸。作为半导体柱(半导体层)的半导体主体210与半导体部13电连接。在y方向上排列的多个柱状部cl经由接触部cb(图1)而共同连接于一条位线bl(图1)。x－y平面上的存储孔mh的形状(图4)例如为圆状或椭圆状。
52.在导电层21与绝缘层22之间设置有构成存储膜220的一部分的阻挡绝缘层(block insulation layer)21a和保护层21b。阻挡绝缘层21a设置在导电层21与半导体主体210之间、导电层21与绝缘层22之间。
53.阻挡绝缘层21a设置在导电层21的周围，设置在导电层21与半导体主体210之间、导电层21与绝缘层22之间。
54.保护层21b以与阻挡绝缘层21a相接的方式设置在阻挡绝缘层21a的周围，设置在导电层21与半导体主体210之间、导电层21与绝缘层22之间。
55.半导体主体210的形状例如为筒状。半导体主体210作为漏极侧选择晶体管std、存储单元mc以及源极侧选择晶体管sts各自的沟道区域发挥功能。
56.存储膜220包括阻挡绝缘层21a、保护层21b、覆盖绝缘层221、电荷捕获层222以及隧道绝缘层223。存储膜220以沿着存储孔mh的内壁而在z方向上延伸的方式设置为筒状。另外，存储膜220设置在半导体主体210与导电层21或绝缘层22之间。多个存储单元mc具有半导体主体210与导电层21之间的存储膜220来作为存储区域。多个存储单元mc在z方向上排列。导电层21可以是字线wl，也可以是与字线wl电连接的布线。半导体主体210、电荷捕获层222以及隧道绝缘层223各自沿着存储孔mh的内壁成膜，在z方向上延伸。
57.覆盖绝缘层221设置在绝缘层22与电荷捕获层222之间。覆盖绝缘层221在将牺牲层23(图18)替换(replace)为导电层21时(在替换工序中)对电荷捕获层222进行保护。其结果，覆盖绝缘层221抑制电荷捕获层222被蚀刻这一情况的发生。与绝缘层22不相接的覆盖
绝缘层221也可以与牺牲层23一起被除去。另外，虽省略图示，但与绝缘层22不相接的覆盖绝缘层221的一部分也可以不与牺牲层23一起被除去而残留下来。在与绝缘层22不相接的覆盖绝缘层221的一部分被残留下来时，覆盖绝缘层221设置在导电层21与电荷捕获层222之间。
58.电荷捕获层222设置在阻挡绝缘层21a或覆盖绝缘层221与隧道绝缘层223之间。电荷捕获层222中的夹在导电层21(字线wl)与半导体主体210之间的部分或区域是存储单元mc的电荷捕获部或存储区域。在电荷捕获部或存储区域例如存在俘获电荷的俘获位点(trap site)。存储单元mc的阈值电压根据电荷捕获部中所俘获的电荷的电荷量而变化。即，电荷捕获层222作为蓄积或保存所注入的电荷的存储层发挥功能。其结果，存储单元mc能够保持数据。
59.隧道绝缘层223设置在半导体主体210与电荷捕获层222之间。在从半导体主体210向电荷捕获部注入电子时(写入动作)以及从半导体主体210向电荷捕获部注入空穴时(擦除动作)，电子和空穴分别通过(隧穿)隧道绝缘层223的电位势垒。
60.隧道绝缘层223设置在导电层21与半导体主体210之间，电荷捕获层222设置在隧道绝缘层223与导电层21之间，阻挡绝缘层21a和保护层21b设置在电荷捕获层222与导电层21之间。其结果，电荷捕获层222经由隧道绝缘层223从半导体主体210取入电荷，或经由隧道绝缘层223从半导体主体210放出电荷。另一方面，阻挡绝缘层21a和保护层21b不使电荷捕获层222所蓄积的电荷通向导电层21，另外，不使来自导电层21的电荷通向电荷捕获层222。其结果，存储单元mc能够在电荷捕获层222保存数据，或，存储单元mc能够从电荷捕获层222擦除数据。
61.筒状的半导体主体210的内部空间使用芯层230而被填埋。芯层230的形状例如为柱状。
62.作为字线wl和控制栅发挥功能的导电层21设置于在z方向上相互相邻的多个绝缘层22之间。导电层21在y方向上与缝隙st相面对，与缝隙st相接。详情将在后面进行说明，但缝隙st是在形成导电层21时形成的。使用缝隙st，将牺牲层23(图18)置换(替换)为形成导电层21的材料。在将形成导电层21的材料埋入到缝隙st内以及绝缘层22之间之后，除去缝隙st内的导电层21的材料。此时，如图3和图5所示，埋入到绝缘层22之间的形成导电层21的材料被留置下来。缝隙st内的形成导电层21的材料被除去，留置在绝缘层22之间的导电层21各自相互电分离。其结果，导电层21各自能够作为字线wl发挥功能。然后，在缝隙st的内部设置(填充)绝缘层3。此外，图5是将图3的区域110放大后的图，示出多个导电层21(多条字线wl)中的一个导电层21。
63.如图3和图5所示，存储单元mc在与层叠体2的层叠方向(z方向)交叉的方向(x方向以及y方向)上，使用导电层21、沟道区域(半导体层)、隧道绝缘层223、电荷捕获层222、覆盖绝缘层221、绝缘层22(第1绝缘层)、阻挡绝缘层21a(第2绝缘层)以及保护层21b而构成。另外，多个存储单元mc在多个导电层21的层叠方向(z方向)上排列，相对于交替地层叠的绝缘层22和导电层21中的多个导电层21的各个导电层21而设置。即，多个导电层21各自分别与多个存储单元mc连接。
64.如上述的那样，在存储单元mc中，半导体主体210作为沟道区域发挥功能，导电层21作为字线wl和控制栅发挥功能。电荷捕获层222作为蓄积从沟道区域注入的电荷的存储
层发挥功能。多个存储单元mc排列在多个导电层21的层叠方向(z方向)上，多个导电层21分别与多个存储单元mc连接。本实施方式涉及的半导体装置能够控制向与存储单元mc连接的导电层21(施加)的电压，能够控制对该存储单元mc的写入动作或擦除动作。
65.＜半导体装置100的导电层21的制造方法＞
66.使用图6～图12，对本实施方式涉及的半导体装置100的导电层21的制造方法进行说明。图6是表示本实施方式涉及的半导体装置100的导电层21的制造方法的流程图。图7～图12是用于对本实施方式涉及的半导体装置100的导电层21的制造方法进行说明的图。本实施方式涉及的半导体装置100的制造方法不限定于图6～图12所示的构成。有时省略与图1～图5相同或类似的结构的说明。
67.如上述的那样，在本实施方式涉及的半导体装置100的导电层21的制造方法中，使用缝隙st，将牺牲层23(图18)置换(替换)为形成导电层21的材料。在除去了牺牲层23(图18)之后，开始导电层21的形成。
68.如图6和图7所示，在步骤11(s11)中形成阻挡绝缘层21a。阻挡绝缘层21a使用热cvd(chemical vapor deposition，化学气相沉积)法或ald(atomic layer deposition，原子层沉积)法等，经由缝隙st形成在空间s2的内壁。更具体而言，阻挡绝缘层21a形成在绝缘层22的表面22aa和表面22ab之上、覆盖绝缘层221的一部分以及电荷捕获层222的一部分。阻挡绝缘层21a对从导电层21向存储膜220侧的电荷的反向隧道效应(back-tunneling)进行抑制。另外，阻挡绝缘层21a在形成导电层21时，也作为促进第1金属元素的层叠(导电层21的形成)的种子层发挥功能。在本实施方式中，有时绝缘层22被称为第1绝缘层，绝缘层22的表面22aa和表面22ab被称为第1面，阻挡绝缘层21a被称为氧化铝层或第2绝缘层。
69.作为形成阻挡绝缘层21a的材料，例如可使用含有第2金属元素的绝缘性材料。在本实施方式中，例如第2金属元素为铝(al)，包含第2金属元素的绝缘性材料为氧化铝(al2o3)。氧化铝的厚度例如为1nm以上且5nm以下。
70.接着，如图6和图8所示，在步骤13(s13)中形成保护层21b。保护层21b例如形成在阻挡绝缘层21a的表面21aa、表面21ab以及表面21ac之上。对于保护层21b，使用热cvd法等，经由缝隙st供给包含第3元素的第1气体21c，形成该保护层21b。第3元素例如是碳(c)、氮(n)或硫(s)。保护层21b既可以包含第3元素，也可以包含第3元素和第2金属元素，还可以包含第3元素与第2金属元素的结合，又可以包括包含第3元素与第2金属元素的结合的层。在本实施方式中，例如保护层21b包括包含碳与铝的结合的层。保护层21b也可以包含氧(o)。保护层21b的厚度为1原子层等级，例如大约为0.03nm。在图8中，为了促进本实施方式的制造方法的理解，将第1气体21c概括记载为一个，但第1气体21c分布在形成有缝隙st和阻挡绝缘层21a的空间。
71.供给第1气体21c、形成保护层21b的条件例如为：供给第1气体21c时的温度为摄氏300度以上且650度以下，供给第1气体21c时的压力为100帕斯卡(pa)以上且10000pa以下，供给第1气体21c的时间为3分钟以下。
72.在第3元素为碳时，第1气体21c例如是包含co、co2、ch4、c2h2、c2h4、c3h6、c3h8、c4f6、c4f8和ch3oh中的至少一种的气体，保护层21b既可以包含碳，也可以包含碳和铝，还可以包含碳与铝的结合，又可以包括包含碳与铝的结合的层。
73.在第3元素为氮时，第1气体例如是包含nh3的气体，保护层21b既可以包含氮，也可
以包含氮和铝，还可以包含氮与铝的结合，又可以包括包含氮与铝的结合的层。
74.在第3元素为硫时，第1气体例如是包含h2s的气体，保护层21b既可以包含硫，也可以包含硫和铝，还可以包含硫与铝的结合，又可以包括包含硫与铝的结合的层。
75.保护层21b与阻挡绝缘层21a相接地形成。其结果，在形成后述的导电层21时，保护层21b对由第1金属元素的层叠(导电层21的形成)所包含的氯等导致的、阻挡绝缘层21a的腐蚀进行抑制。另外，保护层21b在形成导电层21时，也作为促进第1金属元素的层叠(导电层21的形成)的种子层发挥功能。即，通过使用保护层21b，第1金属元素容易层叠在保护层21b上。另外，保护层21b的厚度极薄为1原子层等级，因此，能够抑制与保护层21b的厚度变厚、导电层21的厚度变薄相伴而导电层21的电阻增大这一情况的发生。
76.接着，如图6、图9、图10以及图11所示，在步骤15(s15)中形成导电层21。导电层21例如形成在保护层21b的表面21ba、表面21bb、表面21bc以及缝隙st的表面(内壁)之上。对于导电层21，使用热cvd法或ald法等，在温度为摄氏500度～600度的气氛中，经由缝隙st交替地供给包含第1金属元素的原料气体21d和还原气体21f来形成该导电层21。在图9中，为了促进本实施方式的制造方法的理解，将原料气体21d概括为一个来进行记载。另外，在图10中，为了促进本实施方式的制造方法的理解，将还原气体21f概括为一个来进行记载。但是，原料气体21d和还原气体21f分布在形成有缝隙st和阻挡绝缘层21a的空间。在本实施方式中，原料气体被称为材料气体。
77.作为形成导电层21的材料，例如可使用包含第1金属元素的导电性材料。例如，第1金属元素为钼(mo)。另外，包含第1金属元素的原料气体是包含钼和氯(cl)的气体，例如是mocl5、moocl4、moo2cl2等的气体。氯是原料气体所包含的杂质。导电层21中的氯的体积密度为1
×
10
15
atoms/cm3以上且1
×
10
20
atoms/cm3以下。还原气体21f例如是氢气(h2)或氨(nh3)等。
78.另外，在本实施方式中，例如第2金属元素是铝，第3元素是碳，保护层21b包括包含碳与铝的结合的层，第1金属元素是钼，包含第1金属元素的原料气体是包含钼和氯的气体，还原气体是氢气，导电层21包含钼和氯。如图9和图10所示，在形成导电层21的过程中，当交替地供给包含钼和氯的气体以及氢气时，原料气体所包含的氯或导电层21所包含的氯、氢气以及保护层21b所包含的碳会发生化学反应，包含氯的气体21e从阻挡绝缘层21a的表面21aa、表面21ab以及表面21ac、保护层21b的表面21ba、表面21bb以及表面21bc脱离。其结果，会在导电层21所包含的氯脱离的部分吸附钼，在导电层21中，包含钼的层的形成得到促进。即，会在空间s2中的保护层21b的内侧逐渐堆积钼，形成包含钼的层。
79.接着，如图6所示，在步骤17(s17)中，在导电层21的膜厚不是所希望的膜厚的情况下(否)，如图9和图10所示，导电层21未将空间s2中的保护层21b的内侧完全填埋。其结果，反复执行步骤15(s15)，直到导电层21的膜厚达到所希望的膜厚。另一方面，如图6所示，在步骤17(s17)中，在导电层21的膜厚为所希望的膜厚的情况下(是)，如图11所示，导电层21将空间s2中的保护层21b的内侧完全填埋，因此，完成导电层21向空间s2中的保护层21b的内侧的形成。
80.接着，如图12所示，保持使在绝缘层22之间的空间s2中的保护层21b的内侧所设置的导电层21留置的状态，将缝隙st内的绝缘层22的侧壁所设置的导电层21除去。例如，经由缝隙st，使用湿法蚀刻，导电层21被进行蚀刻。使用于湿法蚀刻的蚀刻液例如是包含磷酸的
混合液。如以上说明的那样，在缝隙st内的绝缘层22的侧壁所设置的导电层21被除去(回蚀)。其结果，例如如图2所示，在z方向上排列的多个空间s2中的保护层21b的内侧所设置的导电层21相互电切离。由此，相互电切离的各个导电层21能够作为字线wl和控制栅发挥功能。
81.在本实施方式中，阻挡绝缘层21a的表面21aa、表面21ab以及表面21ac被称为第2面，保护层21b的表面21ba、表面21bb以及表面21bc被称为第3面。此外，在本实施方式中，虽省略图示，但导电层21也可以包含晶界。
82.在使用图6～图12说明过的半导体装置100的导电层21的制造方法中，使用图13～图17对导电层21形成的机制(机理)的一个例子进行说明。图13是表示吸附于各材料的表面的气体的吸附能量和从各材料的表面脱离的气体的脱离能量的第1原理计算结果的图。图14是表示供给了含有氢的气体的情况下的绝缘层的结晶状态的计算结果的图。图15是表示从本实施方式涉及的半导体装置100的阻挡绝缘层21a脱离的气体的脱离能量的第1原理计算结果的图。图16是在本实施方式涉及的半导体装置100的制造方法中表示供给了含有碳的气体的情况下的结晶状态的计算结果和供给了原料气体的情况下的结晶状态的计算结果的图。图17是用于对本实施方式涉及的半导体装置100的导电层21的制造方法和不使用本实施方式涉及的半导体装置100的导电层21的制造方法的情况下的制造方法中的成膜周期与膜厚的关系进行说明的图。本实施方式涉及的半导体装置100的制造方法的机制不限定于图13～图17所示的构成。有时省略与图1～图12相同或类似的结构的说明。
83.如图13所示表示如下例子：材料的表面(基底)为mo(110)面、γ－al2o3(100)面或氮化钛(tin)(110)面，吸附的气体是包含moo2cl2或h2的气体，脱离的气体是包含h2o或hcl的气体。各数值表示吸附的气体的吸附容易度或脱离的气体的脱离容易度。在吸附的气体中，当数值小时，容易吸附而难以脱离，在脱离的气体中，当数值大时，难以脱离而容易吸附。特别地可知：cl的脱离能量对于mo(110)面为2.76ev，对于γ－al2o3(100)面为4.38ev，对于氮化钛(tin)(110)面为2.20ev，cl容易吸附于材料的表面而难以脱离。
84.在供给了包含氢的气体的情况下，例如氯21g和氢21h吸附于al2o3表面，氯21g、氢21h、铝21i、氧21j如图14的左图所示那样结合。如图14的右图所示，在al2o3中，吸附于al2o3表面的氯21g和氢21h结合而脱离。但是，如图13所示，cl容易吸附于材料的表面而难以脱离。例如，al2o3保持含有氯的状态会容易腐蚀。如图13所示，在al2o3上形成导电层的情况下，形成导电层的原料气体所包含的cl容易吸附在al2o3上而难以脱离。其结果，cl残留于al2o3，因此，导致al2o3腐蚀。另外，cl残留于al2o3，因此，形成导电层的金属元素难以吸附或堆积在al2o3上。其结果，为了在al2o3上形成导电层而需要时间。
85.在本实施方式中，为了使材料的表面所包含的cl脱离，使用如图15所示那样的气体种类所记载的气体，对包含金属元素的绝缘膜(例如al2o3)的表面进行改性。如图15示出如下例子：气体种类是包含碳的气体(例如包含ch4的气体)、包含氮的气体(例如包含nh3的气体)、包含硫的气体(例如包含h2s的气体)，脱离的气体(xclhn脱离(x为c、n、s中的某一种))是包含cclh3的气体(cclh3脱离)、包含nclh2的气体(nclh2脱离)、包含nclh2的气体(sclh脱离)。在图15中，也与图13同样地，在脱离的气体中，当数值大时，难以脱离而容易吸附。图15所示的使用包含ch4的气体来使材料的表面所包含的cl与c反应、使cl脱离的情况下的脱离能量为0.11ev，图15所示的使用包含nh3的气体使材料的表面所包含的cl与n反
应、使cl脱离的情况下的脱离能量为1.60ev。图15所示的使用包含ch4的气体对材料的表面进行了改性的情况下的脱离能量，与图13所示的cl对于材料的表面的脱离能量相比，得到大幅地改善。另外，使用包含h2s的气体对材料的表面进行了改性的情况下的脱离能量(3.49ev)与图13所示的从al2o3脱离的脱离能量(4.38ev)相比而得到改善。
86.在本实施方式中，如图16的左图(ch4流动(c吸附、c覆盖))所示，例如在使用图6和图8说明过的步骤13(s13)中，向作为阻挡绝缘层21a的al2o3之上供给包含ch4的第1气体，形成包含al和c的层(保护层21b)。例如，在作为阻挡绝缘层21a的al2o3之上形成作为保护层21b的包含al和c的层，铝21i、氧21j、碳21k如图16的左图所示那样结合。其结果，包含al和c的层能够对al2o3的表面进行保护(覆盖)。即，通过步骤13(s13)，能够对al2o3的表面进行改性。
87.在本实施方式中，如图16的右图(moo2cl2流动(mo吸附))所示，例如在使用图6、图9以及图10说明过的步骤15(s15)中，向保护层21b之上交替地供给包含mo和cl的气体(原料气体、例如moo2cl2)和还原气体(h2)，形成包含mo的导电层21。例如，在作为阻挡绝缘层21a的al2o3之上形成作为保护层21b的包含al和c的层，氯21g、铝21i、氧21j、碳21k、钼21m如图16的右图那样结合。进一步，从图16的右图所示的结晶状态开始，包含mo和cl的气体(moo2cl2)、还原气体(h2)以及作为保护层21b的包含al和c的层进行反应，例如包含cclh3的气体脱离，钼21m吸附或堆积在保护层21b上。其结果，在保护层21b上形成包含钼21m的层(导电层21)。
88.例如，在不使用本实施方式的制造方法的情况下，如上述的那样，cl容易吸附在al2o3上而难以脱离，因此，cl会残留在al2o3上，因而，形成导电层的金属元素难以吸附或堆积在al2o3上。例如如图17所示，在不使用本实施方式的制造方法的情况下，当向阻挡绝缘层21a上以0.09[nm/cycle](每1周期成膜0.09nm)的形成速度形成导电层21时，在成膜周期中大约延迟50个周期而形成导电层21。在本实施方式中，成膜开始的延迟例如称为有孵化周期(incubation cycle)，成膜开始的没有延迟例如称为无孵化周期。
[0089]
另一方面，在使用本实施方式的制造方法的情况下，如上述的那样，例如向作为阻挡绝缘层21a的al2o3之上供给包含ch4的第1气体，形成包含al和c的层(保护层21b)。在作为阻挡绝缘层21a的al2o3之上形成作为保护层21b的包含al和c的层，进一步，金属原子、包含cl的原料气体、还原气体(h2)以及作为保护层21b的包含al和c的层进行反应，例如包含cclh3的气体脱离，形成包含金属原子的导电层21。通过使用本实施方式的制造方法，能够促进cl从al2o3上脱离、形成导电层21的金属元素吸附或堆积在al2o3上。例如如图17所示，在使用本实施方式的制造方法的情况下，当向阻挡绝缘层21a上以0.09[nm/cycle](每1周期成膜0.09nm)的形成速度形成导电层21时，以无孵化周期形成导电层21。另外，能够以无孵化周期形成包含金属原子的导电层21。因此，导电层21均匀地形成在al2o3上。其结果，通过使用本实施方式涉及的制造方法，与未均匀地形成导电层21的膜厚的情况相比，能够改善对于导电层21阶梯差的覆盖性。另外，由于能够以无孵化周期形成导电层21，因此，能够算出相对于成膜周期数而形成的膜厚(层的厚度)。
[0090]
通过使用本实施方式的半导体装置100以及半导体装置100的制造方法，能够在阻挡绝缘层21a之上形成保护层21b。其结果，保护层21b所包括的例如包含铝(al)与碳(c)的结合的层能够对阻挡绝缘层21a进行保护，因此，能够抑制对阻挡绝缘层21a的腐蚀。
[0091]
另外，通过用于形成导电层21的原料气体与碳(c)和作为杂质的氯(cl)进行反应，例如能够使包含氯的气体从保护层21b脱离。其结果，原料气体所包含的形成导电层21的金属原子堆积于保护层21b，能够将所堆积的金属原子作为核，开始导电层21的形成。由此，能够使导电层21的形成不会延迟地减少孵化周期。其结果，通过使用本实施方式涉及的半导体装置100以及半导体装置100的制造方法，能够不会损害对于阶梯差的覆盖性地在阶梯差上形成导电层21。
[0092]
如以上说明的那样，通过使用本实施方式涉及的半导体装置100以及半导体装置100的制造方法，能够提高交替地层叠的绝缘层和导电层的可靠性以及生产率。
[0093]
如上述的那样，本实施方式涉及的半导体装置100具有层叠体2，该层叠体2具有导电层21、绝缘层22(第1绝缘层)、阻挡绝缘层21a(氧化铝(al2o3)层)以及保护层21b。导电层21和绝缘层22交替地层叠。导电层21包含钼(mo、第1元素)。绝缘层22具有表面22aa和表面22ab(第1面)。阻挡绝缘层21a与表面22aa以及表面22ab相接，设置在表面22aa以及表面22ab与导电层21之间。即，阻挡绝缘层21a与绝缘层22以及导电层21相接。另外，阻挡绝缘层21a包含铝(al、第2元素)，具有表面21aa、表面21ab以及表面21ac(第2面)。保护层21b与表面21aa、表面21ab以及表面21ac相接。另外，保护层21b包含碳(c、第3元素)与铝的结合，具有表面21ba、表面21bb以及表面21bc(第3面)。表面21ba、表面21bb以及表面21bc与导电层21相接。即，保护层21b与阻挡绝缘层21a以及导电层21相接。在本实施方式中，为了便于说明，有时定义为面、表面，但表面、面例如是第1膜或第1层与第2膜或第2层相接的部分。
[0094]
另外，层叠体2具有多个存储孔mh(第2开口部)、半导体主体210(半导体层)、覆盖绝缘层221、电荷捕获层222以及隧道绝缘层223。多个存储孔mh在层叠体2的层叠方向(z方向)上延伸，设置在绝缘层22以及导电层21内。多个存储孔mh是与多个缝隙st(第1开口部)不同的开口部。半导体主体210以沿着多个存储孔mh的内侧而在层叠体2的层叠方向(z方向)上延伸的方式设置为筒状。覆盖绝缘层221设置在电荷捕获层222、与绝缘层22或导电层21之间。电荷捕获层222设置在隧道绝缘层223与导电层21之间。隧道绝缘层223设置在导电层21与半导体主体210之间。在本实施方式中，例如阻止层(stopper layer)3s(绝缘体、图22)以沿着多个缝隙st的内侧而在层叠体2的层叠方向(z方向)上延伸的方式设置。
[0095]
另外，在本实施方式涉及的半导体装置100的制造方法中，形成具有表面22aa和表面22ab(第1面)的绝缘层22(第1绝缘层)，在表面22aa和表面22ab形成具有表面21aa、表面21ab以及表面21ac(第2面)的阻挡绝缘层21a(氧化铝(al2o3)层)，在表面21aa、表面21ab以及表面21ac(第2面)形成具有表面21ba、表面21bb、以及表面21bc(第3面)的保护层21b，在表面21ba、表面21bb以及表面21bc(第3面)形成导电层21。即，在基板上形成绝缘层22，在绝缘层22上形成阻挡绝缘层21a(氧化铝层)，在阻挡绝缘层21a(氧化铝层)上形成保护层21b，在保护层21b上形成导电层21。阻挡绝缘层21a包含铝(al、第2元素)，保护层21b包含碳(c、第3元素)与铝(al、第2元素)的结合，导电层21包含钼(mo、第1元素)。在形成保护层21b时，供给包含碳、氮(n、第3元素)和硫(s、第3元素)中的任一种的气体(第1气体)。在形成导电层21时，供给包含钼(mo、第1元素)的材料气体，供给对材料气体进行还原的包含氢的气体(h2、还原气体)。
[0096]
另外，在本实施方式涉及的半导体装置100的制造方法中，在基板10的上方交替地层叠多个绝缘层22(第1绝缘层)和多个牺牲层23而形成层叠体2，在多个绝缘层22和多个牺
牲层23上共同地形成在层叠体2的层叠方向(z方向)上延伸的多个缝隙st(第1开口部)，经由多个缝隙st除去多个牺牲层23，在多个绝缘层22之间形成除去了多个牺牲层23而得到的多个空间s2，经由缝隙st向多个空间s2供给第1气体、材料气体以及还原气体，经由多个缝隙st在多个空间s2分别形成阻挡绝缘层21a(氧化铝(al2o3)层)、保护层21b以及导电层21，保持使多个空间s2各自所设置的阻挡绝缘层21a、保护层21b以及导电层21留置的状态，将设置于多个缝隙st的导电层21除去。
[0097]
＜半导体装置100的制造方法＞
[0098]
使用图1、图2以及图18～图25对本实施方式涉及的半导体装置100的制造方法进行说明。图18～图25是用于对本实施方式涉及的半导体装置100的制造方法进行说明的图。本实施方式涉及的半导体装置100的制造方法不限定于图18～图25所示的制造方法。有时省略与图1～图17相同或类似的结构的说明。此外，与图2同样地，在图18～图25中，省略图1所示的元件分离区域10i、有源区域aa、晶体管tr、布线11aa、布线11ab以及绝缘层11d。
[0099]
如图1所示，在基板10内形成元件分离区域10i，在有源区aa内形成晶体管tr。接着，在基板10上形成绝缘层11。绝缘层11例如包括晶体管tr的栅电极、栅绝缘层、布线11aa、布线11ab以及绝缘层11d。即，绝缘层11包括交替地层叠绝缘层和布线层而得到的多层布线构造。形成绝缘层11的材料例如可以使用硅氧化物。接着，在绝缘层11d上形成导电层12。作为形成导电层12的材料，例如可使用钨等的导电性金属。
[0100]
接着，如图18所示，在导电层12上形成半导体层131。接着，在半导体层131上形成中间层13a。作为形成中间层13a的材料，例如可使用氧化硅膜。接着，在中间层13a上形成牺牲层13b。作为形成牺牲层13b的材料，例如可使用掺杂有杂质的硅或不掺杂杂质的硅。接着，在牺牲层13b上形成中间层13c。作为形成中间层13c的材料，例如可使用氧化硅膜。接着，在中间层13c上形成半导体层133。由半导体层131、中间层13a、牺牲层13b、中间层13c以及半导体层133例如形成半导体部13。作为形成半导体部13的材料，例如可使用硅等的半导体材料。作为形成半导体层131、半导体层132以及半导体层133的材料，例如可使用掺杂有杂质的硅或不掺杂杂质的硅。如以上说明的那样形成基体部1。
[0101]
接着，如图18所示，在半导体层133上形成绝缘层2g。接着，在绝缘层2g上形成半导体层134。作为形成绝缘层2g的材料，例如可使用硅氧化物、介电常数比硅氧化物的介电常数高的电介质、金属氧化物等。如以上说明的那样形成半导体部14。接着，在半导体层134上形成绝缘层22b。进一步，在绝缘层22b上交替地层叠牺牲层23和绝缘层22。作为形成绝缘层22的材料，例如可使用硅氧化物。绝缘层22例如为teos层。teos层是将teos(tetra ethyl ortho silicate，四乙氧基硅烷)作为原料的氧化硅层。teos层例如使用cvd(chemical vapor deposition)法来形成。形成绝缘层22b的材料可使用与形成上述的绝缘层22的材料同样的材料。作为形成牺牲层23的材料，例如可使用氮化硅膜。如以上说明的那样，在半导体部13的上方形成层叠体2。
[0102]
接着，如图19所示，在基体部1的一部分以及层叠体2所包括的单元区域(省略图示)中，对层叠体2、半导体层134、绝缘层2g、半导体层133、中间层13c、牺牲层13b、中间层13a以及半导体层131进行各向异性蚀刻，形成存储孔mh。存储孔mh为开口部。存储孔mh形成为在层叠体2的层叠方向上延伸，从层叠体2的上端设置到半导体层131的中途为止。
[0103]
接着，如图20所示，在存储孔mh内形成存储膜220。此时，用图2～图5说明过的覆盖
绝缘层221、电荷捕获层222、隧道绝缘层223按该顺序形成在存储孔mh内。作为形成覆盖绝缘层221的材料，例如可使用硅氧化物。作为形成电荷捕获层222的材料，例如可使用硅氮化物。作为形成隧道绝缘层223的材料，例如可使用硅氧化物、硅氮化物、硅氮氧化物等的绝缘性材料。接着，在存储膜220上形成半导体主体210。作为形成半导体主体210的材料，例如可使用多晶硅等的半导体材料。接着，在半导体主体210上形成芯层230。作为形成芯层230的材料，例如可使用硅氧化物等的绝缘性材料。如以上说明的那样，在存储孔mh的内壁将存储膜220(覆盖绝缘层221、电荷捕获层222、隧道绝缘层223)、半导体主体210、芯层230按该顺序成膜。存储孔mh使用存储膜220、半导体主体210以及芯层230而被填埋。
[0104]
接着，如图21所示，对层叠体2进行各向异性蚀刻，形成缝隙st。缝隙st在层叠体2内沿着z方向延伸，从层叠体2的上端贯通层叠体2而形成到牺牲层13b的中途，共同地设置于绝缘层22和牺牲层13b。缝隙st是与存储孔mh不同的开口部，作为也在x方向上延伸的开口部而形成。缝隙st只要贯通层叠体2，则可以形成为任意的深度。在本实施方式中，存储孔mh在缝隙st之前(先于缝隙st而)形成。在本实施方式中，例如缝隙st被称为第1开口部，存储孔mh被称为第2开口部，开口部也被称为槽。
[0105]
接着，如图22所示，在缝隙st的侧壁上形成阻止层3s。作为形成阻止层3s的材料，例如可使用硅氮化物。在本实施方式中，例如阻止层3s也被称为绝缘体。
[0106]
接着，如图23所示，经由缝隙st除去(蚀刻)中间层13c、牺牲层13b、中间层13a，而埋入半导体层132。此时，阻止层3s覆盖缝隙st的内壁，因此，绝缘层22不会被蚀刻。形成半导体层132的材料可以使用与形成上述的半导体层131和半导体层133的材料同样的材料。例如，作为形成半导体层132的材料，可使用掺杂有杂质的硅或不掺杂杂质的硅。
[0107]
接着，如图24所示，使用热磷酸溶液，经由缝隙st，对牺牲层23与阻止层3s一起进行各向同性蚀刻。热磷酸溶液相对于氧化硅膜和硅而选择性地对氮化硅膜进行蚀刻。因此，如图24所示，保持使绝缘层22留置的状态，牺牲层23被选择性地除去(蚀刻)，在y方向和x方向上形成空间s2。此时，牺牲层23的蚀刻是在y方向上从缝隙st向存储孔mh发展的。覆盖绝缘层221由氧化硅膜形成，因此，牺牲层23的蚀刻停止于覆盖绝缘层221。因此，在z方向上相邻的多个绝缘层22之间，空间s2从缝隙st设置到存储孔mh的覆盖绝缘层221。覆盖绝缘层221是为了保护电荷捕获层222而设置的，因此，既可以是与绝缘层22不相接的覆盖绝缘层221与被蚀刻的牺牲层23一起被除去，也可以是与绝缘层22不相接的覆盖绝缘层221的一部分不与牺牲层23一起被除去而残留下来。
[0108]
接着，如图25所示，形成导电层21。对于导电层21的形成，使用图7～图11来进行了详细的说明，因此，在此简单地进行说明。如使用图7～图11以及图12说明过的那样，使用热cvd法或ald法等，经由缝隙st，在空间s2的内壁较薄地形成氧化铝(al2o3)来作为阻挡绝缘层21a。接着，使用热cvd法等，经由缝隙st例如供给包含碳(c)的第1气体(包含ch4的气体)，在阻挡绝缘层21a上较薄地形成保护层21b，该保护层21b包括包含铝(al)与碳(c)的结合的层。接着，使用热cvd法等，经由缝隙st交替地供给包含钼(mo)的原料气体(包含moo2cl2的气体)和还原气体(氢(h2)气体)，在阻挡绝缘层21a上形成导电层21。此时，导电层21也形成在缝隙st内的绝缘层22的侧壁。另外，缝隙st在层叠体2内沿着z方向延伸，从层叠体2的上端贯通层叠体2，共同地设置于绝缘层22和导电层21。层叠体2所包括的缝隙st，与绝缘层22的一部分、阻挡绝缘层21a(图9～图11)的一部分、保护层21b(图9～图11)的一部分以及导电
层21的一部分相接。
[0109]
接着，保持使在绝缘层22间的空间s2内所填充的钼留置的状态，将在缝隙st内的绝缘层22的侧壁所设置的导电层21除去。例如，使用包含磷酸的混合液，经由缝隙st通过湿法蚀刻对在绝缘层22的侧壁所设置的导电层21进行蚀刻。其结果，在z方向上排列的多个空间s2中的保护层21b的内侧所设置的导电层21相互电切离而形成多个导电层21(字线wl)。
[0110]
接着，如图2所示，在缝隙st内填充绝缘层3。作为形成绝缘层3的材料，例如可使用氧化硅膜等的绝缘材料。然后，如图1所示，形成接触部cb(图1)、位线bl(图1)、布线等。如以上说明的那样，形成本实施方式涉及的半导体装置100(图1)。
[0111]
在将本实施方式应用于非易失性存储器以外的半导体装置的情况下，例如在x方向、y方向、z方向中的任一方向上相邻的多个绝缘层之间形成导电层(例如钼)。该导电层例如可以作为布线来使用。
[0112]
以上对本公开的几个实施方式的构成、制造方法等进行了说明，但这些构成、制造方法等是作为例子提示的，并不是意在限定发明的范围。这些新的实施方式能够以其他各种各样的方式来实施，在不脱离发明的宗旨的范围内，既可以适当地组合来实施，也可以进行各种省略、置换、变更。这些实施方式、实施方式的构成、制造方法等或其变形包含在发明的范围、宗旨内，并且，包含在权利要求书记载的发明及其等同的范围内。