技术特征：
1.一种半导体器件，包括：衬底上的栅电极结构，所述栅电极结构包括在与所述衬底的上表面垂直的第一方向上彼此间隔开并且以台阶形状堆叠的栅电极；沟道，延伸穿过所述栅电极结构，所述沟道包括：第一部分，在所述衬底上沿所述第一方向延伸；以及第二部分，在所述第一部分上沿所述第一方向延伸并且与所述第一部分接触，所述第二部分的下表面的宽度小于所述第一部分的上表面的宽度；以及蚀刻停止层，在所述栅电极结构的侧壁上并且与所述栅电极中的至少一个栅电极接触，所述蚀刻停止层在与所述衬底的上表面实质上平行的水平方向上与所述沟道的所述第一部分的上部重叠，其中，与所述蚀刻停止层接触的所述至少一个栅电极是包括绝缘材料的虚设栅电极。2.根据权利要求1所述的半导体器件，其中所述虚设栅电极包括氮化物，并且所述蚀刻停止层包括氧化物。3.根据权利要求1所述的半导体器件，其中所述栅电极中的设置在所述虚设栅电极的正上方或正下方的水平处的栅电极不被施加电信号。4.根据权利要求1所述的半导体器件，还包括接触插塞，所述接触插塞电连接到所述栅电极中的除所述虚设栅电极之外的相应的栅电极。5.根据权利要求4所述的半导体器件，还包括上配线，所述上配线电连接到所述接触插塞并且向所述接触插塞施加电信号，其中，所述上配线不与所述栅电极中的设置在所述虚设栅电极的正上方或正下方的水平处的栅电极电连接。6.根据权利要求1所述的半导体器件，其中所述栅电极中的每一个栅电极在与所述衬底的上表面实质上平行的第二方向上延伸，并且所述栅电极在所述第二方向上的端部被设置为形成沿所述第二方向布置的阶梯。7.根据权利要求6所述的半导体器件，其中所述蚀刻停止层在所述第二方向上延伸，并且在平面图中，所述蚀刻停止层在所述第二方向上的端部与所述虚设栅电极在所述第二方向上的端部对准。8.根据权利要求1所述的半导体器件，其中所述沟道的所述第一部分的除了所述第一部分的上部之外的部分的宽度从所述部分的底部朝向顶部以第一增加率增大，并且所述沟道的所述第一部分的上部的宽度从所述上部的底部朝向顶部以大于所述第一增加率的第二增加率增大。9.根据权利要求1所述的半导体器件，其中所述沟道的所述第一部分具有杯状形状，并且所述沟道的所述第二部分具有连接到所述第一部分的圆柱形状。10.根据权利要求9所述的半导体器件，还包括：电荷存储结构，覆盖所述沟道的外侧壁；填充图案，接触所述沟道的内侧壁并且具有柱状形状；以及焊盘，在所述沟道和所述填充图案的上表面上，所述焊盘接触所述电荷存储结构的内侧壁。11.一种半导体器件，包括：
衬底上的栅电极结构，所述栅电极结构包括在与所述衬底的上表面垂直的第一方向上彼此间隔开并且以台阶形状堆叠的栅电极；存储器沟道结构，延伸穿过所述栅电极结构，所述存储器沟道结构包括：沟道，包括：第一部分，在所述衬底上沿所述第一方向延伸；以及第二部分，在所述第一部分上沿所述第一方向延伸并且与所述第一部分接触，所述第二部分的下表面的宽度小于所述第一部分的上表面的宽度；电荷存储结构，在所述沟道的外侧壁上；填充图案，接触所述沟道的内侧壁并且具有柱状形状；以及焊盘，在所述沟道和所述填充图案的上表面上，所述焊盘接触所述电荷存储结构的内侧壁；蚀刻停止层，在所述栅电极结构的侧壁上并且与所述栅电极中的虚设栅电极接触，所述虚设栅电极包括绝缘材料，并且所述蚀刻停止层在与所述衬底的上表面实质上平行的水平方向上与所述沟道的所述第一部分的上部重叠；接触插塞，电连接到所述栅电极中的除所述虚设栅电极之外的相应的栅电极；以及第一上配线，电连接到所述接触插塞并且向所述接触插塞施加电信号。12.根据权利要求11所述的半导体器件，其中所述虚设栅电极是分别处于多个水平处的多个虚设栅电极之一。13.根据权利要求11所述的半导体器件，其中所述虚设栅电极包括氮化物，并且所述蚀刻停止层包括氧化物。14.根据权利要求11所述的半导体器件，其中所述第一上配线不与所述栅电极中的设置在所述虚设栅电极的正上方或正下方的水平处的栅电极电连接。15.根据权利要求11所述的半导体器件，其中所述栅电极中的每一个栅电极在与所述衬底的上表面实质上平行的第二方向上延伸，并且所述栅电极在所述第二方向上的端部被设置为形成沿所述第二方向布置的阶梯。16.根据权利要求15所述的半导体器件，其中所述蚀刻停止层在所述第二方向上延伸，并且在平面图中，所述蚀刻停止层在所述第二方向上的端部与所述虚设栅电极在所述第二方向上的端部对准。17.根据权利要求11所述的半导体器件，其中所述沟道的所述第一部分具有杯状形状，并且所述沟道的所述第二部分具有连接到所述第一部分的圆柱形状。18.根据权利要求11所述的半导体器件，还包括：下配线，在所述衬底下方；通孔，在所述第一方向上延伸穿过所述衬底，所述通孔电连接到所述下配线之一；以及所述通孔上的第二上配线，所述第二上配线与所述通孔电连接。19.一种电子系统，包括：控制器；以及半导体器件，通过输入/输出焊盘电连接到所述控制器，所述半导体器件包括：外围电路配线，电连接到所述输入/输出焊盘；以及存储单元结构，电连接到所述外围电路配线，所述存储单元结构包括：
衬底上的栅电极结构，所述栅电极结构包括在与所述衬底的上表面垂直的第一方向上彼此间隔开并且以台阶形状堆叠的栅电极；沟道，延伸穿过所述栅电极结构，所述沟道包括：第一部分，在所述衬底上沿所述第一方向延伸；以及第二部分，在所述第一部分上沿所述第一方向延伸并且与所述第一部分接触，所述第二部分的下表面的宽度小于所述第一部分的上表面的宽度；电荷存储结构，在所述沟道的外侧壁上；以及蚀刻停止层，在所述栅电极结构的侧壁上并且与所述栅电极中的虚设栅电极接触，所述虚设栅电极包括绝缘材料，并且所述蚀刻停止层在与所述衬底的上表面实质上平行的水平方向上与所述沟道的所述第一部分的上部重叠。20.根据权利要求19所述的电子系统，还包括：填充图案，接触所述沟道的内侧壁并且具有柱状形状；焊盘，在所述沟道和所述填充图案的上表面上，并且接触所述电荷存储结构的内侧壁；接触插塞，电连接到所述栅电极中的除所述虚设栅电极之外的相应的栅电极；以及上配线，电连接到所述接触插塞并且向所述接触插塞施加电信号。
技术总结
本申请提供了一种半导体器件和包括半导体器件的电子系统。所述半导体器件，包括：衬底上的栅电极结构；沟道，延伸穿过栅电极结构；以及蚀刻停止层，在栅电极结构的侧壁上。栅电极结构包括在第一方向上彼此间隔开并且以阶梯形状堆叠的栅电极。沟道包括第一部分和与第一部分接触的第二部分。第二部分的下表面的宽度小于第一部分的上表面的宽度。蚀刻停止层接触栅电极中的至少一个栅电极，并且在水平方向上与沟道的第一部分的上部重叠。接触蚀刻停止层的至少一个栅电极是包括绝缘材料的虚设栅电极。极。极。
技术研发人员：文齐琡 林周永 金钟秀 沈善一 李海旻 赵源锡
受保护的技术使用者：三星电子株式会社
技术研发日：2021.08.02
技术公布日：2022/3/15