半导体器件及其制造方法与流程

1.本发明涉及半导体集成电路制造领域，特别涉及一种半导体器件及其制造方法。


背景技术：

2.图像传感器作为摄像设备的核心部件，通过将光信号转换成电信号实现图像拍摄功能。以cmos图像传感器(cmos image sensors，cis)为例，其具有低功耗和高信比的优点，使得其在各种领域内得到了广泛应用。
3.其中，对于背照式(back
‑
side illumination，bsi)cis，在现有的制造工艺中，将像素晶圆的正面与承载晶圆进行键合之后，会在像素晶圆背面的衬底上形成焊盘以及网格状的金属栅格，并在金属栅格的网格内形成滤光镜(color filter)矩阵。
4.并且，通过在像素晶圆背面形成大面积的贯穿衬底的深沟槽，并将焊盘形成于深沟槽中，使得能够通过深沟槽中的焊盘将形成于像素晶圆正面的金属互连结构从像素晶圆的背面接出。但是，由于深沟槽占用面积大，且贯穿衬底，使得能够形成器件结构的衬底的尺寸被占用，导致不利于芯片尺寸的减小；并且，由于通过深沟槽中的焊盘将像素晶圆正面的金属互连结构从像素晶圆的背面接出，使得像素晶圆正面的金属互连结构的布线很复杂才能实现与焊盘电连接，导致工艺难度提高。
5.因此，如何将芯片尺寸进一步减小以及降低像素晶圆正面的金属互连结构的布线复杂程度是目前亟需解决的问题。


技术实现要素：

6.本发明的目的在于提供一种半导体器件及其制造方法，使得芯片尺寸能够进一步减小，且使得第一晶圆正面的金属互连结构的布线复杂程度得到降低。
7.为实现上述目的，本发明提供了一种半导体器件，包括：
8.提供一衬底和形成于所述衬底正面的器件层，所述器件层中形成有金属互连结构，所述衬底的正面和背面为相对的面，所述衬底包括器件区和焊盘区；
9.在所述焊盘区的衬底背面上形成沟槽以及从所述沟槽的底面穿通至所述金属互连结构的顶面的通孔，且所述衬底背面以及所述沟槽、所述通孔表面随形覆盖有第一绝缘介质层；
10.形成填充于所述通孔中的第一金属层，并在所述沟槽中形成焊盘结构，所述焊盘结构通过所述第一金属层与所述金属互连结构电性连接，且所述第一金属层、所述焊盘结构通过所述第一绝缘介质层均与所述衬底绝缘；
11.填充第二绝缘介质层于所述沟槽中，所述第二绝缘介质层将所述焊盘结构掩埋在内；
12.平坦化所述第二绝缘介质层并去除所述器件区的衬底背面部分厚度的所述第一绝缘介质层，所述第一绝缘介质层位于所述器件区衬底背面的厚度小于位于所述焊盘区衬底背面的厚度；
13.在剩余的所述第一绝缘介质层上依次覆盖第二金属层和介质盖帽层，刻蚀所述介质盖帽层和所述第二金属层，以形成金属栅格层以及遮挡层，所述金属栅格层位于所述器件区的第一绝缘介质层上，所述遮挡层从所述器件区延伸至所述焊盘区，所述遮挡层在所述器件区与所述焊盘区交界处呈台阶状。
14.可选地，在所述焊盘区的衬底背面上形成沟槽以及从所述沟槽的底面穿通至所述金属互连结构的顶面的通孔，且所述衬底背面以及所述沟槽、所述通孔表面随形覆盖有第一绝缘介质层的步骤包括：
15.从所述焊盘区的衬底背面刻蚀部分厚度的所述衬底，以形成沟槽；
16.形成第一通孔于所述沟槽的底面，所述第一通孔贯穿所述衬底，以暴露出所述器件层；
17.形成第一绝缘介质层于所述衬底的背面以及所述第一通孔、所述沟槽的内表面上；以及，
18.刻蚀所述第一通孔底面的所述第一绝缘介质层以及部分厚度的所述器件层，以形成暴露出所述金属互连结构的第二通孔，所述第一通孔和所述第二通孔构成所述通孔。
19.可选地，所述第一绝缘介质层包括依次随形覆盖所述衬底背面以及所述沟槽、所述通孔表面的第一氧化层、氮化层和第二氧化层。
20.可选地，平坦化所述第二绝缘介质层并去除所述器件区的衬底背面部分厚度的所述第一绝缘介质层的步骤包括：
21.平坦化所述焊盘区的所述第二绝缘介质层至所述氮化层；
22.去除所述器件区衬底背面的所述第二氧化层和所述氮化层，保留至少部分厚度的所述第一氧化层。
23.可选地，所述半导体器件的制造方法还包括：
24.形成开口于所述第二绝缘介质层中，所述开口暴露出所述焊盘结构。
25.本发明还提供了一种半导体器件，包括：
26.衬底和形成于所述衬底正面的器件层，所述器件层中形成有金属互连结构，所述衬底的正面和背面为相对的面，所述衬底包括器件区和焊盘区；所述焊盘区的衬底背面上形成有沟槽，且所述沟槽位于部分厚度的所述衬底中，所述金属互连结构和所述沟槽之间形成有通孔，所述沟槽与所述通孔连通，且所述通孔暴露出所述金属互连结构；
27.第一金属层，填充于所述通孔中，所述第一金属层与所述金属互连结构电连接；
28.焊盘结构，形成于所述沟槽中，所述焊盘结构与所述第一金属层电连接，且所述衬底背面以及所述沟槽、所述通孔表面随形覆盖有第一绝缘介质层，所述第一金属层、所述焊盘结构通过所述第一绝缘介质层均与所述衬底绝缘；所述第一绝缘介质层位于所述器件区衬底背面的厚度小于位于所述焊盘区衬底背面的厚度；
29.第二绝缘介质层，填充于所述沟槽中，且所述第二绝缘介质层中形成有暴露出所述焊盘结构的开口；
30.金属栅格层以及遮挡层，所述金属栅格层位于所述器件区第一绝缘介质层上，所述遮挡层从所述器件区延伸至所述焊盘区，所述遮挡层在所述器件区与所述焊盘区交界处呈台阶状。
31.可选地，所述通孔包括依次形成于所述沟槽和所述金属互连结构之间的第一通孔
和第二通孔，所述第一通孔贯穿所述衬底，且所述第一通孔和所述沟槽的内表面的所述衬底与所述第一金属层和所述焊盘结构之间形成有第一绝缘介质层；所述第二通孔贯穿部分厚度的所述器件层，以使得所述第二通孔暴露出所述金属互连结构。
32.可选地，所述半导体器件还包括：
33.介质盖帽层，形成于所述金属栅格层和所述遮挡层的远离所述衬底的一面上。
34.可选地，所述金属栅格层和所述遮挡层的材料与所述介质盖帽层的材料的刻蚀选择比高于钨与氧化硅的刻蚀选择比；且所述金属栅格层和所述遮挡层的表面粗糙度小于采用钨形成的结构的表面粗糙度。
35.可选地，所述半导体器件还包括与所述器件层的远离所述衬底的一面键合的第二晶圆。
36.与现有技术相比，本发明的技术方案具有以下有益效果：
37.1、本发明的半导体器件的制造方法，由于用于形成焊盘结构的沟槽形成于部分厚度的第一衬底中，用于形成第一金属层的通孔形成于所述沟槽与金属互连结构之间，使得通过所述焊盘结构和所述第一金属层将形成于第一器件层中的金属互连结构(即位于第一晶圆正面的金属互连结构)接出，进而使得芯片尺寸能够进一步减小，以及使得第一晶圆正面的金属互连结构的布线复杂程度得到降低。
38.2、本发明的半导体器件，通过在部分厚度的第一衬底中形成沟槽，在所述沟槽与金属互连结构之间形成通孔，并在所述沟槽中形成所述焊盘结构以及在所述通孔中形成所述第一金属层，使得通过所述焊盘结构和所述第一金属层将形成于所述第一器件层中的金属互连结构(即位于第一晶圆正面的金属互连结构)接出，进而使得芯片尺寸能够进一步减小，以及使得第一晶圆正面的金属互连结构的布线复杂程度得到降低。
附图说明
39.图1是本发明一实施例的半导体器件的制造方法的流程图；
40.图2a～图2i是图1所示的半导体器件的制造方法中的器件示意图。
41.其中，附图1～图2i的附图标记说明如下：
42.11
‑
第一衬底；111
‑
沟槽；112
‑
第一通孔；113
‑
第二通孔；12
‑
第一器件层；121
‑
金属互连结构；13
‑
第一绝缘介质层；131
‑
第一氧化层；132
‑
氮化层；133
‑
第二氧化层；14
‑
第一金属层；15
‑
焊盘结构；16
‑
第二绝缘介质层；17
‑
第二金属层；171
‑
金属栅格层；172
‑
遮挡层；18
‑
介质盖帽层；19
‑
开口；21
‑
第二衬底；22
‑
第二器件层。
具体实施方式
43.为使本发明的目的、优点和特征更加清楚，以下对本发明提出的半导体器件及其制造方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。本文中“和/或”的含义是二选一或者二者兼具。
44.本发明一实施例提供一种半导体器件的制造方法，参阅图1，图1是本发明一实施例的半导体器件的制造方法的流程图，所述半导体器件的制造方法包括：
45.步骤s1、提供一衬底和形成于所述衬底正面的器件层，所述器件层中形成有金属
互连结构，所述衬底的正面和背面为相对的面，所述衬底包括器件区和焊盘区；
46.步骤s2、在所述焊盘区的衬底背面上形成沟槽以及从所述沟槽的底面穿通至所述金属互连结构的顶面的通孔，且所述衬底背面以及所述沟槽、所述通孔表面随形覆盖有第一绝缘介质层；
47.步骤s3、形成填充于所述通孔中的第一金属层，并在所述沟槽中形成焊盘结构，所述焊盘结构通过所述第一金属层与所述金属互连结构电性连接，且所述第一金属层、所述焊盘结构通过所述第一绝缘介质层均与所述衬底绝缘；
48.步骤s4、填充第二绝缘介质层于所述沟槽中，所述第二绝缘介质层将所述焊盘结构掩埋在内；
49.步骤s5、平坦化所述第二绝缘介质层并去除所述器件区的衬底背面部分厚度的所述第一绝缘介质层，所述第一绝缘介质层位于所述器件区衬底背面的厚度小于位于所述焊盘区衬底背面的厚度；
50.步骤s6、在剩余的所述第一绝缘介质层上依次覆盖第二金属层和介质盖帽层，刻蚀所述介质盖帽层和所述第二金属层，以形成金属栅格层以及遮挡层，所述金属栅格层位于所述器件区的第一绝缘介质层上，所述遮挡层从所述器件区延伸至所述焊盘区，所述遮挡层在所述器件区与所述焊盘区交界处呈台阶状。
51.下面参阅图2a～图2i更为详细的介绍本实施例提供的半导体器件的制造方法，图2a～图2i也是半导体器件的纵向截面示意图。图2a～图2i所示的实施例以应用3d ic的图像传感器为例，但并不以此为限制。
52.按照步骤s1，提供一衬底和形成于所述衬底正面的器件层，所述衬底和所述器件层构成第一晶圆。参阅图2a，为了与第二晶圆上的衬底和器件层区分，所述第一晶圆中的衬底和器件层定义为第一衬底11和第一器件层12，第二晶圆中的衬底和器件层定义为第二衬底21和第二器件层22，所述第一器件层12中形成有金属互连结构121，即所述金属互连结构121形成于所述第一晶圆的正面。
53.所述金属互连结构121可以包括金属互连线以及与金属互连线电连接的焊盘，所述焊盘可以被所述第一器件层12的正面(即远离所述第一衬底11的一面)暴露出来。
54.所述第一器件层12中还可含有其它功能结构，例如像素阵列、晶体管，或者mems微结构(例如振膜、电极等结构)。所述第一晶圆可以为器件晶圆，例如为包含图像传感器的像素阵列的像素晶圆，所述第一晶圆的种类取决于最终要制作的器件的功能。所述第一晶圆可以是单层晶圆的结构，也可以是多层晶圆键合后的结构，如附图2a所示，所述第一晶圆为单层晶圆的结构。
55.所述第一器件层12中的位于所述第一衬底11和所述金属互连结构121之间的部分可以为绝缘材料层(未图示)，例如所述绝缘材料层可以包括依次形成的第一氧化物层、第一氮化物层和第二氧化物层，所述第二氧化物层与所述金属互连结构121接触，具体地，所述第二氧化物层与所述金属互连线接触。
56.所述绝缘材料层中还可形成有与所述金属互连线电连接的导电插塞等导电结构，以使得所述金属互连线通过所述导电插塞等导电结构与所述第一衬底11电连接。
57.所述第一晶圆可以包括器件区a2以及环绕于所述器件区a2外围的焊盘区a1。
58.另外，在后续形成所述沟槽111于所述第一衬底11的背面之前，将所述第一晶圆的
正面键合于一第二晶圆上。
59.所述第二晶圆可以包括第二衬底21和形成于所述第二衬底21上的第二器件层22。所述第二晶圆可以是逻辑晶圆，其内部形成有cmos电路；所述第二器件层22可以包含mos晶体管、电阻、电容以及金属互连结构(未图示)等，所述第二器件层22中的金属互连结构与所述第一器件层12中的金属互连结构121电连接。所述第二晶圆可以是单层晶圆的结构，也可以是多层晶圆键合后的结构。或者，所述第二晶圆也可以为承载晶圆，无器件功能，在所述第二晶圆上未形成有所述第二器件层22。
60.其中，可以在所述第一器件层12的远离所述第一衬底11的一面上形成第一键合层(未图示)，且在所述第二晶圆上形成第二键合层(未图示)，通过所述第一键合层和所述第二键合层将所述第一晶圆与所述第二晶圆键合。
61.并且，在将所述第一晶圆与所述第二晶圆键合之后，可以对所述第一晶圆的背面的第一衬底11进行减薄，以使得所述第一晶圆的背面的第一衬底11厚度减薄到所需厚度。
62.按照步骤s2，参阅图2a～图2d，在所述焊盘区a1的第一衬底11背面上形成沟槽111以及从所述沟槽111的底面穿通至所述金属互连结构121的顶面的通孔，且所述第一衬底11背面以及所述沟槽111、所述通孔表面随形覆盖有第一绝缘介质层13。
63.所述沟槽111位于部分厚度的所述第一衬底11中，所述第一衬底11的正面和背面为相对的面。
64.参阅图2a，可以从所述焊盘区a1的第一衬底11背面刻蚀部分厚度的所述第一衬底11，以形成所述沟槽111。
65.形成所述通孔于所述沟槽111和所述金属互连结构121之间以及形成所述第一绝缘介质层13的步骤包括：首先，如图2b所示，形成第一通孔112于所述沟槽111的底面，所述第一通孔112贯穿所述第一衬底11，以暴露出所述第一器件层12，或者，所述第一通孔112也可以贯穿所述沟槽111底面的所述第一衬底11以及贯穿位于所述第一衬底11和所述金属互连结构121之间的部分厚度的所述第一器件层12(例如贯穿所述第一氧化物层，或者贯穿第一氧化物层和第一氮化物层)；然后，如图2c所示，形成第一绝缘介质层13于所述第一通孔112和所述沟槽111的内表面上，所述第一绝缘介质层13还覆盖于所述第一衬底11的背面上；接着，如图2d所示，刻蚀所述第一通孔112底面的所述第一绝缘介质层13以及位于所述第一绝缘介质层13和所述金属互连结构之间的所述第一器件层12，以形成暴露出所述金属互连结构121的第二通孔113，所述第一通孔112和所述第二通孔113构成所述通孔。
66.其中，所述第二通孔113的横截面的面积可以小于或等于所述第一通孔112的横截面的面积，所述第一通孔112的横截面的面积小于所述沟槽111的底面的面积。
67.所述第一绝缘介质层13的材质包括氧化硅和介电常数k大于3.9的高k介质中的至少一种。所述第一绝缘介质层13可以为至少两层的堆叠结构(例如一层氧化硅和一层高k介质)。在本实施例中，如图2c所示，所述第一绝缘介质层13包括依次随形覆盖所述第一衬底11背面以及所述沟槽111、所述第一通孔112表面的第一氧化层131、氮化层132和第二氧化层133。
68.按照步骤s3，参阅图2e，形成填充于所述通孔中的第一金属层14，并在所述沟槽111中形成焊盘结构15，所述焊盘结构15通过所述第一金属层14与所述金属互连结构121电性连接，且所述第一金属层14、所述焊盘结构15通过所述第一绝缘介质层13均与所述第一
衬底11绝缘。
69.其中，可以同时形成所述第一金属层14和所述焊盘结构15，此时，所述第一金属层14和所述焊盘结构15的材质相同；或者，先后形成所述第一金属层14和所述焊盘结构15，此时，所述第一金属层14和所述焊盘结构15的材质可以相同或不同。所述第一金属层14和所述焊盘结构15的材质均为金属材料，例如为钨、铝、铜、金和银等中的至少一种。
70.所述第一金属层14与所述第一通孔112侧壁的第一衬底11之间的第一绝缘介质层13、所述第一金属层14与所述第二通孔113侧壁的第一衬底11之间的第一绝缘介质层13、所述第二通孔113侧壁的第一器件层12(例如第一氧化物层，或者第一氧化物层和第一氮化物层)能够阻挡所述第一金属层14中的金属扩散到所述第一衬底11中以及防止电压击穿，所述焊盘结构15与所述沟槽111内表面的第一衬底11之间的第一绝缘介质层13也能阻挡所述焊盘结构15中的金属扩散到所述第一衬底11中以及防止电压击穿。
71.所述焊盘结构15可以包括焊盘(未图示)以及与所述焊盘电连接的金属布线层(未图示)，因此，可以在所述沟槽111中形成所需的金属布线层的布线结构。
72.按照步骤s4，参阅图2f，填充第二绝缘介质层16于所述沟槽111中，所述第二绝缘介质层16可以将所述沟槽111填满，所述焊盘结构15的远离所述第一金属层14的一面可以低于所述第一衬底11的背面，所述第二绝缘介质层16将所述焊盘结构15掩埋在内。
73.按照步骤s5，继续参阅图2f，平坦化所述第二绝缘介质层16并去除所述器件区a2的第一衬底11背面部分厚度的所述第一绝缘介质层13，所述第一绝缘介质层13位于所述器件区a2的第一衬底11背面的厚度小于位于所述焊盘区a1的第一衬底11背面的厚度。
74.若所述第一绝缘介质层13包括第一氧化层131、氮化层132和第二氧化层133，则平坦化所述第二绝缘介质层16并去除所述器件区a2的第一衬底11背面部分厚度的所述第一绝缘介质层13的步骤包括：首先，平坦化所述焊盘区a1的所述第二绝缘介质层16以及所述焊盘区a1的部分厚度的第一绝缘介质层13，直至所述氮化层132，即以所述氮化层132为平坦化处理的停止层，去除了所述焊盘区a1的第一衬底11背面的第二氧化层133，平坦化后的第二绝缘介质层16的顶面与所述焊盘区a1的第一衬底11背面的氮化层132的顶面齐平；然后，采用化学机械研磨或刻蚀工艺去除所述器件区a2的第一衬底11背面的所述第二氧化层133和所述氮化层132，仅保留部分厚度或全部厚度的所述第一氧化层131，以避免所述氮化层132挡光。由于所述焊盘区a1的第一衬底11背面保留有所述氮化层132和所述第一氧化层131，而所述器件区a2的第一衬底11背面仅保留有所述第一氧化层131，那么，所述第一绝缘介质层13位于所述器件区a2的第一衬底11背面的厚度小于位于所述焊盘区a1的第一衬底11背面的厚度。
75.按照步骤s6，参阅图2g～图2h，在剩余的所述第一绝缘介质层13上依次覆盖第二金属层17和介质盖帽层18，刻蚀所述介质盖帽层18和所述第二金属层17，以形成金属栅格层171以及遮挡层172，所述金属栅格层171位于所述器件区a2的第一绝缘介质层13上，所述遮挡层172从所述器件区a2延伸至所述焊盘区a1，所述遮挡层172在所述器件区a2与所述焊盘区a1交界处呈台阶状。
76.如图2g所示，所述第二金属层17和所述介质盖帽层18从所述器件区a2的第一氧化层131上延伸至所述焊盘区a1的氮化层132上，并刻蚀所述介质盖帽层18形成暴露出所述第二金属层17的图案；参阅图2h，刻蚀去除暴露出的所述第二金属层17，以形成位于所述器件
区a2的第一氧化层131上的金属栅格层171以及从所述器件区a2的第一氧化层131上延伸至所述焊盘区a1的氮化层132上的遮挡层172。
77.另外，所述半导体器件的制造方法还包括：形成钝化层(未图示)于所述金属栅格层171和所述遮挡层172的侧壁上，以用于防止水汽等，所述钝化层还可将所述介质盖帽层18、剩余的所述第一绝缘介质层13以及平坦化后的所述第二绝缘介质层16掩埋在内。
78.所述半导体器件的制造方法还包括：形成开口19于所述钝化层和所述第二绝缘介质层16中，所述开口19暴露出所述焊盘结构15，如图2i所示，所述开口19暴露出所述焊盘结构15的远离所述第一金属层14的部分表面，以使得通过所述焊盘结构15将所述第一晶圆正面的所述金属互连结构121接出。
79.其中，所述遮挡层172用于阻挡光线进入所述器件区a2和所述焊盘区a1的交界处的第一晶圆内，且可以用于散热；所述金属栅格层171呈网格状分布，网格内可形成滤光层(未图示)。
80.所述第二金属层17的材质为金属材料，例如为钨、铝、铜、金和银等中的至少一种，所述介质盖帽层18的材质为氧化硅、氮氧化硅、氮化硅和碳氧化硅等绝缘材料中的至少一种。
81.所述第二金属层17的材料与所述介质盖帽层18的材料的刻蚀选择比高于钨与氧化硅的刻蚀选择比，且所述第二金属层17的表面粗糙度小于采用钨形成的结构的表面粗糙度。例如，所述第二金属层17的材料可以为铝，铝与氧化硅的刻蚀选择比高于钨与氧化硅的刻蚀选择比，采用铝形成的所述第二金属层17的表面粗糙度小于采用钨形成的结构的表面粗糙度。
82.从上述半导体器件的制造方法可知，本发明通过在部分厚度的所述第一衬底11中形成所述沟槽111，在所述沟槽111与所述金属互连结构121之间形成所述通孔，并在所述沟槽111中形成所述焊盘结构15以及在所述通孔中形成所述第一金属层14，使得通过所述焊盘结构15和所述第一金属层14将形成于所述第一器件层12中的金属互连结构121(即位于第一晶圆正面的金属互连结构121)接出。与现有的在像素晶圆的背面形成贯穿衬底的深沟槽(导致整个厚度的衬底中的深沟槽所在的区域无法再形成器件结构)以及在深沟槽中形成焊盘的半导体器件结构相比，由于本发明中的用于形成焊盘结构15的沟槽111仅占用了部分厚度的所述第一衬底11，使得所述沟槽111与所述第一器件层12之间的所述第一衬底11中还能够形成器件结构，从而使得芯片尺寸能够进一步减小；并且，与现有的仅通过焊盘将像素晶圆正面的金属互连结构接出的半导体器件结构相比，由于本发明中的所述通孔直接从所述第一衬底11中贯穿到所述第一器件层12中，所述焊盘结构15与所述金属互连结构121之间的电连接仅需通过位于所述通孔中的第一金属层14这种简单的结构实现，无需通过将所述金属互连结构121的布线结构复杂化实现，从而使得所述金属互连结构121的布线复杂程度降低，而且，由于所述焊盘结构15在所述沟槽111中也可以形成所需的布线结构，相当于将所述金属互连结构121中的部分的布线结构通过所述第一金属层14转移到了所述第一衬底11背面的沟槽111中，从而进一步降低了所述金属互连结构121的布线复杂程度。
83.并且，为了确保所述焊盘结构15的电接出等性能，所述焊盘结构15的厚度大于所述金属栅格层171和所述遮挡层172的厚度，本发明将所述焊盘结构15制作于所述第一衬底11背面的沟槽111中，也能避免所述焊盘结构15直接形成于所述第一衬底11背面所导致的
半导体器件背面的高度不平整，进而避免导致后续覆盖在所述半导体器件背面的所述滤光层的表面高低不平的问题。
84.另外，由于像素尺寸减小、像素数量增加和金属栅格层的厚度增加是目前半导体技术的发展趋势。若要求所述半导体器件中的所述金属栅格层171的厚度很大，并且，在以所述介质盖帽层18为掩膜刻蚀所述第二金属层17以形成所述金属栅格层171时，若所述第二金属层17的材料与所述介质盖帽层18的材料的刻蚀选择比很低，例如，所述第二金属层17的材料为钨且所述介质盖帽层18的材料为氧化硅(二者的刻蚀选择比很低)，则会导致在刻蚀所述第二金属层17时，所述介质盖帽层18也在被快速的刻蚀去除(厚度减薄)，那么，需要很大厚度的所述介质盖帽层18才能完成对所述第二金属层17的刻蚀，从而导致形成所述介质盖帽层18的工艺难度提高，且刻蚀所述第二金属层17的工艺难度也提高，且导致刻蚀形成的所述金属栅格层171的形貌的规整性降低。因此，本发明通过选择所述第二金属层17的材料与所述介质盖帽层18的材料的刻蚀选择比高于钨与氧化硅的刻蚀选择比，使得形成所述介质盖帽层18以及形成厚度很大的所述金属栅格层171的工艺难度降低，并且提高了所述金属栅格层171的形貌的规整性。
85.并且，由于当所述第二金属层17的材质为钨时，采用化学气相沉积工艺(cvd)形成的所述金属层17的表面非常粗糙，导致形成的所述金属栅格层171的高度的均一性差，进而导致后续覆盖在半导体器件背面的滤光层的表面高低不平，从而导致光照射在所述滤光层上之后成像的均一性变差，影响光学性能。因此，本发明中形成的所述第二金属层17的表面粗糙度小于采用钨形成的结构的表面粗糙度，使得所述金属栅格层171的高度的均一性得到提高，进而使得光学性能得到提高。
86.基于同一发明思路，本发明一实施例提供了一种半导体器件，所述半导体器件包括：衬底和形成于所述衬底正面的器件层，所述器件层中形成有金属互连结构，所述衬底的正面和背面为相对的面，所述衬底包括器件区和焊盘区；所述焊盘区的衬底背面上形成有沟槽，且所述沟槽位于部分厚度的所述衬底中，所述金属互连结构和所述沟槽之间形成有通孔，所述沟槽与所述通孔连通，且所述通孔暴露出所述金属互连结构；所述第一金属层填充于所述通孔中，所述第一金属层与所述金属互连结构电连接；所述焊盘结构形成于所述沟槽中，所述焊盘结构与所述第一金属层电连接，且所述衬底背面以及所述沟槽、所述通孔表面随形覆盖有第一绝缘介质层，所述第一金属层、所述焊盘结构通过所述第一绝缘介质层均与所述衬底绝缘；所述第一绝缘介质层位于所述器件区衬底背面的厚度小于位于所述焊盘区衬底背面的厚度；第二绝缘介质层，填充于所述沟槽中，且所述第二绝缘介质层中形成有暴露出所述焊盘结构的开口；金属栅格层以及遮挡层，所述金属栅格层位于所述器件区第一绝缘介质层上，所述遮挡层从所述器件区延伸至所述焊盘区，所述遮挡层在所述器件区与所述焊盘区交界处呈台阶状。
87.下面参阅图2i详细描述本实施例提供的半导体器件。图2i也是半导体器件的纵向截面示意图。图2i所示的实施例以应用3d ic的图像传感器为例，但并不以此为限制。
88.所述衬底和形成于所述衬底正面的器件层构成第一晶圆。为了与第二晶圆上的衬底和器件层区分，所述第一晶圆中的衬底和器件层定义为第一衬底11和第一器件层12，第二晶圆中的衬底和器件层定义为第二衬底21和第二器件层22，所述第一器件层12中形成有金属互连结构121，即所述金属互连结构121形成于所述第一晶圆的正面。
89.所述金属互连结构121可以包括金属互连线以及与金属互连线电连接的焊盘，所述焊盘可以被所述第一器件层12的正面(即远离所述第一衬底11的一面)暴露出来。
90.所述第一器件层12中还可含有其它功能结构，例如像素阵列、晶体管，或者mems微结构(例如振膜、电极等结构)。所述第一晶圆可以为器件晶圆，例如为包含图像传感器的像素阵列的像素晶圆，所述第一晶圆的种类取决于最终要制作的器件的功能。所述第一晶圆可以是单层晶圆的结构，也可以是多层晶圆键合后的结构，如附图2i所示，所述第一晶圆为单层晶圆的结构。
91.所述第一器件层12中的位于所述第一衬底11和所述金属互连结构121之间的部分可以为绝缘材料层(未图示)，例如所述绝缘材料层可以包括依次形成的第一氧化物层、第一氮化物层和第二氧化物层，所述第二氧化物层与所述金属互连结构121接触，具体地，所述第二氧化物层与所述金属互连线接触。
92.所述绝缘材料层中还可形成有与所述金属互连线电连接的导电插塞等导电结构，以使得所述金属互连线通过所述导电插塞等导电结构与所述第一衬底11电连接。
93.所述第一晶圆可以包括器件区a2以及环绕于所述器件区a2外围的焊盘区a1。
94.另外，所述半导体器件还包括与所述第一器件层12的远离所述第一衬底11的一面键合的第二晶圆。
95.所述第二晶圆可以包括第二衬底21和形成于所述第二衬底21上的第二器件层22。所述第二晶圆可以是逻辑晶圆，其内部形成有cmos电路；所述第二器件层22可以包含mos晶体管、电阻、电容以及金属互连结构(未图示)等，所述第二器件层22中的金属互连结构与所述第一器件层12中的金属互连结构121电连接。所述第二晶圆可以是单层晶圆的结构，也可以是多层晶圆键合后的结构。或者，所述第二晶圆也可以为承载晶圆，无器件功能，在所述第二晶圆上未形成有所述第二器件层22。
96.其中，所述第一器件层12的远离所述第一衬底11的一面上可形成有第一键合层(未图示)，且所述第二晶圆上形成有第二键合层(未图示)，通过所述第一键合层和所述第二键合层将所述第一晶圆与所述第二晶圆键合。
97.所述焊盘区a1的第一衬底11的背面形成有沟槽(未图示)，且所述沟槽位于部分厚度的所述第一衬底11中，所述第一衬底11的正面和背面为相对的面。
98.所述金属互连结构121和所述沟槽之间形成有通孔(未图示)，所述沟槽与所述通孔连通，且所述通孔暴露出所述金属互连结构121。
99.所述通孔可以包括依次形成于所述沟槽和所述金属互连结构121之间的第一通孔(未图示)和第二通孔(未图示)，所述第一通孔与所述沟槽连接且贯穿所述第一衬底11，或者，所述第一通孔也可以贯穿所述沟槽底面的所述第一衬底11以及贯穿位于所述第一衬底11和所述金属互连结构121之间的部分厚度的所述第一器件层12(例如贯穿所述第一氧化物层，或者贯穿第一氧化物层和第一氮化物层)；所述第二通孔贯穿部分厚度的所述第一器件层12，以使得所述第二通孔暴露出所述金属互连结构121。
100.在所述焊盘区a1，所述沟槽与所述通孔的位置对应连通。
101.其中，所述第二通孔的横截面的面积可以小于或等于所述第一通孔的横截面的面积，所述第一通孔的横截面的面积小于所述沟槽的底面的面积。
102.所述第一金属层14填充于所述通孔中，所述第一金属层14与所述金属互连结构
121电连接。
103.所述焊盘结构15形成于所述沟槽中，所述焊盘结构15与所述第一金属层14电连接。
104.所述焊盘结构15可以包括焊盘(未图示)以及与所述焊盘电连接的金属布线层(未图示)，因此，可以在所述沟槽中形成所需的金属布线层的布线结构。
105.所述第一金属层14和所述焊盘结构15的材质可以相同或不同。所述第一金属层14和所述焊盘结构15的材质均为金属材料，例如为钨、铝、铜、金和银等中的至少一种。
106.所述第一衬底11背面以及所述沟槽、所述通孔表面随形覆盖有第一绝缘介质层13，所述第一金属层14、所述焊盘结构15通过所述第一绝缘介质层13均与所述第一衬底11绝缘；所述第一绝缘介质层13位于所述器件区a2的第一衬底11背面的厚度小于位于所述焊盘区a1的第一衬底11背面的厚度。
107.所述第二通孔贯穿所述第一通孔底面的所述第一绝缘介质层13以及位于所述第一绝缘介质层13和所述金属互连结构121之间的所述第一器件层12，以暴露出所述金属互连结构121。
108.所述第一绝缘介质层13的材质包括氧化硅和介电常数k大于3.9的高k介质中的至少一种。所述第一绝缘介质层13可以为至少两层的堆叠结构(例如一层氧化硅和一层高k介质)。
109.所述沟槽和所述通孔表面的第一绝缘介质层13可以包括依次随形覆盖于所述沟槽、所述第一通孔表面的第一氧化层131、氮化层132和第二氧化层133。所述焊盘区a1的第一衬底11背面的第一绝缘介质层13可以包括所述氮化层132和所述第一氧化层131，而所述器件区a2的第一衬底11背面的第一绝缘介质层13可以包括所述第一氧化层131，以使得所述第一绝缘介质层13位于所述器件区a2的第一衬底11背面的厚度小于位于所述焊盘区a1的第一衬底11背面的厚度。
110.所述第一金属层14与所述第一通孔侧壁的第一衬底11之间的第一绝缘介质层13、所述第一金属层14与所述第二通孔侧壁的第一衬底11之间的第一绝缘介质层13、所述第二通孔侧壁的第一器件层12(例如第一氧化物层，或者第一氧化物层和第一氮化物层)能够阻挡所述第一金属层14中的金属扩散到所述第一衬底11中以及防止电压击穿，所述焊盘结构15与所述沟槽内表面的第一衬底11之间的第一绝缘介质层13也能阻挡所述焊盘结构15中的金属扩散到所述第一衬底11中以及防止电压击穿。
111.所述第二绝缘介质层16填充于所述沟槽中，且所述第二绝缘介质层16中形成有暴露出所述焊盘结构15的开口19，所述焊盘结构15的远离所述第一金属层14的一面可以低于所述第一衬底11的背面。所述第二绝缘介质层16的顶面与所述焊盘区a1的第一衬底11背面的氮化层132的顶面齐平。
112.所述金属栅格层171形成于所述器件区a2的第一衬底11背面的第一绝缘介质层13上。在本实施例中，所述金属栅格层171位于所述第一氧化层131上。
113.所述遮挡层172从所述器件区a2延伸至所述焊盘区a1，所述遮挡层172在所述器件区a2与所述焊盘区a1交界处呈台阶状。在本实施例中，所述遮挡层172从所述器件区a2的第一氧化层131上延伸至所述焊盘区a1的氮化层132上。
114.所述半导体器件还包括介质盖帽层18，形成于所述金属栅格层171和所述遮挡层
172的远离所述第一衬底11的一面上。
115.另外，所述金属栅格层171和所述遮挡层172的侧壁上还可形成有钝化层(未图示)，以用于防止水汽等，所述钝化层还可将所述介质盖帽层18、所述第一绝缘介质层13以及所述第二绝缘介质层16掩埋在内，所述开口19位于所述钝化层和所述第二绝缘介质层16中，所述开口19暴露出所述焊盘结构15的远离所述第一金属层14的部分表面，以使得通过所述焊盘结构15将所述第一晶圆正面的所述金属互连结构121接出。
116.其中，所述遮挡层172用于阻挡光线进入所述器件区a2和所述焊盘区a1的交界处的第一晶圆内，且可以用于散热；所述金属栅格层171呈网格状分布，网格内可形成有滤光层(未图示)，且滤光层会将所述金属栅格层171和所述遮挡层172掩埋在内。
117.所述金属栅格层171和所述遮挡层172的材质为金属材料，例如为钨、铝、铜、金和银等中的至少一种，所述介质盖帽层18的材质为氧化硅、氮氧化硅、氮化硅和碳氧化硅等绝缘材料中的至少一种。
118.所述金属栅格层171和所述遮挡层172的材料与所述介质盖帽层18的材料的刻蚀选择比高于钨与氧化硅的刻蚀选择比，且所述金属栅格层171和所述遮挡层172的表面粗糙度小于采用钨形成的结构的表面粗糙度。例如，所述金属栅格层171和所述遮挡层172的材料可以为铝，铝与氧化硅的刻蚀选择比高于钨与氧化硅的刻蚀选择比，采用铝形成的所述金属栅格层171和所述遮挡层172的表面粗糙度小于采用钨形成的结构的表面粗糙度。
119.从上述半导体器件的结构可知，由于用于形成所述焊盘结构15的所述沟槽形成于部分厚度的所述第一衬底11中，用于形成所述第一金属层14的所述通孔形成于所述沟槽与所述金属互连结构121之间，使得通过所述焊盘结构15和所述第一金属层14将形成于所述第一器件层12中的金属互连结构121(即位于第一晶圆正面的金属互连结构121)接出。与现有的在像素晶圆的背面形成贯穿衬底的深沟槽(导致整个厚度的衬底中的深沟槽所在的区域无法再形成器件结构)以及在深沟槽中形成焊盘的半导体器件结构相比，由于本发明中的用于形成焊盘结构15的沟槽仅占用了部分厚度的所述第一衬底11，使得所述沟槽与所述第一器件层12之间的所述第一衬底11中还能够形成器件结构，从而使得芯片尺寸能够进一步减小；并且，与现有的仅通过焊盘将像素晶圆正面的金属互连结构接出的半导体器件结构相比，由于本发明中的所述通孔直接从所述第一衬底11中贯穿到所述第一器件层12中，所述焊盘结构15与所述金属互连结构121之间的电连接仅需通过位于所述通孔中的第一金属层14这种简单的结构实现，无需通过将所述金属互连结构121的布线结构复杂化实现，从而使得所述金属互连结构121的布线复杂程度降低，而且，由于所述焊盘结构15在所述沟槽中也可以形成所需的布线结构，相当于将所述金属互连结构121中的部分的布线结构通过所述第一金属层14转移到了所述第一衬底11背面的沟槽中，从而进一步降低了所述金属互连结构121的布线复杂程度。
120.并且，为了确保所述焊盘结构15的电接出等性能，所述焊盘结构15的厚度大于所述金属栅格层171和所述遮挡层172的厚度，本发明中的所述焊盘结构15位于所述第一衬底11背面的沟槽中，使得能够避免所述焊盘结构15直接形成于所述第一衬底11背面所导致的半导体器件背面的高度不平整的问题，进而避免导致后续覆盖在所述半导体器件背面的所述滤光层的表面高低不平的问题。
121.另外，由于像素尺寸减小、像素数量增加和金属栅格层的厚度增加是目前半导体
技术的发展趋势。若要求所述半导体器件中的所述金属栅格层171的厚度很大，并且，在以所述介质盖帽层18为掩膜刻蚀形成所述金属栅格层171时，若所述金属栅格层171的材料与所述介质盖帽层18的材料的刻蚀选择比很低，例如，所述金属栅格层171的材料为钨且所述介质盖帽层18的材料为氧化硅(二者的刻蚀选择比很低)，则会导致在刻蚀形成所述金属栅格层171时，所述介质盖帽层18也在被快速的刻蚀去除(厚度减薄)，那么，需要很大厚度的所述介质盖帽层18才能形成所述金属栅格层171，从而导致形成所述介质盖帽层18以及刻蚀形成所述金属栅格层171的工艺难度均提高，且导致刻蚀形成的所述金属栅格层171的形貌的规整性降低。因此，本发明通过选择所述金属栅格层171的材料与所述介质盖帽层18的材料的刻蚀选择比高于钨与氧化硅的刻蚀选择比，使得形成所述介质盖帽层18以及形成厚度很大的所述金属栅格层171的工艺难度降低，并且提高了所述金属栅格层171的形貌的规整性。
122.并且，由于当所述金属栅格层171的材质为钨时，采用化学气相沉积工艺(cvd)形成的所述金属栅格层171的材料的表面非常粗糙，导致形成的所述金属栅格层171的高度的均一性差，进而导致后续覆盖在半导体器件背面的滤光层的表面高低不平，从而导致光照射在所述滤光层上之后成像的均一性变差，影响光学性能。因此，本发明中形成的所述金属栅格层171的表面粗糙度小于采用钨形成的结构的表面粗糙度，使得所述金属栅格层171的高度的均一性得到提高，进而使得光学性能得到提高。
123.上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。