薄膜晶体管器件及制造方法、显示基板与流程

1.本发明涉及显示技术领域，尤其涉及一种薄膜晶体管器件及其制造方法、显示基板。


背景技术：

2.近年来，对tft(thin film transistor，薄膜晶体管)器件的开发，尤其是特性优化提升的研究越来越深入。铟镓锌氧化物(indium gallium zinc oxide，igzo)为代表的非晶氧化物tft由于其较高的迁移率、较小的漏电流、以及工艺制程的简单易行，在显示领域得到了广泛应用。非晶氧化物tft在光照条件下，会产生光生空穴，此时再施加负的栅压，这些光生空穴作为载流子，使得光电流增强。但是，在相关技术中采用的单层氧化物有源层的tft，施加负栅压时尽管电流会有一定的提升，但是与不加光相比变化不大，不适合作为光敏传感器器件。


技术实现要素：

3.本公开实施例提供了一种薄膜晶体管器件及其制造方法、显示基板，能够在一定光照条件下光电流表现出急剧增大的现象，可作为一种有效的光敏传感器。
4.本公开实施例所提供的技术方案如下：
5.本公开实施例提供了一种薄膜晶体管器件，包括：衬底；位于所述衬底之上的栅极、有源层、源极和漏极；所述有源层为多膜层堆叠结构，包括堆叠设置的至少一层第一氧化物半导体层和至少一层第二氧化物半导体层，所述第一氧化物半导体层的组分配比与所述第二氧化物半导体层的组分配比不同；其中第二氧化物半导体层能够提升膜层稳定性的元素相对第一氧化物半导体层所占比例高，第一氧化物半导体层中自由电子较多的元素相对所述第二氧化物半导体层所占比例高。
6.示例性的，所述第一氧化物半导体层为第一铟镓锌锡氧化物层；
7.所述第二氧化物半导体层为第二铟镓锌锡氧化物层；其中，
8.所述第一铟镓锌锡氧化物层中铟元素的原子百分比大于所述第二铟镓锌锡氧化物层中铟元素的原子百分比；
9.所述第二铟镓锌锡氧化物层中镓元素的原子百分比大于所述第一铟镓锌锡氧化物层中镓元素的原子百分比；和/或，
10.所述第二铟镓锌锡氧化物层中锌元素的原子百分比大于所述第一铟镓锌锡氧化物层中锌元素的原子百分比；和/或，
11.所述第二铟镓锌锡氧化物层中锡元素的原子百分比大于所述第一铟镓锌锡氧化物层中锡元素的原子百分比。
12.示例性的，所述多膜层堆叠结构包括位于最靠近衬底的一侧的第一膜层和位于最远离衬底一侧的第二膜层，所述第一膜层为所述第一氧化物半导体层，所述第二膜层为所述第二氧化物半导体层。
13.示例性的，所述多膜层堆叠结构还包括位于所述第一膜层和所述第二膜层之间的中间膜层；所述中间膜层为单膜层，包括所述第一氧化物半导体层或所述第二氧化物半导体层中的一种；或者，所述中间膜层为多膜层，包括至少一层所述第一氧化物半导体层和所述第二氧化物半导体层。
14.示例性的，所述第一铟镓锌锡氧化物层的组分配比为：in：ga：zn：sn＝1：(0.2～0.4)：(1.6～2.2)：(0.3～0.5)；
15.所述第二铟镓锌锡氧化物层的组分配比为：in：ga：zn：sn为＝1：(4.5～5.1)：(3.3～3.9)：(0.9～1.3)。
16.示例性的，所述栅极为铜金属层和钛金属层的叠层结构。
17.示例性的，所述源极和所述漏极为钼铌合金层和铜金属层的叠层结构。
18.示例性的，所述薄膜晶体管器件还包括覆盖在所述源极和所述漏极的远离所述衬底一侧的钝化层，所述钝化层为氮化硅和氧化硅的叠层结构。
19.本公开实施例还提供了一种薄膜晶体管器件的制造方法，用于制造本公开实施例提供的薄膜晶体管器件，所述方法包括：
20.在衬底上形成栅极、有源层、源极和漏极，其中所述有源层为多膜层堆叠结构，包括堆叠设置的至少一层第一氧化物半导体层和至少一层第二氧化物半导体层，所述第一氧化物半导体层的组分配比与所述第二氧化物半导体层的组分配比不同。
21.示例性的，所述方法中在所述衬底上形成有源层的步骤具体包括：
22.由靠近衬底一侧至远离衬底一侧依次沉积至少一层第一铟镓锌锡氧化物层和至少一层第二铟镓锌锡氧化物层，退火热处理之后，进行图形化处理，以形成所述有源层图案。
23.本公开实施例还提供了一种显示基板，包括本公开实施例提供的薄膜晶体管器件。
24.本公开实施例所带来的有益效果如下：
25.上述方案中，所述薄膜晶体管器件的有源层采用至少一层第一氧化物半导体层和至少一层第二氧化物半导体层的叠层结构，第一氧化物半导体层和第二氧化物半导体层中组分配比不同，其中第二氧化物半导体层能够提升膜层稳定性的元素相对第一氧化物半导体层所占比例高，第一氧化物半导体层中自由电子较多的元素相对所述第二氧化物半导体层所占比例高。对于氧化物tft器件来说，在光照下沟道中产生光生空穴，它们作为导电载流子，造成光电流增强。第二氧化物半导体层中能够提升膜层稳定性的元素所占比例相对较高，可以提升非晶结构的稳定性，光照下产生的光生空穴较少，即参与导电的空穴载流子较少，光电流也就较小，与不加光相比几乎无变化；而第一氧化物半导体层中自由电子较多的元素所占比例相对较高，这样，第一氧化物半导体层的自由电子较多，光照下产生的光生空穴更易与一部分自由电子发生复合，但总体而言仍然是产生了多余的正电荷，所以使得光电流有一定程度的增强。这样有源层采用这种第一氧化物半导体层和第二氧化物半导体层的叠层结构，在负的栅压(vgs)作用下，由于比较稳定的第二氧化物层的作用，光照下产生的光生空穴与自由电子复合的数量大大减小，起导电作用的空穴载流子较多，光电流也就较大。也就是说，采用这种氧化物半导体层作为有源层的薄膜晶体管器件在一定光照条件下光电流表现出急剧增大的现象，可作为一种有效的光敏传感器。
附图说明
26.图1为本公开实施例提供的薄膜晶体管器件的制造方法中步骤s1在衬底上形成栅极及栅极绝缘层的结构示意图；
27.图2为本公开实施例提供的薄膜晶体管器件的制造方法中在栅极绝缘层之上形成有源层的结构示意图；
28.图3为本公开实施例提供的薄膜晶体管器件的制造方法中步骤s3在有源层之上形成源极和漏极的结构示意图；
29.图4为本公开实施例提供的薄膜晶体管器件的制造方法中步骤s4在源、漏极之上形成钝化层的结构示意图；
30.图5为本公开实施例提供的薄膜晶体管器件的制造方法中在钝化层之上形成有机树脂层的结构示意图；
31.图6为对照组第一组的有源层为单层第一氧化物半导体层的tft器件的转移特性曲线，a为加光条件下的tft器件特性曲线，b为不加光条件下的tft器件特性曲线；
32.图7为对照组第二组的有源层为单层第二氧化物半导体层的tft器件的转移特性曲线，a为加光条件下的tft器件特性曲线，b为不加光条件下的tft器件特性曲线；
33.图8为本公开实施例中有源层为第一氧化物半导体层和第二氧化物半导体层的双层叠层结构的tft器件的转移特性曲线，a为加光条件下的tft器件特性曲线，b为不加光条件下的tft器件特性曲线；
34.图9为本公开实施例的tft器件与对照组第一组的tft器件和第二组的tft器件三种tft加光的转移特性曲线对比，其中a’为本公开实施例的tft器件加光条件下的特性曲线，b’为对照组第一组的tft器件加光条件下的特性曲线，c’为对照组第二组的tft器件加光条件下的特性曲线。
具体实施方式
35.为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
36.除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
37.在对本公开实施例进行详细说明之前，有必要对于相关技术进行以下说明：
38.在相关技术中，铟镓锌氧化物(indium gallium zinc oxide，igzo)为代表的非晶
氧化物tft由于其较高的迁移率、较小的漏电流、以及工艺制程的简单易行，在显示领域得到了广泛应用。此外，背沟道刻蚀(bce)工艺也日趋成熟。非晶氧化物tft在光照条件下，会产生光生空穴，此时再施加负的栅压，这些光生空穴作为载流子，使得光电流增强。但是，在相关技术中采用的单层氧化物有源层的tft，施加负栅压时尽管电流会有一定的提升，但是与不加光相比变化不大，光电流≤10^(-10)a的量级，不适合作为光敏传感器器件。
39.在一些相关技术中，虽然也有双层有源层bce型的tft，例如，采用两层不同密度的氧化物层作为有源层，其中上层氧化物起抗刻蚀作用，但是并未涉及到tft特性相关；或者，采用底层有源层为碳纳米管、石墨烯或者有机材料等，顶层有源层为氧化物的tft，其中顶层氧化物既可以作为刻蚀阻挡层保护底层有源层、又可使tft器件的有源层具有两种半导体材料的优良综合效果，但是也没有对tft特性曲线或者特性参数表征。
40.有基于此，有必要设计一种薄膜晶体管器件，能够在一定光照条件下光电流出现较大变化，作为一种有效的光敏传感器。
41.如图5所示，本公开实施例提供的薄膜晶体管器件，包括：衬底100；位于所述衬底100之上的栅极200、栅极绝缘层210、有源层300、源极400和漏极500；所述有源层300为多膜层堆叠结构，包括堆叠设置的至少一层第一氧化物半导体层310和至少一层第二氧化物半导体层320，所述第一氧化物半导体层310的组分配比与所述第二氧化物半导体层320的组分配比不同；其中第二氧化物半导体层320能够提升膜层稳定性的元素相对第一氧化物半导体层310所占比例高，第一氧化物半导体层310中自由电子较多的元素相对所述第二氧化物半导体层320所占比例高。
42.本公开实施例中所提供的薄膜晶体管器件，其有源层300采用至少一层第一氧化物半导体层310和至少一层第二氧化物半导体层320的叠层结构，且第一氧化物半导体层310和第二氧化物半导体层320中组分配比不同，第二氧化物半导体层320能够提升膜层稳定性的元素相对第一氧化物半导体层310所占比例高，第一氧化物半导体层310中自由电子较多的元素相对所述第二氧化物半导体层320所占比例高。
43.对于氧化物tft器件来说，在光照下沟道中产生光生空穴，它们作为导电载流子，造成光电流增强。因此，本公开实施例提供的薄膜晶体管器件，其有源层300中的第二氧化物半导体层320中能够提升膜层稳定性的元素所占比例相对较高，可以提升非晶结构的稳定性，光照下产生的光生空穴较少，即参与导电的空穴载流子较少，光电流也就较小，与不加光相比几乎无变化；而第一氧化物半导体层310中自由电子较多的元素所占比例相对较高，这样，第一氧化物半导体层310的自由电子较多，光照下产生的光生空穴更易与一部分自由电子发生复合，但总体而言仍然是产生了多余的正电荷，所以使得光电流有一定程度的增强。这样有源层300采用这种第一氧化物半导体层310和第二氧化物半导体层320的叠层结构，在负的栅压(vgs)作用下，由于比较稳定的第二氧化物层的作用，光照下产生的光生空穴与自由电子复合的数量大大减小，起导电作用的空穴载流子较多，光电流也就较大。也就是说，采用这种至少两层氧化物半导体层的叠层结构作为有源层300的薄膜晶体管器件在一定光照条件下光电流表现出急剧增大的现象，可作为一种有效的光敏传感器。
44.在一些实施例中，所述第一氧化物半导体层310为第一铟镓锌锡氧化物层(igzto)；所述第二氧化物半导体层320为第二铟镓锌锡氧化物层(igzto)；
45.其中，所述第一铟镓锌锡氧化物层中铟(in)元素的原子百分比大于所述第二铟镓
锌锡氧化物层中铟(in)元素的原子百分比；
46.所述第二铟镓锌锡氧化物层中镓(ga)元素的原子百分比大于所述第一铟镓锌锡氧化物层中镓(ga)元素的原子百分比；和/或，所述第二铟镓锌锡氧化物层中锌(zn)元素的原子百分比大于所述第一铟镓锌锡氧化物层中锌(zn)元素的原子百分比；和/或，所述第二铟镓锌锡氧化物层中锡(sn)元素的原子百分比大于所述第一铟镓锌锡氧化物层中锡(sn)元素的原子百分比。
47.上述实施例所提供的氧化物半导体层作为薄膜晶体管器件的有源层300，在加光后光电流发生变化的机理分析如下：
48.所述第二氧化物半导体层320中ga、zn、sn元素中至少一种元素所占比例相对较高，其中ga、zn元素所占比例高，能够提升非晶结构的稳定性，sn元素的抗刻蚀作用较强，可以进一步加强膜层的整体稳定性，光照下产生的光生空穴较少，即参与导电的空穴载流子较少，光电流也就较小，与不加光相比几乎无变化；所述第一氧化物半导体层310，in元素所占比例相对较高，自由电子较多，光照下产生的光生空穴更易与一部分自由电子发生复合，但总体而言仍然是产生了多余的正电荷，所以使得光电流有一定程度的增强。
49.这样，薄膜晶体管器件由第一氧化物半导体层310和第二氧化物半导体层320的叠层结构作为有源层300，在负的栅压(vgs)作用下，由于比较稳定的第二氧化物半导体层320的作用，光照下产生的光生空穴与自由电子复合的数量大大减小，起导电作用的空穴载流子较多，光电流也就较大，因此可在一定光照条件下光电流表现急剧增大的现象，而作为一种有效的光敏传感器。
50.在一些实施例中，所述多膜层堆叠结构包括位于最靠近衬底100的一侧的第一膜层和位于最远离衬底100一侧的第二膜层，所述第一膜层为所述第一氧化物半导体层310，所述第二膜层为所述第二氧化物半导体层320。
51.上述方案中，第一氧化物半导体层310由于自由电子多，而所述第二氧化物半导体层320非晶结构更稳定，因此，应将一层所述第一氧化物半导体层310设置于整个氧化物半导体层的叠层结构底部(即最靠近tft器件衬底100的一侧)，而所述第二氧化物半导体层320设置于整个氧化物半导体层的叠层结构顶部(即最远离tft器件衬底100的一侧)。
52.在一些实施例中，所述多膜层堆叠结构还包括位于所述第一膜层和所述第二膜层之间的中间膜层；所述中间膜层为单膜层，包括所述第一氧化物半导体层310或所述第二氧化物半导体层320中的一种；或者，所述中间膜层为多膜层，包括至少一层所述第一氧化物半导体层310和所述第二氧化物半导体层320。
53.上述方案中，所述有源层300的叠层结构不仅限于双层结构，还可以包括两层以上的多层叠层结构，例如，在第一膜层和第二膜层之间还可以设置：一层第一氧化物半导体层310或一层第二氧化物半导体层320；或者，至少两层第一氧化物半导体层310或至少两层第二氧化物半导体层320；或者，至少一层第一氧化物半导体层310和至少一层第二氧化物半导体层320。
54.需要说明的是，当所述有源层300的叠层结构中包括多层叠层结构时，例如，所述有源层300包括至少两层第一氧化物半导体层310时，不同层的第一氧化物半导体层310中各组分配比可以相同也可以不同；同样的，所述有源层300包括至少两层第二氧化物半导体层320时，不同层的第二氧化物半导体层320中各组分配比可以相同也可以不同。
55.在一些示例性的实施例中，所述第一铟镓锌锡氧化物层的组分配比为：in：ga：zn：sn＝1：(0.2～0.4)：(1.6～2.2)：(0.3～0.5)；所述第二铟镓锌锡氧化物层的组分配比为：in：ga：zn：sn为＝1：(4.5～5.1)：(3.3～3.9)：(0.9～1.3)。
56.在一些示例性的实施例中，所述栅极200可以为铜金属层和钛金属层的叠层结构；所述源极400和所述漏极500为钼铌合金层和铜金属层的叠层结构；所述薄膜晶体管器件还包括覆盖在所述源极400和所述漏极500的远离所述衬底100一侧的钝化层600，所述钝化层为氮化硅和氧化硅的叠层结构。
57.此外，在一些实施例中，所述薄膜晶体管器件可以为底栅结构或者顶栅结构，例如图5所示是以底栅结构为例进行的示意，但是在实际应用中对此不限定。
58.此外，一些实施例中，在所述钝化层600上还可以覆盖一有机树脂层700，例如亚克力树脂层。
59.此外，本公开实施例中，对本公开实施例提供的薄膜晶体管器件与对照组中薄膜晶体管器件分别在加光与不加光条件下的转移特性进行了对照测试验证，如下：
60.其中薄膜晶体管器件的栅极200、源极400和漏极500，通过延伸出的测试teg(test element group，测试元件组)进行特性测试，加光特性测试时光源为10000lx。
61.对照组有两组，第一组：薄膜晶体管器件的有源层300采用第一氧化物半导体层310；第二组：薄膜晶体管器件的有源层300采用第二氧化物半导体层320，其他结构保持不变。
62.首先，制造本公开实施例提供的薄膜晶体管器件，步骤如下：
63.步骤s1：在衬底100上沉积金属材料，材料为铜和钛的叠层，然后，图形化处理，形成栅极200,然后在所述栅极200上以化学气相沉积法沉积栅极绝缘层210，栅极绝缘层210材料为氮化硅和氧化硅的叠层，如图1所示；
64.步骤s2：在所述栅极绝缘层210上沉积第一铟镓锌锡氧化物层，其中各组分配比选自in：ga：zn：sn＝1：(0.2～0.4)：(1.6～2.2)：(0.3～0.5)，再沉积第一铟镓锌锡氧化物层，所述第二铟镓锌锡氧化物层的组分配比选自：in：ga：zn：sn为＝1：(4.5～5.1)：(3.3～3.9)：(0.9～1.3)，退火热处理之后，图形化处理，形成有源层300，如图2所示；
65.步骤s3：在上述有源层300上沉积源漏金属层材料，源漏金属层材料为钼铌合金和铜的叠层，然后图形化处理，形成源极400和漏极500，如图3所示；
66.步骤s4：在上述源极400和漏极500上沉积钝化层，钝化层材料为氮化硅和氧化硅的叠层，该钝化层的作用是保护tft器件，如图4所示；
67.步骤s5：在所述钝化层的最上层涂布一层亚克力树脂层，如图5所示，本公开实施例中的薄膜晶体管器件形成。
68.然后，制造对照组第一组的薄膜晶体管器件，与本公开实施例中的薄膜晶体管器件的制造步骤不同之处仅在于，步骤s2中在所述栅极绝缘层210上沉积第一铟镓锌锡氧化物层，其中各组分配比选自in：ga：zn：sn＝1：(0.2～0.4)：(1.6～2.2)：(0.3～0.5)，其他步骤保持不变；同样的，制造对照组第一组的薄膜晶体管器件，与本公开实施例中的薄膜晶体管器件的制造步骤不同之处仅在于，步骤s2中在所述栅极绝缘层210上沉积第二铟镓锌锡氧化物层，其中所述第二铟镓锌锡氧化物层的组分配比为：in：ga：zn：sn为＝1：(4.5～5.1)：(3.3～3.9)：(0.9～1.3)，其他步骤保持不变。
69.测试本公开实施例提供的薄膜晶体管器件与对照组的薄膜晶体管器件分别在不加光和加光条件下转移特性结果显示：
70.图6为对照组第一组的有源层为单层第一氧化物半导体层的tft器件的转移特性曲线，a为加光条件下的tft器件特性曲线，b为不加光条件下的tft器件特性曲线。对照组第一组的薄膜晶体管器件，加光后漏电流增大，且阈值电压负向漂移，如图6所示，源漏极500电压vds为15.1v，栅压vgs为-12v的电流由不加光的1.54e-12a变化为3.50e-10a；
71.图7为对照组第二组的有源层为单层第二氧化物半导体层的tft器件的转移特性曲线，a为加光条件下的tft器件特性曲线，b为不加光条件下的tft器件特性曲线。对照组第二组的薄膜晶体管器件，加光后曲线几乎无变化，漏电流也无明显增大，如图7所示，源漏极500电压vds为15.1v，栅压vgs为-12v的电流由不加光的6.55e-12a变化为1.09e-11a；
72.图8为本公开实施例中有源层为第一氧化物半导体层和第二氧化物半导体层的双层叠层结构的tft器件的转移特性曲线，a为加光条件下的tft器件特性曲线，b为不加光条件下的tft器件特性曲线。本公开实施例提供的薄膜晶体管器件，加光后漏电流急剧增大，如图8所示，源漏极500电压vds为15.1v，栅压vgs为-12v的电流由不加光的2.0e-13a变化为4.71e-07a，这种加光后tft电流突变的特性可使之作为一种有效的光敏传感器。
73.本公开实施例的薄膜晶体管器件与对照组的薄膜晶体管器件加光特性对比如下：
74.图9为本公开实施例的tft器件与对照组第一组的tft器件和第二组的tft器件三种tft加光的转移特性曲线对比，其中a’为本公开实施例的tft器件加光条件下的特性曲线，b’为对照组第一组的tft器件加光条件下的特性曲线，c’为对照组第二组的tft器件加光条件下的特性曲线。
75.如图9所示，本公开实施例的薄膜晶体管器件加光后漏电流远远大于两组对照组的薄膜晶体管器件的漏电流。薄膜晶体管器件加光后的净余光电流i
pc
＝|i
light
|-|i
dark
|，其中i
light
为加光电流，i
dark
为不加光电流。
76.本公开实施例的薄膜晶体管器件与对照组的薄膜晶体管器件的净余光电流对比数据见表1：
77.表1
[0078] 第一组tft器件第二组tft器件本公开tft器件|i
light
|3.50e-10a1.09e-11a4.71e-07a|i
dark
|1.54e-12a6.55e-12a2.00e-13ai
pc
3.5e-10a1.09e-11a4.71e-07a
[0079]
由表1可以看出，本公开实施例的薄膜晶体管器件的净余光电流远远大于另外两对照组具有单层有源层300的薄膜晶体管器件，而光电增益因子g正比于净余光电流ipc，所以本公开实施例具有双层有源层300的薄膜晶体管器件可获得较大的光电增益，是具有单层有源层300的薄膜晶体管器件10^3～10^4倍。
[0080]
此外，本公开实施例还提供了一种显示基板，包括本公开实施例提供的薄膜晶体管器件，所述显示基板可以应用于各种显示产品，例如，手机、电脑、平板等各种显示产品。
[0081]
此外，本公开实施例还提供了一种薄膜晶体管器件的制造方法，用于制造本公开实施例提供的薄膜晶体管器件，所述方法包括：
[0082]
在衬底100上形成栅极200、有源层300、源极400和漏极500，其中所述有源层300为
多膜层堆叠结构，包括堆叠设置的至少一层第一氧化物半导体层310和至少一层第二氧化物半导体层320，所述第一氧化物半导体层310的组分配比与所述第二氧化物半导体层320的组分配比不同。
[0083]
示例性的，所述方法中，在所述衬底100上形成有源层300的步骤具体包括：
[0084]
由靠近衬底100一侧至远离衬底100一侧依次沉积至少一层第一铟镓锌锡氧化物层和至少一层第二铟镓锌锡氧化物层，退火热处理之后，进行图形化处理，以形成所述有源层300图案。
[0085]
示例性的，所述方法中，在所述衬底100上形成栅极200的步骤具体包括：
[0086]
在衬底100上沉积金属材料，材料为铜和钛的叠层，进行图形化处理，形成栅极200图案。
[0087]
示例性的，所述方法中，在所述衬底100上形成栅极200之后还可以包括：
[0088]
在所述栅极200上以化学气相沉积法沉积栅极绝缘层210，栅极绝缘层210材料为氮化硅和氧化硅的叠层，如图1所示。
[0089]
示例性的，所述方法中，在所述衬底100上形成源极400和漏极500的具体步骤包括：
[0090]
在所述有源层300上沉积源漏金属层材料，源漏金属层材料为钼铌合金和铜的叠层，然后图形化处理，形成源极400和漏极500，如图3所示。
[0091]
示例性的，所述方法中，还包括在所述源极400和所述漏极500上形成钝化层，钝化层材料为氮化硅和氧化硅的叠层，该钝化层的作用是保护tft器件，如图4所示。
[0092]
示例性的，所述方法中，在所述钝化层的最上层涂布一层有机树脂层，例如亚克力树脂层，如图5所示，即形成本公开实施例中的薄膜晶体管器件。
[0093]
有以下几点需要说明：
[0094]
(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
[0095]
(2)为了清晰起见，在用于描述本公开的实施例的附图中，层或区域的厚度被放大或缩小，即这些附图并非按照实际的比例绘制。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”或者可以存在中间元件。
[0096]
(3)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
[0097]
以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以权利要求的保护范围为准。