CMOS图像传感器的形成方法与流程

cmos图像传感器的形成方法
技术领域
1.本发明涉及半导体制造技术领域，尤其涉及一种cmos图像传感器的形成方法。


背景技术：

2.图像传感器是将光信号转换为电信号的装置，在数字电视、可视通信市场中有着广泛的应用。目前应用广泛的主要是ccd(charge
‑
coupled device，电荷耦合器件)与cmos(complementary metal oxide semiconductor，互补金属氧化物场效应管)这两种。其中，cmos传感器是目前最引人注目，且被认为是最有发展潜力的。
3.大面阵cmos图像传感器的应用领域越来越广泛，在医用、工业x光平板探测器，科学研究等高端应用中大面阵图像传感器需求日益增加。由于cmos工艺生产中光刻掩膜版的尺寸通常小于3cm
×
3cm，图像传感器的靶面需求受限于掩膜版的尺寸。
4.现有的大面阵cmos图像传感器有待进一步提高。


技术实现要素：

5.本发明解决的技术问题是提供一种cmos图像传感器的形成方法，以提高形成的cmos图像传感器的性能。
6.为解决上述技术问题，本发明技术方案提供一种cmos图像传感器的形成方法，包括：提供第一晶圆；在第一晶圆上形成一个或一个以上的第一芯片，所述第一芯片具有第一规格尺寸；提供第二晶圆；在第二晶圆上形成一个或一个以上的第二芯片，所述第二芯片具有第二规格尺寸，所述第二规格尺寸与所述第一规格尺寸的大小不同；切割所述第一晶圆以形成若干独立的第一芯片；切割所述第二晶圆以形成若干独立的第二芯片；对若干所述第一芯片和若干所述第二芯片进行拼接，形成第三芯片。
7.可选的，所述第一芯片包括第一像素区和与所述第一像素区相邻的第一功能区。
8.可选的，所述第一芯片的形成方法包括：提供第一掩膜版，所述第一掩膜版包括第一像素曝光区、第一功能曝光区；采用所述第一掩膜版对所述第一晶圆表面进行第一图形化处理，所述第一图形化处理包括，采用第一像素曝光区形成所述第一像素区；采用所述第一掩膜版对所述第一晶圆表面进行第二图形化处理，所述第二图形化处理包括，采用所述第一功能曝光区形成所述第一功能区。
9.可选的，所述第一芯片还包括位于第一像素区外围的第一保护区，所述第一保护区与所述第一功能区相邻。
10.可选的，所述第二芯片包括第二像素区和与所述第二像素区相邻的第二功能区。
11.可选的，所述第二芯片还包括位于第二像素区外围的第二保护区，所述第二保护区与所述第二功能区相邻。
12.可选的，所述第二芯片的形成方法包括：提供第二掩膜版，所述第二掩膜版包括第二像素曝光区、第二功能曝光区；采用所述第二掩膜版对所述第二晶圆表面进行第三图形化处理，所述第三图形化处理包括，采用第二像素曝光区形成所述第二像素区；采用所述第
二掩膜版对所述第二晶圆表面进行第四图形化处理，所述第四图形化处理包括，采用所述第二功能曝光区形成所述第二功能区。
13.可选的，所述拼接方法包括：使所述第一像素区和所述第二像素区相邻。
14.可选的，所述拼接方法包括：提供承载基底；将若干所述第一芯片和若干所述第二芯片固定在所述基底上，且使若干所述第一芯片和若干所述第二芯片边缘相邻。
15.可选的，还包括：在所述第一晶圆上形成一个或一个以上的第四芯片，所述第四芯片具有第三规格尺寸；切割所述第一晶圆还形成若干独立的第四芯片；所述第三芯片还包括，将若干所述第四芯片与若干所述第一芯片、若干所述第二芯片进行拼接，形成所述第三芯片。
16.可选的，所述拼接方法还包括：还将若干所述第四芯片固定在所述基底上，且使若干第四芯片与若干所述第一芯片、若干所述第二芯片边缘相邻。
17.可选的，还包括：在所述第二晶圆上形成一个或一个以上的第五芯片，所述第五芯片具有第四规格尺寸；切割所述第二晶圆还形成若干独立的第五芯片；所述第三芯片还包括，将若干所述第五芯片与若干所述第四芯片、若干所述第一芯片、若干所述第二芯片进行拼接，形成所述第三芯片。
18.可选的，所述拼接方法还包括：将若干所述第四芯片、若干第五芯片固定在所述基底上，且使若干第四芯片、若干第五芯片与若干所述第一芯片、若干所述第二芯片边缘相邻。
19.现有技术相比，本发明实施例的技术方案具有以下有益效果：
20.本发明技术方案提供的cmos图像传感器的形成方法中，对若干所述第一芯片和若干所述第二芯片进行拼接，形成第三芯片。一方面，所述第一芯片和所述第二芯片的规格尺寸不需要受到限制，即可将两种不同规格尺寸的第一芯片和第二芯片拼接在一起，避免了只能将两种同规格尺寸的图像传感器进行拼接所带来的限制；另一方面，可以根据第一晶圆与第一芯片相对的尺寸调整第一晶圆上形成的第一芯片的规格尺寸和数量、根据第二晶圆与第二芯片的相对尺寸调整第二晶圆上形成的第二芯片的规格尺寸和数量，提高了晶圆的利用率，从而提高了图像传感器芯片生产的灵活度。
21.进一步，使若干第四芯片与若干所述第一芯片、若干所述第二芯片进行拼接；将若干所述第五芯片与若干所述第四芯片、若干所述第一芯片、若干所述第二芯片进行拼接，使芯片的拼装数量灵活，从而可以得到更多感光面尺寸的图像传感器芯片。
附图说明
22.图1是一实施例中图像传感器的布局示意图；
23.图2是另一实施例中图像传感器的布局示意图；
24.图3至图5是本发明一实施例的cmos图像传感器的形成方法各步骤的结构示意图；
25.图6至图8是本发明另一实施例的cmos图像传感器的形成方法各步骤的结构示意图。
具体实施方式
26.如背景技术所述，采用现有的cmos图像传感器技术形成的cmos图像传感器，性能
亟需提升。现结合具体的实施例进行分析说明。
27.为了制造出大面阵cmos图像传感器，现有技术采用模块化的拼接(stitching)设计方法，将感光芯片划分为若干个功能重复的模块，通过拼接曝光，在晶圆上形成拼接的图形。
28.图1是一实施例中图像传感器的布局示意图。
29.请参考图1，所述图像传感器呈矩形，包括感光区、位于所述感光区外围的保护区和功能区，所述保护区包括第一保护边、第二保护边、第三保护边和保护角，其中：
30.所述感光区包括若干沿第一方向x阵列分布的像素e，各个像素e呈矩形，所述感光区具有四个拼接边，沿所述第一方向上，所述感光区具有第一拼接边和与所述第一拼接边相对的第二拼接边，沿所述第二方向上，所述第一方向与所述第二方向垂直，所述感光区具有第三拼接边和与所述第三拼接边相对的第四拼接边；
31.所述功能区与所述感光区通过所述第一拼接边相拼接，所述功电路区包括若干功能模块，一个功能模块对应地与一个像素拼接；
32.所述第一保护边与所述感光区通过所述第二拼接边相拼接，所述第一保护边包括若干第一保护边模块，所述若干第一保护边模块沿所述第二方向排列分布，各个第一保护边模块对应地与一个像素拼接；
33.所述第二保护边所述感光区通过所述第三拼接边相拼接，所述第二保护边包括若干第二保护边模块，所述若干第二保护边模块沿所述第一方向排列分布，各个第二保护边模块对应地与一个像素拼接；
34.所述第三保护边所述感光区通过所述第四拼接边相拼接，所述第三保护边包括若干第三保护边模块，所述若干第三保护边模块沿所述第一方向排列分布，各个第三保护边模块对应地与一个像素拼接；
35.所述保护角包括四个保护角模块，所述第一保护边与所述第二保护边、所述第一保护边与所述第三保护边、所述第二保护边与所述功能区、所述功能区与所述第三保护边之间分别通过一个所述保护角模块拼接。
36.上述图像传感器，采用模块化设计的掩膜版，即一块掩膜版具有形成所述图像传感器各模块的图形。通过在一颗晶圆上多次曝光可以拼接形成晶圆级图像传感器。所述晶圆级图像传感器指一个晶圆上可以最大生产出的一颗图像传感器。随着图像传感器的发展，需要制备出更大尺寸的图像传感器。
37.图2是另一实施例中图像传感器的布局示意图。
38.请参考图2，将四颗晶圆级图像传感器，包括传感器chip1、传感器chip2、传感器chip3、传感器chip4在基板上拼接成一个更大的传感器10。
39.每个图像传感器的结构布局请参考图1，图2是省略了保护区的图像传感器示意图，各图像传感器包括感光区102和位于所述感光区一侧边的功能区101。为了便于图像传感器数据信号的读出，各个图像传感器只能通过在功能区101所在的边之外的三个边相互拼接，同时根据图像传感器的感光区102内像素需要阵列排布的特性，上述拼接方式只能生产出感光面是单颗晶圆级图像传感器芯片感光面2n(n是整数)倍的大靶面。
40.然而，实际靶面需要求并不一定是单颗晶圆级图像传感器感光面的2n(n是整数)倍，因此，现有拼接方法无法满足实际需求。
41.为了解决上述问题，本发明提供的一种cmos图像传感器的形成方法中，对若干所述第一芯片和若干所述第二芯片进行拼接，形成第三芯片。一方面，所述第一芯片和所述第二芯片的规格尺寸不需要受到限制，即可将两种不同规格尺寸的第一芯片和第二芯片拼接在一起，避免了只能将两种同规格尺寸的图像传感器进行拼接所带来的限制；另一方面，可以根据第一晶圆与第一芯片相对的尺寸调整第一晶圆上形成的第一芯片的规格尺寸和数量、根据第二晶圆与第二芯片的相对尺寸调整第二晶圆上形成的第二芯片的规格尺寸和数量，提高了晶圆的利用率，从而提高了图像传感器芯片生产的灵活度。
42.为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
43.图3至图8是本发明一实施例的cmos图像传感器的形成方法各步骤的结构示意图。
44.请参考图3，提供第一晶圆300；在第一晶圆300上形成一个或一个以上的第一芯片301，所述第一芯片301具有第一规格尺寸。
45.本实施例中，所述第一晶圆300上形成一个第一芯片301，所述第一芯片301为晶圆级图像传感器。
46.所述第一芯片301用于形成第三芯片，后续，为了便于描述，把形成目标芯片(即第三芯片)所需的如所述第一芯片301、第二芯片等称为拼接芯片。
47.另一实施例中，还在所述第一晶圆上形成一个或一个以上的第四芯片，所述第四芯片具有第三规格尺寸。其他实施例中，在第二晶圆400上形成的拼接芯片的数量不限于一个，可以根据实际需求(如尺寸需求)来设计拼接芯片的数量和规格尺寸。同时，为了节约晶圆，可以将形成所述第三芯片所需的拼接芯片在晶圆上的尽量合理地排布。
48.所述第一芯片301包括第一像素区301a和与所述第一像素区301相邻的第一功能区301b。具体地，所述第一功能区301b位于所述第一像素区301a沿第二方向y上的一侧。所述第一功能区301b用于图像传感器数据信号的读出。
49.所述第一像素区301a为若干像素阵列组成，所述第一芯片301的感光面积取决于所述第一像素区301a的尺寸。
50.本实施例中，所述第一像素区301a的各像素沿第一方向x阵列分布，所述第一方向x与所述第二方向y垂直。
51.本实施例中，所述第一像素区301a为6
×
6的像素阵列，各像素在沿第一方向x具有尺寸n，沿第二方向y具有尺寸m。其他实施例中，所述第一像素区不限于6
×
6的阵列排布，可以为任何可以实现的阵列形式，各像素的尺寸大小可根据实际需求来设计。
52.需要说明的是，为了便于描述，参考图3至参考图8中各像素的尺寸均以m
×
n的大小为例，即沿第一方向x上具有尺寸n，沿第二方向y具有尺寸m。但各像素的尺寸大小可以根据实际需求来设计，并不限于此。
53.所述第一芯片301的形成方法包括：提供第一掩膜版(图中未标出)，所述第一掩膜版包括第一像素曝光区(图中未标出)、第一功能曝光区(图中未标出)；采用所述第一掩膜版对所述第一晶圆300表面进行第一图形化处理，所述第一图形化处理包括，采用第一像素曝光区形成所述第一像素区301；采用所述第一掩膜版对所述第一晶圆300表面进行第二图形化处理，所述第二图形化处理包括，采用所述第一功能曝光区形成所述第一功能区301b。可以通过不同规格尺寸第一掩膜版的设计(如不同尺寸的第二像素曝光区)来实现不同规
格尺寸的第一芯片301的尺寸。
54.所述第一芯片301还包括位于第一像素区301a外围的第一保护区301c，所述第一保护区301c与所述第一功能区301b相邻。
55.请参考图4，提供第二晶圆400；在第二晶圆400上形成一个或一个以上的第二芯片401，所述第二芯片401具有第二规格尺寸，所述第二规格尺寸与所述第一规格尺寸的大小不同。
56.其他实施例中，还在所述第二晶圆上形成一个或一个以上的第五芯片，所述第五芯片具有第四规格尺寸。
57.本实施例中，在所述第二晶圆400上形成两个相同规格尺寸的第二芯片401。其他实施例中，在第二晶圆400上形成的芯片的数量不限于两个，可以根据实际需求(如尺寸需求)来设计芯片的数量和规格尺寸。
58.所述第二芯片401包括第二像素区401a和与所述第二像素区401a相邻的第二功能区401b。所述第二功能区401b用于图像传感器数据信号的读出。
59.所述第二像素区401a为若干像素阵列组成，所述第二芯片401的感光面积取决于所述第二像素区401a的尺寸，所述第二像素区401a的尺寸由各像素的大小以及阵列数决定。
60.本实施例中，所述第二像素区401a的各像素沿第一方向x阵列分布，所述第一方向x与所述第二方向y垂直。
61.本实施例中，所述第二像素区401a为2
×
6的像素阵列。其他实施例中，所述第一像素区不限于2
×
6的阵列排布，可以为任何可以实现的阵列形式。
62.所述第二芯片401的形成方法包括：提供第二掩膜版(图中未标出)，所述第二掩膜版包括第二像素曝光区(图中未标出)、第二功能曝光区(图中未标出)；采用所述第二掩膜版对所述第二晶圆400表面进行第三图形化处理，所述第三图形化处理包括，采用第二像素曝光区形成所述第二像素区401a；采用所述第二掩膜版对所述第二晶圆400表面进行第四图形化处理，所述第四图形化处理包括，采用所述第二功能曝光区形成所述第二功能区401b。可以通过不同规格尺寸第二掩膜版的设计(如不同尺寸的第二像素曝光区)来实现不同规格尺寸的第二芯片401的尺寸。
63.本实施例中，所述第一掩膜版和所述第二掩膜版为同一块掩膜版。后续，不需要增加掩膜版，仅通过多个拼接芯片的灵活拼装，即可得到更多感光面尺寸的图像传感器芯片，节省了掩膜版成本。
64.所述第二芯片401还包括位于第二像素区401a外围的第二保护区401c，所述第二保护区401c与所述第二功能区401b相邻。
65.请参考图5，切割所述第一晶圆300以形成若干独立的第一芯片301；切割所述第二晶圆400以形成若干独立的第二芯片401；对若干所述第一芯片301和若干所述第二芯片401进行拼接，形成第三芯片20。
66.另一实施例中，切割所述第一晶圆还形成若干独立的第四芯片；所述第三芯片还包括：将若干所述第四芯片与若干所述第一芯片、若干所述第二芯片进行拼接，形成所述第三芯片。
67.又一实施例中，切割所述第二晶圆还形成若干独立的第五芯片；所述第三芯片还
包括：将若干所述第五芯片与若干所述第四芯片、若干所述第一芯片、若干所述第二芯片进行拼接，形成所述第三芯片。
68.本实施例中，采用两个第一芯片301与两个第二芯片401进行拼接，即需要两张第一晶圆300和一张第二晶圆400以获取两个第一芯片301和两个第二芯片401。具体地，所述第一芯片301为晶圆级图像传感器，第二芯片401的感光面积为第一芯片的1/3大小，对两个所述第一芯片301和两个所述第二芯片401进行拼接形成所述第三芯片20，所形成的所述第三芯片20的感光面积为n
×
4/3个晶圆级图像传感器的感光面积。本实施例中，n＝2，其他实施例中，n可以为任意整数。
69.所述拼接方法包括：使所述第一像素区301a和所述第二像素区401b相邻。具体地，使所述第一像素区301a外围的第一保护区301c和所述第二像素区401a外围的第二保护区401c相邻。
70.所述拼接方法还包括：提供承载基底(图中未标出)；将若干所述第一芯片301和若干所述第二芯片401固定在所述基底上，且使若干所述第一芯片301和若干所述第二芯片401边缘相邻。
71.另一实施例中，所述拼接方法还包括：还将若干所述第四芯片固定在所述基底上，且使若干第四芯片与若干所述第一芯片、若干所述第二芯片边缘相邻。使若干第四芯片与所述第一芯片和若干所述第二芯片进行拼接，使芯片的拼装数量灵活，从而可以得到更多感光面尺寸的图像传感器芯片。
72.又一实施例中，所述拼接方法还包括：将若干所述第四芯片、若干第五芯片固定在所述基底上，且使若干第四芯片、若干第五芯片与若干所述第一芯片、若干所述第二芯片边缘相邻。使若干第四芯片与所述第一芯片和若干所述第二芯片进行拼接，使芯片的拼装数量灵活，从而可以得到更多感光面尺寸的图像传感器芯片。
73.至此，对若干所述第一芯片301和若干所述第二芯片401进行拼接，形成第三芯片20。一方面，所述第一芯片301和所述第二芯片401的规格尺寸不需要受到限制，即可将两种不同规格尺寸的第一芯片301和第二芯片401拼接在一起，避免了只能将两种同规格尺寸的图像传感器进行拼接所带来的限制；另一方面，可以根据第一晶圆300与第一芯片301相对的尺寸调整第一晶圆300上形成的第一芯片301的规格尺寸和数量、根据第二晶圆300与第二芯片401的相对尺寸调整第二晶圆400上形成的第二芯片401的规格尺寸和数量，提高了晶圆的利用率，从而提高了图像传感器芯片生产的灵活度。
74.图6至图8是本发明另一实施例的cmos图像传感器的形成方法各步骤的结构示意图。
75.请参考图6，提供第一晶圆500；在第一晶圆500上形成一个或一个以上的第一芯片501，所述第一芯片501具有第一规格尺寸。
76.本实施例中，在第一晶圆500上形成一个第一芯片501，且在所述第一晶圆500上形成一个的第四芯片502，所述第四芯片502具有第三规格尺寸。
77.所述第一芯片501包括第一像素区501a和与所述第一像素区501相邻的第一功能区501b。具体地，所述第一功能区501b位于所述第一像素区501a沿第一方向x上的一侧。所述第一功能区501b用于图像传感器数据信号的读出。本实施例中，在晶圆500上形成两个所述第一芯片501，可用于两个第三芯片的拼装，充分利用了晶圆的面积，有利于节省晶圆成
本。
78.所述第四芯片502包括第四像素区502a和与所述第四像素区502a相邻的第四功能区502b。具体地，所述第四功能区502b位于所述第四像素区502a沿第二方向y上的一侧。所述第四功能区502b用于图像传感器数据信号的读出。
79.所述第一像素区501a为若干像素阵列组成，所述第一芯片501的感光面积取决于所述第一像素区501a的尺寸。
80.所述第四像素区502a为若干像素阵列组成，所述第四芯片502的感光面积取决于所述第四像素区502a的尺寸。
81.所述第一芯片501和所述第四芯片502的形成方法，请参考前一实施例中所述第一芯片301的形成方法，在此不再赘述。本实施例中，所述第一芯片501和所述第四芯片502采用同一掩膜版形成，有利于节约掩膜版的成本。
82.本实施例中，所述第一像素区501a的各像素沿第一方向x阵列分布，所述第一方向x与所述第二方向y垂直；所述第一像素区501a为3
×
3的像素阵列。
83.本实施例中，所述第四像素区502a的各像素沿第一方向x阵列分布，所述第一方向x与所述第二方向y垂直；所述第四像素区502a为3
×
4的像素阵列。
84.所述第一芯片501还包括位于第一像素区501a外围的第一保护区501c，所述第一保护区501c与所述第一功能区501b相邻。
85.所述第四芯片502还包括位于第四像素区502a外围的第四保护区502c，所述第四保护区502c与所述第四功能区502b相邻。
86.请参考图7，提供第二晶圆600；在第二晶圆600上形成一个或一个以上的第二芯片601，所述第二芯片601具有第二规格尺寸，所述第二规格尺寸与所述第一规格尺寸的大小不同。
87.本实施例中，在第二晶圆600上形成一个第二芯片601，还在所述第二晶圆600上形成一个第五芯片602，所述第五芯片602具有第四规格尺寸。
88.所述第二芯片601包括第二像素区601a和与所述第二像素区601a相邻的第二功能区601b。所述第二功能区601b用于图像传感器数据信号的读出。
89.所述第二像素区601a为若干像素阵列组成，所述第二芯片601的感光面积取决于所述第二像素区601a的尺寸，所述第二像素区601a的尺寸由各像素的大小以及阵列数决定。
90.所述第二芯片601和所述第五芯片602的形成方法，请参考前一实施例中所述第二芯片601的形成方法，在此不再赘述。本实施例中，所述第一芯片501、所述第四芯片502、所述第二芯片601和所述第五芯片602均采用同一掩膜版形成，有利于节约掩膜版的成本。
91.本实施例中，所述第二像素区601a的各像素沿第一方向x阵列分布，所述第二像素区601a为4
×
3的像素阵列。
92.本实施例中，所述第五像素区602a的各像素沿第一方向x阵列分布，所述第二像素区602a为4
×
4的像素阵列。
93.所述第二芯片601还包括位于第二像素区601a外围的第二保护区601c，所述第二保护区601c与所述第二功能区601b相邻。
94.所述第五芯片602还包括位于第五像素区602a外围的第五保护区602c，所述第五
保护区602c与所述第五功能区602b相邻。
95.请参考图8，切割所述第一晶圆500以形成若干独立的第一芯片501；切割所述第二晶圆600以形成若干独立的第二芯片601；对若干所述第一芯片501和若干所述第二芯片601进行拼接，形成第三芯片30。
96.本实施例中，切割所述第一晶圆500还形成若干独立的第四芯片502。
97.本实施例中，切割所述第二晶圆600还形成若干独立的第五芯片602；所述第三芯片30还包括：将若干所述第五芯片602与若干所述第四芯片601、若干所述第一芯片501、若干所述第二芯片502进行拼接，形成所述第三芯片。
98.所述拼接方法包括：使所述第一像素区501a和所述第二像素区601a相邻。具体地，使所述第一像素区501a外围的第一保护区501c和所述第二像素区601a外围的第二保护区601c相邻。
99.所述拼接方法还包括：提供承载基底(图中未标出)；将若干所述第一芯片501和若干所述第二芯片601固定在所述基底上，且使若干所述第一芯片501和若干所述第二芯片601边缘相邻。
100.本实施例中，所述拼接方法还包括：将若干所述第四芯片502、若干第五芯片602固定在所述基底上，且使若干第四芯片502、若干第五芯片602与若干所述第一芯片501、若干所述第二芯片601边缘相邻。使若干第四芯片502与所述第一芯片501和若干所述第二芯片601进行拼接，使芯片的拼装数量灵活，从而可以得到更多感光面尺寸的图像传感器芯片。具体地，所述第一芯片501、所述第四芯片502、所述第二芯片601、所述第五芯片602均为一个。其他实施例中，所述第一芯片501、所述第四芯片502、所述第二芯片601、所述第五芯片602均不限于一个。
101.本实施例中，分别采用一个所述第五芯片602、所述第四芯片601、所述第一芯片501和所述第二芯片502进行拼接，形成7
×
7像素阵列的图像传感器。其他实施例中，可以根据所述第一晶圆和所述第一芯片、第五芯片的相对尺寸来调整所述第一晶圆上形成的第一芯片、第五芯片的规格尺寸和数量；根据所述第二晶圆和所述第二芯片、第五芯片的相对尺寸来调整所述第二晶圆上形成的第二芯片、第五芯片的规格尺寸和数量。
102.所述图像传感器的形成方法并不限于上述描述。所述第一芯片、第二芯片、第四芯片、第五芯片作为拼接芯片，单个晶圆上所形成的拼接芯片的规格尺寸并不限于上述实施例中所列举的一种或两种规格尺寸，且拼接芯片的数量也不限于本实施例所述描述的芯片数，可以在更多的晶圆上形成更多规格尺寸的芯片数，各拼接芯片的规格尺寸可根据实际需求设计，来满足拼接形成各种规格尺寸的第三芯片，从而提高了图像传感器芯片生产的灵活度。
103.虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。