半导体封装装置及其制造方法与流程

1.本公开涉及半导体封装技术领域，具体涉及半导体封装装置及其制造方法。


背景技术：

2.目前在非电镀形成金属到金属(metal to metal)键合的方法应用到细间距(fine pitch)的半导体封装装置时，可能会存在如下问题：
3.首先，按照扇出(fan
‑
out)的设计规则，为了形成相邻两电连接件，如图1a所示的第一电连接件11和第二电连接件12，其中形成第一电连接件11需要形成焊盘(land)111，然后在焊盘111上形成介电层113，再在介电层113上开孔以暴露焊盘111，进而再在焊盘111暴露的区域形成焊垫112。同理，形成第二电连接件12需要形成焊盘(land)121，然后在焊盘121上形成介电层123，再在介电层123上开孔以暴露焊盘121，进而再在焊盘121暴露的区域形成焊垫122。而在上述过程中，焊盘111和焊盘121上的开孔需要较大宽度来分别容纳焊垫112和焊焊垫112到焊盘111和焊盘121的对位误差。例如，目前一般而言在上述开孔的直径为10微米的情况下，需要焊盘111和焊盘121的直径至少达到23.5微米。并且，目前在相邻两电连接件(如图1a中所示，第一电连接件11和第二电连接件12)的间距(pitch)为30微米时，如果焊盘111和焊盘121的直径至少达到23.5微米，第一电连接件11的介电层113和第二电连接件12的介电层123的厚度为0.7微米，则相邻两电连接件(如图1a中所示，第一电连接件11和第二电连接件12)之间的距离(space)则仅有5.8微米(30
‑
23.5
‑
0.7＝5.8)。而采用在非电镀形成金属到金属(metal to metal)键合方法形成焊垫112和焊垫122的过程中，会有部分金属离子(例如铜离子)附着到焊盘111外介电层外表面和焊盘122外介电层外表面，由于焊盘111外介电层和焊盘122外介电层之间距离仅有最多5.8微米，故而，可能会导致焊盘111外介电层外表面附着的金属离子电性连接到焊盘122外介电层外表面附着的金属离子，进而导致焊垫112和焊垫122之间短路，导致桥接(bridging)。图1b是与图1a所示的半导体封装装置1a对应的实践中产品纵向截面结构图像示意图。从图1b中两虚线框所示处均显示出现桥接。
4.基于上述存在的问题，目前非电镀技术应用到细间距时，最小间距为40微米。


技术实现要素：

5.本公开提出了半导体封装装置及其制造方法。
6.第一方面，本公开提供了一种半导体封装装置，包括：
7.第一上部封装结构，包括第一上线路层和第二上线路层，所述第一上线路层和所述第二上线路层水平并排设置，所述第一上线路层包括从上到下依次设置的第一上介电层、第一上焊盘和第一上焊垫，所述第二上线路层包括从上到下依次设置的第二上介电层和第二上焊盘；
8.第一下部封装结构，包括第一下线路层和第二下线路层，所述第一下线路层和所述第二下线路层水平并排设置，所述第一下线路层包括从下到上依次设置的第一下介电
层、第一下焊盘和第一下焊垫，所述第二下线路层包括从下到上依次设置的第二下介电层和第二下焊盘；
9.所述第一上焊垫电连接所述第二下焊盘，所述第一下焊垫电连接所述第二上焊盘。
10.在一些可选的实施方式中，所述第一上焊垫设置于第二下焊盘上表面，所述第二上焊盘设置于所述第一下焊垫上表面。
11.在一些可选的实施方式中，所述半导体封装装置还包括：
12.第一非电镀金属层，设于所述第一上焊垫的侧壁、所述第二下焊盘的侧壁以及所述第一上焊垫和所述第二下焊盘之间；
13.第二非电镀金属层，设于所述第一下焊垫的侧壁、所述第二上焊盘的侧壁以及所述第一下焊垫和所述第二上焊盘之间。
14.在一些可选的实施方式中，所述第一非电镀金属层位于所述第一上焊垫和所述第二下焊盘之间的部分侧壁向内凹陷，所述第二非电镀金属层位于所述第一下焊垫和所述第二上焊盘之间的部分侧壁向内凹陷。
15.在一些可选的实施方式中，所述第二下焊盘的最大外径小于所述第一上焊垫的最大外径，所述第二上焊盘的最大外径小于所述第一下焊垫的最大外径。
16.在一些可选的实施方式中，所述第一非电镀金属层延伸至所述第二下介电层的上表面和/或侧表面，所述第二非电镀金属层延伸至所述第二上介电层的下表面和/或侧表面。
17.在一些可选的实施方式中，所述第一上焊垫位于所述第二下焊盘的侧面，所述第一下焊垫位于所述第二上焊盘的侧面。
18.在一些可选的实施方式中，所述半导体封装装置还包括：
19.第三非电镀金属层，设于所述第一上焊垫的侧壁和下表面；
20.第四非电镀金属层，设于所述第一下焊垫的侧壁和上表面。
21.在一些可选的实施方式中，所述第三非电镀金属层接触所述第二下焊盘的部分上表面。
22.在一些可选的实施方式中，所述第二下介电层延伸至所述第二下焊盘的上表面以及所述第二下焊盘未接触所述第三非电镀金属层的侧壁。
23.在一些可选的实施方式中，所述第三非电镀金属层延伸至所述第二下介电层设于所述第二下焊盘上表面部分的侧壁。
24.在一些可选的实施方式中，所述第三非电镀金属层延伸至所述第二下介电层设于所述第二下焊盘上表面部分的上表面。
25.第二方面，本公开提供了一种半导体封装装置，包括：
26.第二上部封装结构，包括第三上线路层和第四上线路层，所述第三上线路层和所述第四上线路层水平并排设置，所述第三上线路层包括从上到下依次设置的第三上介电层、第三上焊盘和第三上焊垫，所述第四上线路层包括从上到下依次设置的第四上介电层、第四上焊盘和第四上焊垫；
27.第二下部封装结构，包括第三下线路层和第四下线路层，所述第三下线路层和所述第四下线路层水平并排设置，所述第三下线路层包括从下到上依次设置的第三下介电层
和第三下焊盘，所述第四下线路层包括从下到上依次设置的第四下介电层和第四下焊盘；
28.所述第三上焊垫的侧壁电连接所述第三下焊盘的侧壁，所述第四上焊垫的侧壁电连接所述第四下焊盘的侧壁。
29.第三方面，本公开提供了一种制造半导体封装装置的方法，包括：
30.提供第一上部封装结构和第一下部封装结构，其中，所述第一上部封装结构包括第一上线路层和第二上线路层，所述第一上线路层和所述第二上线路层水平并排设置，所述第一上线路层包括从上到下依次设置的第一上介电层、第一上焊盘和第一上焊垫，所述第二上线路层包括从上到下依次设置的第二上介电层和第二上焊盘，所述第一下部封装结构包括第一下线路层和第二下线路层，所述第一下线路层和所述第二下线路层水平并排设置，所述第一下线路层包括从下到上依次设置的第一下介电层、第一下焊盘和第一下焊垫，所述第二下线路层包括从下到上依次设置的第二下介电层和第二下焊盘；
31.将所述第一上部封装结构置于所述第一下部封装结构上方；
32.通过非电镀方式将所述第一上焊垫电连接至所述第二下焊盘，以及将所述第一下焊垫电连接至所述第二上焊盘。
33.为了解决非电镀形成金属到金属(metal to metal)键合的方法应用到细间距(fine pitch)的半导体封装装置可能存在的桥接问题，本公开提供的半导体封装装置和方法，通过取消现有技术中一个焊盘上的焊垫，即只形成焊盘不形成焊垫，并通过利用上层结构的焊垫直接对接下层焊盘的正面或者侧面，下层结构的焊垫直接对接上层焊盘的正面或者侧面，即上下两个焊垫的位置采用交错式设计，进而留出更多的空间以实现扩大相邻两电连接件之间的空间，避免桥接。
附图说明
34.通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本公开的其它特征、目的和优点将会变得更明显：
35.图1a分别现有技术中半导体封装装置的一个实施例1a的纵向截面结构示意图；
36.图1b是与图1a所示的半导体封装装置1a对应的实践中产品纵向截面结构图像示意图；
37.图2a、2b、2c、2d、2e是根据本公开的半导体封装装置2a、2b、2c、2d、2e的一个实施例的纵向截面结构示意图；
38.图2f是根据图2e所示的半导体封装装置2e中虚线矩形部分的放大示意图；
39.图2g是根据图2f所示的半导体封装装置中虚线矩形部分的放大示意图；
40.图2h是根据本公开的半导体封装装置2h的一个实施例的纵向截面结构示意图；
41.图3a
‑
3m是根据本公开的一个实施例半导体封装装置2a在各个阶段制造的半导体封装装置3a
‑
3m的纵向截面结构示意图；
42.图4a
‑
4m是根据本公开的一个实施例半导体封装装置2e在各个阶段制造的半导体封装装置4a
‑
4m的纵向截面结构示意图。
43.符号说明：
44.11
‑
第一电连接件；111
‑
焊盘；112
‑
焊垫；12
‑
第二电连接件；121
‑
焊盘；122
‑
焊垫；21
‑
第一上部封装结构；211
‑
第一上线路层；2111
‑
第一上介电层；2112
‑
第一上焊盘；2113
‑
第一上焊垫；212
‑
第二上线路层；2121
‑
第二上介电层；2122
‑
第二上焊盘；22
‑
第一下部封装结构；221
‑
第一下线路层；2211
‑
第一下介电层；2212
‑
第一下焊盘；2213
‑
第一下焊垫；222
‑
第二下线路层；2221
‑
第二下介电层；2222
‑
第二下焊盘；23
‑
第一非电镀金属层；24
‑
第二非电镀金属层；d1
‑
第二下焊盘的最大外径；d2
‑
第一上焊垫的最大外径；d3
‑
第一下焊盘的最大外径；d4
‑
第二上焊垫的最大外径；25
‑
第三非电镀金属层；26
‑
第四非电镀金属层；22111
‑
第一载板；22211
‑
第二载板；22112
‑
第一下介电层的第一介电层；22212
‑
第二下介电层的第一介电层；22113
‑
第一下介电层的第一种子层；22213
‑
第二下介电层的第一种子层；22114
‑
第一下介电层的第二介电层；22214
‑
第二下介电层的第二介电层；22115
‑
第一下介电层的第二种子层；22215
‑
第二下介电层的第二种子层；27
‑
光刻胶；28
‑
第二上部封装结构；281
‑
第三上线路层；2811
‑
第三上介电层；2812
‑
第三上焊盘；2813
‑
第三上焊垫；282
‑
第四上线路层；2821
‑
第四上介电层；2822
‑
第四上焊盘；2823
‑
第四上焊垫；29
‑
第二下部封装结构；291
‑
第三下线路层；2911
‑
第三下介电层；2912
‑
第三下焊盘；292
‑
第四下线路层；2921
‑
第四下介电层；2922
‑
第四下焊盘。
具体实施方式
45.下面结合附图和实施例对说明本公开的具体实施方式，通过本说明书记载的内容本领域技术人员可以轻易了解本公开所解决的技术问题以及所产生的技术效果。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外，为了便于描述，附图中仅示出了与有关发明相关的部分。
46.需要说明的是，说明书附图中所绘示的结构、比例、大小等，仅用于配合说明书所记载的内容，以供本领域技术人员的了解与阅读，并非用以限定本公开可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本公开所能产生的功效及所能达成的目的下，均应仍落在本公开所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本公开可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本公开可实施的范畴。
47.还需要说明的是，本公开的实施例对应的纵向截面可以为对应前视图方向截面，横向截面可以为对应右视图方向截面，而水平截面可以为对应上视图方向截面。
48.另外，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本公开。
49.参考图2a，其中，图2a示出了根据本公开的半导体封装装置的一个实施例2a的纵向截面结构示意图。
50.如图2a所示，半导体封装装置2a包括：第一上部封装结构21和第一下部封装结构22。
51.第一上部封装结构21包括第一上线路层211和第二上线路层212。第一上线路层211和第二上线路层212水平并排设置。第一上线路层211包括从上到下依次设置的第一上介电层2111、第一上焊盘2112和第一上焊垫2113。第二上线路层212包括从上到下依次设置的第二上介电层2121和第二上焊盘2122。
52.第一下部封装结构22包括第一下线路层221和第二下线路层222。第一下线路层
221和第二下线路层222水平并排设置。第一下线路层221包括从下到上依次设置的第一下介电层2211、第一下焊盘2212和第一下焊垫2213。第二下线路层222包括从下到上依次设置的第二下介电层2221和第二下焊盘2222。
53.这里，第一上线路层211的第一上焊垫2113电连接第二下线路层222的第二下焊盘2222。第一下线路层221的第一下焊垫2213电连接第二上线路层212的第二上焊盘2122。
54.在一些可选的实施方式中，如图1a所示，第一上焊垫2113设置于第二下焊盘2222上表面，第二上焊盘2122设置于第一下焊垫2213上表面。即，可以认为第一上线路层211和第一下线路层221为形状相同的第一线路层，第一线路层均包括依次设置的介电层、焊盘和焊垫；而第二上线路层212和第二下线路层222为形状相同的第二线路层，第二线路层均包括依次设置的介电层和焊盘。
55.另外，由于第一上线路层211的第一上焊垫2113电连接第二下线路层222的第二下焊盘2222，可以认为第一上线路层211和第二下线路层222组成第一电连接件；由于第一下线路层221的第一下焊垫2213电连接第二上线路层212的第二上焊盘2122，可以认为第一下线路层221和第二上线路层212组成第二电连接件。第一电连接件和第二电连接件为相邻的两电连接件。
56.这样，现有技术中相当于将具有介电层、焊盘和焊垫的相同形状的两个第一线路层采用将一个第一线路层的焊垫和另一个第一线路层的焊垫采用非电镀金属到金属键合的方式进行键合。因而，现有技术中，两电连接件之间的距离(space)取决于两电连接件的间距(pitch)和第一线路层的焊盘尺寸。而半导体封装装置2a中，是将依次设置有介电层、焊盘和焊垫的第一线路层和依次设置有介电层和焊盘的第二线路层进行键合，即将第一线路层的焊垫键合到第二线路层的焊盘。因而，半导体封装装置2a中，两电连接件之间的距离(space)取决于两电连接件的间距(pitch)、第一线路层的焊盘焊垫和第二线路层的焊盘尺寸。由于第一线路层的焊垫的尺寸往往小于第二线路层的焊盘的尺寸，因而，相对于现有技术的方式，对于同样的两电连接件的间距(pitch)，半导体封装装置2a相对于现有技术，两电连接件之间的距离(space)会增加，也就相应可以减少桥接的可能性，提高产品良率。
57.这里，第一上介电层2111、第二上介电层2121、第一下介电层2211和第二下介电层2221可以包括有机物和/或无机物，其中有机物例如可以是：聚酰胺纤维(polyamide，pa)、聚酰亚胺(polyimide，pi)、环氧树脂(epoxy)、聚对苯撑苯并二噁唑(poly
‑
p
‑
phenylene benzobisoxazole，pbo)纤维、fr
‑
4环氧玻璃布层压板、pp(prepreg，预浸材料或称为半固化树脂、半固化片)、abf(ajinomoto build
‑
up film)等，而无机物例如可以是硅(si)，玻璃(glass)，陶瓷(ceramic)，氧化硅，氮化硅，氧化钽等。
58.第一上焊盘2112、第二上焊盘2122、第一下焊盘2212和第二下焊盘2222可以是各种导电材料。例如，可以是金(au)、银(ag)、铝(al)、镍(ni)、钯(pd)、铜(cu)或其合金。
59.第一上焊垫2113和第一下焊垫2213可以是各种导电材料。例如，可以是金(au)、银(ag)、铝(al)、镍(ni)、钯(pd)、铜(cu)或其合金。
60.在一些可选的实施方式中，半导体封装装置2a还可以包括：第一非电镀金属层23和第二非电镀金属层24。其中：
61.第一非电镀金属层23，设于第一上焊垫2113的侧壁、第二下焊盘2222的侧壁以及第一上焊垫2113和第二下焊盘2222之间。第一非电镀金属层23用于电性连接第一上焊垫
2113和第二下焊盘2222。即，第一上焊垫2113和第二下焊盘2222是通过第一非电镀金属层23实现电性连接的。而第一非电镀金属层23是采用非电镀，即化学镀方式形成的金属层。采用非电镀的第一非电镀金属层23实现第一上焊垫2113和第二下焊盘2222之间的键合，避免了采用传统利用焊料键合的回焊过程中的加热操作，更加适合对温度较敏感的产品，也可以避免产品翘曲(warpage)、断裂(crack)等问题。
62.第二非电镀金属层24，设于第一下焊垫2213的侧壁、第二上焊盘2122的侧壁以及第一下焊垫2213和第二上焊盘2122之间。同理，第二非电镀金属层24用于电性连接第一下焊垫2213和第二上焊盘2122。即，第一下焊垫2213和第二上焊盘2122是通过第二非电镀金属层24实现电性连接的。而第二非电镀金属层24是采用非电镀，即化学镀方式形成的金属层。采用非电镀的第二非电镀金属层24实现第一下焊垫2213和第二上焊盘2122之间的键合，避免了采用传统利用焊料键合的回焊过程中的加热操作，更加适合对温度较敏感的产品，也可以避免产品翘曲(warpage)、断裂(crack)等问题。
63.这里，第一非电镀金属层23和第二非电镀金属层24是采用非电镀方式形成的金属层。第一非电镀金属层23和第二非电镀金属层24可以是各种导电材料。例如，可以是金(au)、银(ag)、铝(al)、镍(ni)、钯(pd)、铜(cu)或其合金。
64.下面参考图2b，图2b是根据本公开的半导体封装装置的一个实施例2b的纵向截面结构示意图。图2b所示的半导体封装装置2b类似于图2a中所示的半导体封装装置2a，不同之处在于：第一非电镀金属层23位于第一上焊垫2113和第二下焊盘2222之间的部分侧壁向内凹陷，第二非电镀金属层24位于第一下焊垫2213和第二上焊盘2122之间的部分侧壁向内凹陷。这是由于，在制造过程中，第一非电镀金属层23是采用化学镀方式，在第一上焊垫2113和第二下焊盘2222上同时化学镀所形成的，在化学镀的过程中金属离子沿着第一上焊垫2113和第二下焊盘2222外表面向外生长，当化学镀完成后，会在第一下焊垫2213和第二上焊盘2122之间的部分形成凹陷。
65.下面参考图2c，图2c是根据本公开的半导体封装装置的一个实施例2c的纵向截面结构示意图。图2c所示的半导体封装装置2c类似于图2a中所示的半导体封装装置2a，不同之处在于：第二下焊盘2222的最大外径d1小于第一上焊垫2113的最大外径d2，第二上焊盘2122的最大外径d3小于第一下焊垫2213的最大外径d4。如此，相对于图2a中所示的半导体封装装置2a中，相邻两电连接件之间的间距和距离更大，进一步减少桥接可能性。
66.下面参考图2d，图2d是根据本公开的半导体封装装置的一个实施例2d的纵向截面结构示意图。图2d所示的半导体封装装置2d类似于图2c中所示的半导体封装装置2c，不同之处在于：第一非电镀金属层23延伸至第二下介电层2221的上表面和/或侧表面，第二非电镀金属层24延伸至第二上介电层2121的下表面和/或侧表面。这是由于在化学镀方式形成第一非电镀金属层23的过程中，金属离子也会附着到第二下介电层2221的上表面和/或侧表面，同理在化学镀方式形成第一非电镀金属层23的过程中，金属离子也会附着到第二上介电层2121的下表面和/或侧表面。
67.下面参考图2e，图2e是根据本公开的半导体封装装置的一个实施例2d的纵向截面结构示意图。图2e所示的半导体封装装置2e类似于图2a中所示的半导体封装装置2a，不同之处在于：第一上焊垫2113位于第二下焊盘2222的侧面，第一下焊垫2213位于第二上焊盘2122的侧面。相对于图2a中所示的半导体封装装置2a中第一上焊垫2113和第二下焊盘2222
上下设置通过上下表面电性连接，以及第一下焊垫2213和第二上焊盘2122上下设置通过上下表面电性连接，半导体封装装置2e中改为第一上焊垫2113和第二下焊盘2222左右水平设置通过侧面电性连接，以及第一下焊垫2213和第二上焊盘2122上下设置左右水平设置通过侧面电性连接，减少了第一上焊盘2112和第二下焊盘2222之间的电性连接路径以及第二上焊盘2122和第一下焊盘2212之间的电性连接路径，电性传输效果更佳。
68.在一些可选的实施方式中，如图2e所示，半导体封装装置2e还可以包括：第三非电镀金属层25和第四非电镀金属层26。其中：
69.第三非电镀金属层25设于第一上焊垫2113的侧壁和下表面。第三非电镀金属层25用于电性连接第一上焊垫2113和第二下焊盘2222。即，第一上焊垫2113和第二下焊盘2222是通过第三非电镀金属层25实现电性连接的。而第三非电镀金属层25是采用非电镀，即化学镀方式形成的金属层。采用非电镀的第三非电镀金属层25实现第一上焊垫2113和第二下焊盘2222之间的键合，避免了采用传统利用焊料键合的回焊过程中的加热操作，更加适合对温度较敏感的产品，也可以避免产品翘曲(warpage)、断裂(crack)等问题。
70.第四非电镀金属层26设于第一下焊垫2213的侧壁和上表面。同理，第四非电镀金属层26用于电性连接第一下焊垫2213和第二上焊盘2122。即，第一下焊垫2213和第二上焊盘2122是通过第四非电镀金属层26实现电性连接的。而第四非电镀金属层26是采用非电镀，即化学镀方式形成的金属层。采用非电镀的第四非电镀金属层26实现第一下焊垫2213和第二上焊盘2122之间的键合，避免了采用传统利用焊料键合的回焊过程中的加热操作，更加适合对温度较敏感的产品，也可以避免产品翘曲(warpage)、断裂(crack)等问题。
71.这里，第一非电镀金属层23和第二非电镀金属层24是采用非电镀方式形成的金属层。第一非电镀金属层23和第二非电镀金属层24可以是各种导电材料。例如，可以是金(au)、银(ag)、铝(al)、镍(ni)、钯(pd)、铜(cu)或其合金。
72.下面参考图2f和图2g，图2f是根据图2e所示的半导体封装装置2e中虚线矩形部分的放大示意图，图2g是根据图2f所示的半导体封装装置部分放大示意图中虚线矩形部分的放大示意图。
73.在一些可选的实施方式中，第三非电镀金属层25可以接触第二下焊盘2222的部分上表面。如图2g中矩形r1所示。
74.在一些可选的实施方式中，第二下介电层2221延伸至第二下焊盘2222的上表面以及第二下焊盘2222未接触第三非电镀金属层25的侧壁。如图2g中矩形r1和r2所示。
75.在一些可选的实施方式中，第三非电镀金属层25还可以延伸至第二下介电层2221设于第二下焊盘2222上表面部分的侧壁。如图2g中矩形r3所示。
76.在一些可选的实施方式中，第三非电镀金属层25可延伸至第二下介电层2221设于第二下焊盘2222上表面部分的上表面。如图2g中矩形r4所示。
77.下面参考图2h，其中，图2h示出了根据本公开的半导体封装装置的一个实施例2h的纵向截面结构示意图。
78.如图2h所示，半导体封装装置2h包括：第二上部封装结构28和第二下部封装结构29。其中：
79.第二上部封装结构28包括第三上线路层281和第四上线路层282。第三上线路层281和第四上线路层282水平并排设置。第三上线路层281包括从上到下依次设置的第三上
介电层2811、第三上焊盘2812和第三上焊垫2813。第四上线路层282包括从上到下依次设置的第四上介电层2821、第四上焊盘2822和第四上焊垫2823。
80.第二下部封装结构29包括第三下线路层291和第四下线路层292。第三下线路层291和第四下线路层292水平并排设置。第三下线路层291包括从下到上依次设置的第三下介电层2911和第三下焊盘2912。第四下线路层292包括从下到上依次设置的第四下介电层2921和第四下焊盘2922。
81.第三上焊垫2813的侧壁电连接第三下焊盘2912的侧壁。第四上焊垫2823的侧壁电连接第四下焊盘2922的侧壁。
82.可选地，半导体封装装置2h还可以包括第五非电镀金属层30和第六非电镀金属层31。其中：
83.第五非电镀金属层30设于第三上焊垫2813的侧壁以及第三上焊垫2813和第三下焊盘2912之间。第五非电镀金属层30用于电性连接第三上焊垫2813和第三下焊盘2912。即，第三上焊垫2813和第三下焊盘2912是通过第五非电镀金属层30实现电性连接的，避免了采用传统利用焊料键合的回焊过程中的加热操作，更加适合对温度较敏感的产品，也可以避免产品翘曲(warpage)、断裂(crack)等问题。
84.第六非电镀金属层31设于第四上焊垫2823的侧壁以及第四上焊垫2823和第四下焊盘2922之间。第六非电镀金属层31用于电性连接第三上焊垫2813和第三下焊盘2912。即，第四上焊垫2823和第四下焊盘2922是通过第六非电镀金属层31实现电性连接的，避免了采用传统利用焊料键合的回焊过程中的加热操作，更加适合对温度较敏感的产品，也可以避免产品翘曲(warpage)、断裂(crack)等问题。
85.下面参考图3a
‑
图3m，图3a
‑
3m是根据本公开的一个实施例半导体封装装置2a在各个阶段制造的半导体封装装置3a
‑
3m的纵向截面结构示意图。为了更好地理解本公开的各方面，已简化各图。
86.参考图3a，提供第一载板22111和第二载板22211。其中，第一载板22111和第二载板22211可以是硅片(wafer)或基板(substrate)。
87.参考图3b，在第一载板22111上依次设置第一介电层22112和第一种子层22113，在第二载板22211上依次设置第一介电层22212和第一种子层22213。
88.其中，设置第一介电层22112和第一介电层22212例如可以采用印刷(printing)，层压(lamination)，灌注(potting)，涂覆(coating)等方法。
89.设置第一种子层22113和第一种子层22213可以采用例如溅射(sputtering)，电镀(plating)，化学镀(electroless plating)、印刷(printing)，层压(lamination)，灌注(potting)，涂覆(coating)等方法。
90.参考图3c，分别在第一种子层22113和第一种子层22213上设置光刻胶27后光刻。
91.参考图3d，分别在第一种子层22113和第一种子层22213上蚀刻掉光刻胶27后的区域形成第一下焊盘2212和第二下焊盘2222。
92.参考图3e，分别去除第一种子层22113和第一种子层22213上的光刻胶以及蚀刻掉相应位置的第一种子层22113和第一种子层22213。
93.参考图3f，在第一介电层22112和第一下焊盘2212上表面设置第二介电层22114，在第一介电层22212和第二下焊盘2222上表面设置第二介电层22214。
94.参考图3g，在第二介电层22114上设置光刻胶27后光刻，以蚀刻掉部分第二介电层22114并露出相应第一下焊盘2212的上表面。在第二介电层22214上设置光刻胶27后光刻，以蚀刻掉部分第二介电层22214并露出第二下焊盘2222的上表面和侧壁。
95.参考图3h，移除第二介电层22114和第二介电层22214上设置的光刻胶27。
96.参考图3i，在第二介电层22114上表面和第一下焊盘2212暴露的上表面形成第二种子层22115，在第二介电层22214上表面和第二下焊盘2222暴露的上表面和侧表面形成第二种子层22215。
97.这里，第一载板22111、第一介电层22112和第二介电层22114组成第一下介电层2211。
98.第二载板22211、第一介电层22212和第二介电层22214组成第二下介电层2221。
99.参考图3j，将第一下介电层2211、第一种子层22113和第一下焊盘2212组成的第一结构体和第二下介电层2221、第一种子层22213和第二下焊盘2222组成的第二结构体并排放置，并于第一结构体和第二结构体上方设置光刻胶27后光刻，以暴露部分第二种子层22115。
100.参考图3k，在暴露的第二种子层22115上形成第一下焊垫2213后，移除光刻胶27以及蚀刻掉表面的第二种子层22115和第二种子层22215，进而形成第一下线路层221和第二下线路层222。
101.例如，可以采用溅射(sputtering)，电镀(plating)，化学镀(electroless plating)、印刷(printing)，层压(lamination)，灌注(potting)，涂覆(coating)等方法。
102.需要说明的是，可以采用图3a到图3k所示的相同或类似方法形成第一上线路层211和第二上线路层212
103.参考图3l，将第一上线路层211和第二上线路层212翻转后放置到第一下线路层221和第二下线路层222上方，并预留一定空间。
104.参考图3m，采用非电镀方式形成第一非电镀金属层23和第二非电镀金属层24，其中，第一非电镀金属层23用于电性连接第一上焊垫2113和第二下焊盘2222，第二非电镀金属层24用于电性连接第一下焊垫2213和第二上焊盘2122。
105.至此可形成半导体封装装置2a。本实施例中提供的半导体封装装置的制造方法能够实现前文描述的半导体封装装置2a的相应技术效果，这里不再赘述。
106.下面参考图4a
‑
图4m，图4a
‑
4m是根据本公开的一个实施例半导体封装装置2e在各个阶段制造的半导体封装装置4a
‑
4m的纵向截面结构示意图。为了更好地理解本公开的各方面，已简化各图。
107.参考图4a，提供第一载板22111和第二载板22211。其中，第一载板22111和第二载板22211可以是硅片(wafer)或基板(substrate)。
108.参考图4b，在第一载板22111上依次设置第一介电层22112和第一种子层22113，在第二载板22211上依次设置第一介电层22212和第一种子层22213。
109.参考图4c，分别在第一种子层22113和第一种子层22213上设置光刻胶27后光刻，以暴露部分第一种子层22113和第一种子层22213。
110.参考图4d，分别在第一种子层22113和第一种子层22213上蚀刻掉光刻胶27后的区域形成第一下焊盘2212和第二下焊盘2222。
111.参考图4e，分别去除第一种子层22113和第一种子层22213上的光刻胶以及蚀刻掉相应位置的第一种子层22113和第一种子层22213。
112.参考图4f，在第一介电层22112和第一下焊盘2212上表面及侧表面设置第二介电层22114，在第一介电层22212和第二下焊盘2222上表面机侧表面设置第二介电层22214。
113.参考图4g，在第二介电层22114上设置光刻胶27后光刻，以蚀刻掉部分第二介电层22114并露出相应第一下焊盘2212的上表面。在第二介电层22214上设置光刻胶27后光刻，以蚀刻掉部分第二介电层22214并露出第二下焊盘2222的一个侧表面和第二介电层22214在该侧表面对应的部分。
114.参考图4h，移除第二介电层22114和第二介电层22214上设置的光刻胶27。
115.参考图4i，在第二介电层22114上表面和第一下焊盘2212暴露的上表面形成第二种子层22115，在第二介电层22214上表面、第二下焊盘2222暴露的侧表面、和第一介电层22212暴露的上表面形成第二种子层22215。
116.这里，第一载板22111、第一介电层22112和第二介电层22114组成第一下介电层2211。
117.第二载板22211、第一介电层22212和第二介电层22214组成第二下介电层2221。
118.参考图4j，将第一下介电层2211、第一种子层22113和第一下焊盘2212组成的第一结构体和第二下介电层2221、第一种子层22213和第二下焊盘2222组成的第二结构体并排放置，并于第一结构体和第二结构体上方设置光刻胶27后光刻，以暴露部分第二种子层22115。
119.参考图4k，在暴露的第二种子层22115上形成第一下焊垫2213后，移除光刻胶27以及蚀刻掉表面的第二种子层22115和第二种子层22215，进而形成第一下线路层221和第二下线路层222。
120.例如，可以采用溅射(sputtering)，电镀(plating)，化学镀(electroless plating)、印刷(printing)，层压(lamination)，灌注(potting)，涂覆(coating)等方法。
121.需要说明的是，可以采用图4a到图4k所示的相同或类似方法形成第一上线路层211和第二上线路层212
122.参考图4l，将第一上线路层211和第二上线路层212翻转后放置到第一下线路层221和第二下线路层222上方，其中，第一上焊垫2113的侧壁靠近第二上焊盘2122的侧壁且预留一定空间，以及第一上焊垫2113的侧壁靠近第二下焊盘2222的侧壁且预留一定空间。
123.参考图4m，采用非电镀方式形成第三非电镀金属层25和第四非电镀金属层26，其中，第三非电镀金属层25第三非电镀金属层25用于电性连接第一上焊垫2113的侧表面和第二下焊盘2222的侧表面。第四非电镀金属层26用于电性连接第一下焊垫2213的侧表面和第二上焊盘2122的侧表面。
124.至此可形成半导体封装装置2e。本实施例中提供的半导体封装装置的制造方法能够实现前文描述的半导体封装装置2e的相应技术效果，这里不再赘述。
125.尽管已参考本公开的特定实施例描述并说明本公开，但这些描述和说明并不限制本公开。所属领域的技术人员可清楚地理解，可进行各种改变，且可在实施例内替代等效元件而不脱离如由所附权利要求书限定的本公开的真实精神和范围。图示可能未必按比例绘制。归因于制造过程中的变量等等，本公开中的技术再现与实际实施之间可能存在区别。可
存在未特定说明的本公开的其它实施例。应将说明书和图示视为说明性的，而非限制性的。可作出修改，以使特定情况、材料、物质组成、方法或过程适应于本公开的目标、精神以及范围。所有此些修改都落入在此所附权利要求书的范围内。虽然已参考按特定次序执行的特定操作描述本文中所公开的方法，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序和分组并不限制本公开。