提高边界虚拟存储器阵列的本质临界电压的方法与流程

1.本发明涉及一种存储器阵列的制作工艺改良，且特别是涉及一种提高边界虚拟存储器阵列的本质临界电压vth(intrinsic vth)的方法。


背景技术：

2.存储器阵列一般包含主存储器阵列与边界虚拟存储器阵列。主存储器阵列与边界虚拟存储器阵列是采用相同制作工艺与相同元件设计制作的半导体元件，但是因为制作工艺方面的因素，导致存储器阵列边界的部分半导体元件的尺寸，如浅沟槽隔离结构的高度、多晶硅层的高度等与需求的尺寸不一致，因此将边界的部分界定为虚拟存储器阵列，以免影响存储器操作。
3.换句话说，无论主存储器阵列进行怎样的操作，边界虚拟存储器阵列都是执行抹除操作。这样一来会随着抹除次数的累积，造成边界虚拟存储器阵列的本质临界电压vth逐渐降低，而发生过抹除现象(over-erase phenomenon)。
4.过抹除现象会引发临界漏电(threshold leakage current)，从而影响主存储器阵列的pgm与读取操作。


技术实现要素：

5.本发明提供一种提高虚拟存储器阵列的本质临界电压vth(intrinsic vth)的方法，能使边界虚拟存储器阵列的阱区的掺杂浓度大于主存储器阵列的阱区的掺杂浓度，以提高虚拟存储器阵列的本质临界电压vth，并因而降低该处的临界漏电。
6.本发明的提高虚拟存储器阵列的本质临界电压vth的方法，包括在一基底上制作边界虚拟存储器阵列、主存储器阵列、解码器以及周边元件，其中所述边界虚拟存储器阵列的阱区与所述主存储器阵列的阱区是用同一道制作工艺形成，且所述方法还包括以下至少一个步骤：(1)在制作所述解码器期间，同时对所述解码器的区域内的所述基底与所述边界虚拟存储器阵列的所述阱区进行第一注入制作工艺，以形成所述解码器的阱区并使所述边界虚拟存储器阵列的所述阱区的掺杂浓度大于所述主存储器阵列的所述阱区的掺杂浓度。(2)在制作所述周边元件期间，同时对所述周边元件的区域内的所述基底与所述边界虚拟存储器阵列的所述阱区进行第二注入制作工艺，以形成所述周边元件的阱区并使所述边界虚拟存储器阵列的所述阱区的所述掺杂浓度大于所述主存储器阵列的所述阱区的所述掺杂浓度。(3)对所述边界虚拟存储器阵列的所述阱区进行第三注入制作工艺，以使所述边界虚拟存储器阵列的所述阱区的所述掺杂浓度大于所述主存储器阵列的所述阱区的所述掺杂浓度。
7.在本发明的一实施例中，上述边界虚拟存储器阵列围绕上述主存储器阵列形成。
8.在本发明的一实施例中，上述解码器包括行解码器以及列解码器。
9.在本发明的一实施例中，上述第一注入制作工艺可在形成边界虚拟存储器阵列的阱区之前进行。
10.在本发明的一实施例中，上述第二注入制作工艺可在形成边界虚拟存储器阵列的阱区之前进行或者之后进行。
11.在本发明的一实施例中，上述第三注入制作工艺可在形成边界虚拟存储器阵列的阱区之前进行或者之后进行。
12.在本发明的一实施例中，上述边界虚拟存储器阵列的阱区内的沟道掺杂浓度比上述主存储器阵列的阱区的掺杂浓度大两倍以上。
13.基于上述，本发明通过对边界虚拟存储器阵列施行额外的注入制作工艺，或者在制作解码器或者周边元件期间，同时对原本不会接受(离子)注入的边界虚拟存储器阵列进行额外的注入制作工艺，即可实现边界虚拟存储器阵列的阱区浓度大于(主)存储器阵列的阱区浓度的成果。由于阱区的浓度增加，因此边界虚拟存储器阵列的本质临界电压vth也会增加。一旦边界虚拟存储器阵列的本质临界电压vth增加，则边界虚拟存储器阵列的抹除时间点会延后，较晚被抹除，因而减缓该处的过抹除现象(over-erase phenomenon)，以降低漏电，进而改善pgm操作。
14.为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附的附图作详细说明如下。
附图说明
15.图1是本发明的一实施例的一种提高边界虚拟存储器本质临界电压vth(intrinsic vth)的步骤图；
16.图2是本发明中的边界虚拟存储器阵列与主存储器阵列的i-v曲线图；
17.图3是一种半导体晶片的俯视示意图；
18.图4是本发明的实施例的一种半导体装置的俯视示意图；
19.图5a至图5f是沿图4的线段v-v’的半导体装置的制造流程剖面示意图。
20.符号说明
21.30:晶片
22.300:管芯
23.302:周边区
24.400:半导体装置
25.402:主存储器阵列
26.404:边界虚拟存储器阵列
27.406:行解码器
28.408:列解码器
29.500:基底
30.502:主阵列区
31.504:虚拟阵列区
32.506:解码器区
33.508、510、512:阱区
34.514:栅极结构
35.516:隧穿介电层
36.518:第一栅极层
37.518a:浮置栅极
38.520:栅间介电层
39.522:第二栅极层
40.522a:控制栅极
41.524:隔离结构
42.526:源极/漏极区
43.528:间隔物
44.530:介电层
45.532:接触窗
46.534:金属连线
47.g:栅极
48.s100、s102、s104、s106、s108、s110、s112:步骤
具体实施方式
49.下文列举实施例并配合所附的附图来进行详细地说明，但所提供的实施例并非用以限制本发明所涵盖的范围。此外，附图仅以说明为目的，并未依照原尺寸作图。为了方便理解，下述说明中相同的元件将以相同的符号标示来说明。
50.此外，关于文中所使用「包含」、「包括」、「具有」等等用语，均为开放性的用语，也就是指「包括但不限于」。而且，文中所用的「第一」、「第二」、「第三」等是用于描述各种区域以及/或步骤，但是这些区域以及/或步骤不应受这些用语的限制。这些用语仅用于将一个区域与另一个区域分开；或者用于将一个步骤与另一个步骤分开，而不指代其先后顺序。
51.图1是依照本发明的一实施例的一种提高边界虚拟存储器本质临界电压vth(intrinsic vth)的步骤图。
52.请参照图1，步骤s100是在基底上制作边界虚拟存储器阵列。步骤s102是在基底上制作主存储器阵列。在一实施例中，上述边界虚拟存储器阵列围绕上述主存储器阵列形成，且步骤s100与步骤s102通常是同时进行的，以于基底上制作出相同元件设计的边界虚拟存储器阵列主存储器阵列，例如：边界虚拟存储器阵列的阱区以及主存储器阵列的阱区是在利用同一道光掩模与注入制作工艺形成的，此时两个阱区的掺杂浓度几乎一样。而且，在形成阱区之后，步骤s100与步骤s102中都还包含其他注入制作工艺，如场绝缘(field isolation)注入制作工艺、沟道注入制作工艺等，以于边界虚拟存储器阵列的阱区以及主存储器阵列的阱区中分别形成沟道与场绝缘区。
53.步骤s104是在基底上制作解码器，其中解码器包括行解码器以及列解码器。在一实施例中，上述解码器围绕上述边界虚拟存储器形成。步骤s106则是在基底上制作周边元件，如周边的电路、被动元件等。
54.应注意的是，步骤s100、步骤s102、步骤s104与步骤s108的制作顺序与详细步骤可参照现有技术，本发明并不限制这些步骤的先后顺序，例如步骤s100、步骤s102与步骤s106可能涵盖一些同时制作的膜层与半导体制作工艺。
55.步骤s108是进行第一注入制作工艺，其是在制作解码器期间，同时对所述解码器
的区域内的基底与所述边界虚拟存储器阵列的阱区进行的注入制作工艺，因此能形成所述解码器的阱区，并使边界虚拟存储器阵列的阱区的掺杂浓度大于主存储器阵列的阱区的掺杂浓度。而且，因为步骤s100中包含对边界虚拟存储器阵列的区域进行如沟道注入制作工艺的其他注入制作工艺，所以边界虚拟存储器阵列的阱区内的沟道掺杂浓度例如比主存储器阵列的阱区的掺杂浓度大两倍以上。而且，步骤s108的第一注入制作工艺可在形成边界虚拟存储器阵列的阱区之前进行。
56.步骤s110是进行第二注入制作工艺，其是在制作周边元件期间，同时对所述周边元件的区域内的基底与所述边界虚拟存储器阵列的阱区进行的注入制作工艺，因此能形成周边元件的阱区，并使边界虚拟存储器阵列的阱区的掺杂浓度大于主存储器阵列的阱区的掺杂浓度。而且，因为步骤s100中包含对边界虚拟存储器阵列的区域进行如沟道注入制作工艺的其他注入制作工艺，所以边界虚拟存储器阵列的阱区内的沟道掺杂浓度例如比主存储器阵列的阱区的掺杂浓度大两倍以上。在一实施例中，步骤s110的第二注入制作工艺可在形成边界虚拟存储器阵列的阱区之前进行；在另一实施例中，步骤s110的第二注入制作工艺可在形成边界虚拟存储器阵列的阱区之后进行。
57.步骤s112是进行第三注入制作工艺，其是对所述边界虚拟存储器阵列的所述阱区进行的额外注入制作工艺，以使边界虚拟存储器阵列的阱区的掺杂浓度大于主存储器阵列的阱区的掺杂浓度。也就是说，在步骤s100与步骤s102中会利用同一道光掩模与注入制作工艺形成边界虚拟存储器阵列的阱区以及主存储器阵列的阱区，此阶段两个阱区的掺杂浓度几乎一样，但经过步骤s112后，边界虚拟存储器阵列的阱区的掺杂浓度会变高。而且，因为步骤s100中包含对边界虚拟存储器阵列的区域进行如沟道注入制作工艺的其他注入制作工艺，所以边界虚拟存储器阵列的阱区内的沟道掺杂浓度例如比主存储器阵列的阱区的掺杂浓度大两倍以上。在一实施例中，步骤s112的第三注入制作工艺可在形成边界虚拟存储器阵列的阱区之前进行；在另一实施例中，步骤s112的第三注入制作工艺可在形成边界虚拟存储器阵列的阱区之后进行。
58.应注意的是，以上步骤s108、步骤s110与步骤s112都是对边界虚拟存储器阵列的阱区进行额外的注入制作工艺，以增加其掺杂浓度，所以可根据需求从中选择至少一个步骤、两个步骤或是所有步骤，加入制作边界虚拟存储器阵列的步骤s100中。也就是说，在制作边界虚拟存储器阵列的步骤s100中可增加步骤s112，而不需要在进行步骤s108与步骤s110时对边界虚拟存储器阵列的阱区进行注入。另一方面，在制作边界虚拟存储器阵列的步骤s100中，可加上步骤s108，而不需要进行步骤s112，也不需要在进行步骤s110时对边界虚拟存储器阵列的阱区进行注入；依此类推。在另一实施例中，在制作边界虚拟存储器阵列的步骤s100中也可施行步骤s108与步骤s110，而省略步骤s112，如此一来不需要另外的光掩模，就能大幅增加边界虚拟存储器阵列的阱区的掺杂浓度。
59.经过图1的方法改良后，边界虚拟存储器阵列与主存储器阵列的i-v曲线图如图2所示。
60.在图2中，原本应该与主存储器阵列的i-v曲线相似的边界虚拟存储器阵列，会通过增加边界虚拟存储器阵列的阱区的掺杂浓度的方式，使其i-v曲线往右移，亦即提高了边界虚拟存储器的本质临界电压vth。一旦边界虚拟存储器阵列的本质临界电压vth增加，边界虚拟存储器阵列的抹除时间点就会延后，因而减缓该处的过抹除现象，并因此降低边界
虚拟存储器阵列的漏电，进而确保pgm操作的电流稳定。
61.以下列举的实施例是以步骤s108的方式，使边界虚拟存储器阵列的阱区的掺杂浓度大于主存储器阵列的阱区的掺杂浓度，且存储器阵列是以nor flash存储器为例。然而，本发明并不限于此，存储器阵列也可以是其他类型的存储器阵列，如nand flash存储器。
62.图3是一种半导体晶片30的俯视示意图。晶片30中划分有多个管芯300，每一个管芯300可包含具有半导体装置400的区域以及周边区302，其中周边区302一般具有电路、被动(无源)元件等周边元件。
63.图4是图3中的半导体装置400的俯视示意图，其中包含主存储器阵列402、边界虚拟存储器阵列404、行解码器406与列解码器408。边界虚拟存储器阵列404围绕着主存储器阵列402，且解码器(行解码器406与列解码器408)围绕着边界虚拟存储器404。
64.图5a至图5f是沿图4的线段v-v’的半导体装置的制造流程剖面示意图。
65.请先参照图5a，基底500上分为主阵列区502、虚拟阵列区504以及解码器区506。主阵列区502对应于图4的主存储器阵列402的区域，虚拟阵列区504对应于图4的边界虚拟存储器阵列404的区域，解码器区506对应于图4的列解码器408的区域。然后，进行一道注入制作工艺，以于虚拟阵列区504与解码器区506的基底500内形成阱区508，这道注入制作工艺等同于图1的步骤s108，以形成解码器区506的阱区508，并先对虚拟阵列区504进行一次离子注入。
66.接着，请参照图5b，进行另一道注入制作工艺，以于主阵列区502与虚拟阵列区504的基底500内形成阱区510。由于虚拟阵列区504已经历两道注入制作工艺，所以虚拟阵列区504的阱区512的掺杂浓度约是主阵列区502的阱区510的掺杂浓度加上解码器区506的阱区508的掺杂浓度的数值，因此虚拟阵列区504的阱区512的掺杂浓度比主阵列区502的阱区510的掺杂浓度要大。在形成阱区510以及阱区512之后，还可进行其他注入制作工艺，如场绝缘(field isolation)注入制作工艺、沟道注入制作工艺等，以于虚拟阵列区504的阱区512以及主阵列区502的阱区510中分别形成沟道(未绘示)与场绝缘区(未绘示)，因此虚拟阵列区504的阱区512内的沟道掺杂浓度例如比主阵列区502的阱区510的掺杂浓度大两倍以上。
67.之后，请参照图5c，在基底500上形成栅极结构514，其制作工艺例如先形成隧穿介电层516与第一栅极层518，并在定义第一栅极层518之后，再形成栅间介电层520(如ono层)与第二栅极层522。而且，主阵列区502与虚拟阵列区504内的栅极结构514中的各层参数大致相同，但是解码器区506的栅极结构514与主阵列区502与虚拟阵列区504的略有不同。举例来说，解码器区506的隧穿介电层516厚度更厚(当作栅介电层)，且预定形成解码器的栅极g的区域需先移除栅介电层520，使第一栅极层518与第二栅极层522接触。
68.接着，请参照图5d，通过蚀刻同时定义出主阵列区502与虚拟阵列区504内的控制栅极522a、栅间介电层520、浮置栅极518a与隧穿介电层516，以及解码器区506的栅极g与栅介电层516’。然后，在基底500形成隔离结构524(如sti)，以隔开解码器(如图4的列解码器408)与存储器阵列(如图4的边界虚拟存储器阵列404)。然而，本发明并不限于此，隔离结构524的形成也可早于上述蚀刻步骤，或者在形成阱区512后就先形成隔离结构524。
69.然后，请参照图5e，在基底500内形成源极/漏极区526，并于栅极g以及栅极结构514的侧壁形成间隔物528。
70.之后，请参照图5f，形成覆盖整体表面的介电层530，再形成连接源极/漏极区526的接触窗532以及金属连线534。完成后的边界虚拟存储器阵列与主存储器阵列在基底500以上的结构基本设计相同，不同处在于阱区512的掺杂浓度大于阱区510的掺杂浓度，所以能提升边界虚拟存储器阵列的本质临界电压vth，使过度抹除的现象得到缓解。
71.综上所述，本发明的方法是在增加边界虚拟存储器阵列的阱区浓度，使其本质临界电压vth增加，以使边界虚拟存储器阵列的抹除时间点延后，进而减缓边界虚拟存储器阵列的过抹除现象，所以能降低边界虚拟存储器阵列的漏电，确保pgm操作的电流稳定。至于增加边界虚拟存储器阵列的阱区浓度的方法除了可以单纯对边界虚拟存储器阵列施行额外的注入制作工艺，也可在进行其他部位的注入制作工艺期间(例如在制作解码器或者周边元件期间)，对原本不会接受离子注入的边界虚拟存储器阵列同时进行注入制作工艺，因此不但能增加边界虚拟存储器阵列的阱区浓度，还可省去额外的光掩模与曝光显影制作工艺。
72.虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应当以附上的权利要求所界定的为准。