一种低厚度耐电流SiCPIN二极管及其制造方法与流程

一种低厚度耐电流sic pin二极管及其制造方法
技术领域
1.本发明涉及一种低厚度耐电流sic pin二极管及其制造方法。


背景技术：

2.sic器件碳化硅(sic)材料因其优越的物理特性，广泛受到人们的关注和研究。其高温大功率电子器件具备输入阻抗高、开关速度快、工作频率高、耐高温高压等优点，在开关稳压电源、高频加热、汽车电子以及功率放大器等方面取得了广泛应用。
3.但是限于材料特性，其本征击穿场强确定，提高pin二极管耐压的主要方式是改善终端结构，通过对掺杂方式的优化来得到更高耐压的pin二极管，因此其改善程度非常有限。


技术实现要素：

4.本发明要解决的技术问题，在于提供一种低厚度耐电流sic pin二极管及其制造方法，使得二极管厚度减小，耐电流能力增加四倍。
5.本发明之一是这样实现的：一种低厚度耐电流sic pin二极管，包括：
6.一n型欧姆电极；
7.一n型重掺杂半导体传输层，所述n型重掺杂半导体传输层的下侧面连接至所述n型欧姆电极的上侧面；
8.一n型本征层，所述n型本征层的下侧面连接至所述n型重掺杂半导体传输层的上侧面；
9.一p型重掺杂金刚石传输层，所述p型重掺杂金刚石传输层下侧面连接至所述n型本征层的上侧面；
10.以及，一p型欧姆电极，所述p型欧姆电极的下侧面连接至所述p型重掺杂金刚石传输层的上侧面；
11.所述p型重掺杂金刚石传输层的掺杂浓度是n型本征层掺杂浓度的4倍。
12.进一步地，所述p型重掺杂金刚石传输层的掺杂浓度为2*10
19
cm-3
。
13.进一步地，所述p型重掺杂金刚石传输层的厚度为2微米。
14.本发明之二是这样实现的：一种低厚度耐电流sic pin二极管的制造方法，包括：
15.步骤1、将sic外延晶片进行处理，除去表面异物，形成衬底；
16.步骤2、在所述衬底表面上外延生长n型重掺杂半导体传输层；
17.步骤3、在所述n型重掺杂半导体传输层外延生长n型本征层；
18.步骤4、在所述n型本征层上外延生长p型重掺杂金刚石传输层；
19.步骤5、通过衬底去除工艺去除按照以上步骤所得的衬底；
20.步骤6、在n型重掺杂半导体传输层上蒸镀并光刻制作出n型欧姆电极，再在p型重掺杂金刚石传输层上蒸镀并光刻制作出p型欧姆电极。
21.进一步地，所述步骤1进一步具体为：用去离子水冲洗sic外延晶片表面，然后置于
加热的混合洗液中浸泡1分钟，进一步去除sic外延晶片表面的异物，形成衬底；所述混合洗液包括氨水、双氧水以及去离子水。
22.进一步地，所述p型重掺杂金刚石传输层的掺杂浓度为2*10
19
cm-3
。
23.进一步地，所述p型重掺杂金刚石传输层的厚度为2微米。
24.本发明的优点在于：本发明一种低厚度耐电流sic pin二极管的制造方法，使得二极管厚度减小，耐电流能力增加四倍。
附图说明
25.下面参照附图结合实施例对本发明作进一步的说明。
26.图1为本发明一种基于aln的sic pin二极管的制造方法的流程图；
27.图2为本发明一种基于aln的sic pin二极管的制造方法的示意图一；
28.图3为本发明一种基于aln的sic pin二极管的制造方法的示意图二；
29.图4为本发明一种基于aln的sic pin二极管的制造方法的示意图三；
30.图5为本发明一种基于aln的sic pin二极管的制造方法的示意图四；
31.图6为本发明一种基于aln的sic pin二极管的制造方法的示意图五；
32.图7为本发明一种基于aln的sic pin二极管的制造方法的制造的二极管示意图；
33.图8为传统sic pin二极管空间电荷区在p型传输层和本征n型区空间电荷区分布示意图；
34.图9为本发明二极管的反向电压空间电荷区拓展进金刚石区空间电荷区分布示意图。
具体实施方式
35.如图1至图7所示，本发明一种低厚度耐电流sic pin二极管的制造方法，包括：
36.步骤1、用去离子水冲洗sic外延晶片表面，然后置于加热的混合洗液中浸泡1分钟，进一步去除sic外延晶片表面的异物，形成衬底；所述混合洗液包括氨水、双氧水以及去离子水；
37.步骤2、在所述衬底表面上外延生长n型重掺杂半导体传输层；
38.步骤3、在所述n型重掺杂半导体传输层外延生长n型本征层；
39.步骤4、在所述n型本征层上外延生长p型重掺杂金刚石传输层，所述p型重掺杂金刚石传输层的掺杂浓度为2*10
19
cm-3
，所述p型重掺杂金刚石传输层的厚度为2微米；
40.步骤5、通过衬底去除工艺去除按照以上步骤所得的衬底；
41.步骤6、在n型重掺杂半导体传输层上蒸镀并光刻制作出n型欧姆电极，再在p型重掺杂金刚石传输层上蒸镀并光刻制作出p型欧姆电极。
42.如图7所示，本发明一种低厚度耐电流sic pin二极管，包括：
43.一n型欧姆电极；
44.一n型重掺杂半导体传输层，所述n型重掺杂半导体传输层的下侧面连接至所述n型欧姆电极的上侧面；
45.一n型本征层，所述n型本征层的下侧面连接至所述n型重掺杂半导体传输层的上侧面，所述n型本征层的材料为sic；
46.一p型重掺杂金刚石传输层，所述p型重掺杂金刚石传输层下侧面连接至所述n型本征层的上侧面，所述p型重掺杂金刚石传输层的材料均为p型金刚石；
47.以及，一p型欧姆电极，所述p型欧姆电极的下侧面连接至所述p型重掺杂金刚石传输层的上侧面。
48.所述p型重掺杂金刚石传输层的掺杂浓度为2*10
19
cm-3
。
49.所述p型重掺杂金刚石传输层的厚度为2微米。
50.本发明二极管的结构为纵向结构，为双极性器件，在相同耐压等级下与现有技术的二极管相比较，其器件厚度减小，电流能力也显著提高。
51.本发明在原有的基础上，将p型重掺杂金刚石传输层替代p型重掺杂sic传输层，金刚石材料禁带宽度为5.5ev，是sic材料的1.7倍，但是其临界击穿场强是10mv/cm，是sic材料的4倍，那么意味着在相同耐压等级情况下，其厚度可以减薄为sic的四分之一，整个sic pin二极管厚度可以实现减薄，而厚度的减薄可以增加sic pin二极管的电流能力。
52.金刚石材料导热系数为34.5w/cm k,是sic材料的9.3倍，这意味着在纵向sic pin二极管中，其热量不会在金刚石层聚集，主要热分布由sic材料决定，不会使原有sic材料的热特性退化。
53.金刚石材料在现有工艺基础上可以实现p型重掺杂。
54.如图8所示，传统sic pin二极管在承受反向耐压时所形成的pn结空降电荷区向p型传输层和n型本征层扩散结构。如图9所示，本发明所设计的sic pin二极管在承受反向耐压时所形成的pn结空降电荷区向p型重掺杂金刚石传输层和n型本征层扩散结构。本发明p型重掺杂金刚石传输层厚度远小于sic传输层厚度，浓度也远大于sic传输层，金刚石材料的迁移率为2000cm2/vs，是sic材料的2倍，那么这意味着可以提高sic pin二极管的电流响应能力，可以相应提高其开关速度，p型重掺杂金刚石传输层可以从机理上减薄传输层厚度，其主要原因是在pin二极管反向加压时形成空间电荷区，空间电荷区分布在n型本征层和p型重掺杂金刚石传输层，当空间电荷区向p型重掺杂金刚石传输层扩散时，因为金刚石掺杂浓度为n型本征层的4倍，相同电压时，p型重掺杂金刚石传输层与替换之前的p型重掺杂sic传输层相比空间电荷区扩展深度为原来的四分之一，故相同耐压等级，该结构可以降低厚度。
55.由于金刚石临界击穿场强是sic的4倍，故虽然其厚度减小了四分之三，但是其耐压特性仍然不会改变，综合实现了耐压不变，减薄了尺寸，同时由于掺杂浓度、迁移率以及厚度因素，保证耐压等级不变，该pin二极管厚度减小，电流能力增加四倍。
56.虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。