阵列基板、显示面板及显示装置的制作方法

1.本公开涉及显示技术领域，尤其涉及一种阵列基板、显示面板及显示装置。


背景技术：

2.有机发光二极管(organic light-emitting diode，简称oled)显示装置具有超轻薄、低成本、低功耗、宽视角、全固化、自发光、驱动电压低及可实现柔软显示等诸多突出的性能，oled显示装置是新一代显示技术之一。oled显示装置包括oled显示面板，是通过电流驱动发光材料自主发光的显示器件。由于发光材料对温度、空气、水十分敏感，因此良好的封装对oled显示面板的寿命和画面品质至关重要。
3.显示面板包括阵列基板和封装盖板，且阵列基板靠近封装盖板的表面具有金属导电图案。目前中小尺寸oled显示面板需要采用粘合剂(通常为玻璃胶)进行封装，例如，在阵列基板和封装盖板之间涂覆玻璃胶，并通过激光束照射玻璃胶，使玻璃胶烧结，进而将封装盖板和阵列基板焊接在一起。
4.然而，在玻璃胶的烧结工艺过程中，玻璃胶的烧结温度较高，可能会导致至少部分金属导电图案发生融化，融化的金属材料可能会发生流动，并与相邻的金属导电图案相接触，使得相邻的金属导电图案通过融化的金属材料发生接触，进而导致相邻金属图案产生电路短接的问题。


技术实现要素：

5.本公开一些实施例的目的在于提供一种阵列基板、显示面板及显示装置，能够降低粘合剂周围金属信号线短接的几率，从而，提高显示装置的产品良率。
6.为达到上述目的，本公开一些实施例提供了如下技术方案：
7.一方面，提供一种阵列基板。所述阵列基板具有显示区和围绕所述显示区的周边区。所述阵列基板包括衬底，第一绝缘层和第一金属层。所述第一绝缘层设置于所述衬底上。所述第一金属层设置于所述第一绝缘层远离所述衬底的一侧；所述第一金属层包括位于所述周边区的第一信号线和第二信号线，所述第一信号线沿第一方向延伸。沿第一方向，所述第一信号线的端部与所述第二信号线的至少部分相对设置，所述第一信号线的端部与所述第二信号线之间具有间隔。其中，所述周边区包括围绕所述显示区的封装区，所述封装区被配置为设置粘合剂，所述粘合剂覆盖所述第一信号线和/或所述第二信号线的至少部分。所述第一绝缘层中位于所述间隔处的部分设置有第一凹槽。
8.本公开实施例提供的阵列基板，第一金属层包括位于周边区的第一信号线和第二信号线。周边区包括围绕显示区的封装区，该封装区在衬底上的正投影与第一金属层在衬底上的正投影至少部分重叠，即粘合剂(比如玻璃胶)覆盖至少部分位于周边区的第一金属层。粘合剂烧结温度较高，可能会导致第一金属层的至少部分发生融化，这样，在第一信号线和第二信号线相对的间隔处设置第一凹槽，即使第一金属层(第一信号线和/或第二信号线)发生融化，融化的金属材料会流入至第一凹槽中。并且融化的金属材料中，位于第一凹
槽内的部分与第一凹槽外的部分在第一凹槽的侧壁处相互断开，即第一凹槽内的金属材料与第一凹槽外的金属材料电绝缘，这样，能够降低第一信号线和第二信号线通过融化的金属材料电连接的几率，降低第一信号线和第二信号线发生电路短接的风险，保证阵列基板上信号线的能够正常传输信号。
9.在一些实施例中，所述第一金属层还包括延伸图案。所述延伸图案与所述第一信号线位于所述第一凹槽的同侧，且所述延伸图案与所述第一信号线靠近所述第一凹槽的一端耦接。所述延伸图案的长度延伸方向与所述第一方向相交叉。
10.在一些实施例中，所述第一凹槽和所述延伸图案均沿第二方向延伸，且所述第一凹槽的长度大于或等于所述延伸图案的长度。所述第一方向和所述第二方向相垂直。
11.在一些实施例中，所述阵列基板包括依次层叠设置于所述衬底上的层间介质层和源漏金属层。所述第一绝缘层为所述层间介质层，所述第一金属层为所述源漏金属层。
12.在一些实施例中，所述阵列基板还包括依次层叠设置于所述衬底和所述层间介质层之间的半导体层、第一栅绝缘层、第一栅金属层、第二栅绝缘层和第二栅金属层。所述第一栅绝缘层和所述第二栅绝缘层中的至少一者，在所述间隔处设有第二凹槽，所述第二凹槽在所述衬底上的正投影与所述第一凹槽在所述衬底上的正投影至少部分重叠。
13.在一些实施例中，所述第二凹槽在所述衬底上的正投影与，所述第一栅金属层和所述第二栅金属层的图案在所述衬底上的正投影相互错开。
14.在一些实施例中，所述第一凹槽的侧壁为台阶面。
15.在一些实施例中，所述第一绝缘层远离所述衬底的一面设有第一凸起，所述第一信号线设置于所述第一凸起上；所述第一凸起的侧壁形成所述第一凹槽的侧壁的一部分，以使所述第一凹槽的侧壁形成台阶面；和/或，
16.所述第一绝缘层上设置有第二凸起，所述第二信号线设置于所述第二凸起上；所述第二凸起的侧壁形成所述第一凹槽的侧壁的一部分，以使所述第一凹槽的侧壁形成台阶面。
17.在一些实施例中，所述阵列基板还包括：至少一个栅极驱动电路和至少一条起始信号线。所述栅极驱动电路包括级联的多个移位寄存器，所述多个移位寄存器沿第一方向排列。所述起始信号线沿第一方向延伸，且与至少一个移位寄存器耦接；其中，所述第一信号线为所述起始信号线；所述第二信号线为第一电压信号线。
18.在一些实施例中，所述至少一个栅极驱动电路包括扫描驱动电路和发光驱动电路。所述扫描驱动电路包括级联的多个扫描移位寄存器。所述发光驱动电路包括级联的多个发光移位寄存器。
19.所述至少一条起始信号线包括扫描起始信号线和发光起始信号线。所述扫描起始信号线与至少一个扫描移位寄存器耦接。所述发光起始信号线与至少一个发光移位寄存器耦接。其中，所述阵列基板包括至少一条第一信号线，所述至少一条第一信号线包括所述扫描起始信号线和/或所述发光起始信号线。
20.在一些实施例中，所述周边区包括位于所述显示区一侧的绑定区。所述第二信号线绕所述显示区延伸，且两端延伸至所述绑定区；所述第二信号线的两端分别位于所述阵列基板的沿第一方向的中线的两侧。所述阵列基板包括多条第一信号线，分别位于所述阵列基板的沿第一方向的中线的两侧，每条第一信号线的端部与同侧的第二信号线之间设置
有所述第一凹槽。
21.在一些实施例中，所述第二信号线中设有多个开口。
22.在一些实施例中，所述粘合剂的材料包括玻璃胶。
23.另一方面，提供一种显示面板。所述显示面板包括如上述任一项实施例所述的阵列基板，与所述阵列基板相对设置的封装盖板，以及，设置于所述阵列基板和所述封装盖板之间的粘合剂，所述粘合剂位于所述阵列基板的封装区。
24.本公开实施例提供的显示面板所能达到的有益效果，与上述技术方案提供的阵列基板所能达到的有益效果相同，在此不做赘述。
25.又一方面，提供一种显示装置。所述显示装置包括如上述实施例所述的显示面板。
26.本公开实施例提供的显示装置所能达到的有益效果，与上述技术方案提供的显示面板所能达到的有益效果相同，在此不做赘述。
附图说明
27.此处所说明的附图用来提供对本公开实施例的进一步理解，构成本公开实施例的一部分，本公开的示意性实施例及其说明用于解释本公开，并不构成对本公开的不当限定。在附图中：
28.图1为本公开实施例提供的一种显示装置的结构图；
29.图2为本公开实施例提供的一种显示装置的结构图；
30.图3为本公开实施例提供的一种显示面板的结构图；
31.图4为本公开实施例提供的一种显示面板的电路结构图；
32.图5为本公开实施例提供的另一种显示面板的电路结构图；
33.图6为本公开实施例提供的一种显示面板的剖面图；
34.图7a为本公开实施例提供的一种阵列基板的剖面图；
35.图7b为本公开实施例提供的另一种阵列基板的剖面图；
36.图8为本公开实施例提供的一种阵列基板的结构图；
37.图9为图8提供的阵列基板的局部g的放大图；
38.图10为图9提供的阵列基板沿剖面线a-a的一种剖面图；
39.图11a为图9提供的阵列基板沿剖面线a-a的另一种剖面图；
40.图11b为图9提供的阵列基板沿剖面线a-a的又一种剖面图；
41.图11c为图9提供的阵列基板沿剖面线a-a的又一种剖面图；
42.图12为图9提供的阵列基板沿剖面线a-a的又一种剖面图；
43.图13为图9提供的阵列基板沿剖面线a-a的又一种剖面图；
44.图14为图9提供的阵列基板沿剖面线a-a的又一种剖面图；
45.图15为图9提供的阵列基板沿剖面线a-a的又一种剖面图；
46.图16为图9提供的阵列基板沿剖面线a-a的又一种剖面图。
具体实施方式
47.为便于理解，下面结合说明书附图，对本公开一些实施例提供的技术方案进行详细的描述。显然，所描述的实施例仅仅是所提出的技术方案的一部分实施例，而不是全部的
实施例。基于本公开的一些实施例，本领域技术人员所能获得的所有其他实施例，均属于本公开保护的范围。
48.除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括(comprise)”及其其他形式例如第三人称单数形式“包括(comprises)”和现在分词形式“包括(comprising)”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例(one embodiment)”、“一些实施例(some embodiments)”、“示例性实施例(exemplary embodiments)”、“示例(example)”、“特定示例(specific example)”或“一些示例(some examples)”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。
49.以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。
50.在描述一些实施例时，可能使用了“耦接”和“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。又如，描述一些实施例时可能使用了术语“耦接”以表明两个或两个以上部件有直接物理接触或电接触。然而，术语“耦接”或“通信耦合(communicatively coupled)”也可能指两个或两个以上部件彼此间并无直接接触，但仍彼此协作或相互作用。这里所公开的实施例并不必然限制于本文内容。
51.另外，“基于”的使用意味着开放和包容性，因为“基于”一个或多个所述条件或值的过程、步骤、计算或其他动作在实践中可以基于额外条件或超出所述的值。
[0052]“a和/或b”，包括以下三种组合：仅a，仅b，及a和b的组合。
[0053]
本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中，为了清楚，放大了层和区域的厚度。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为矩形的蚀刻区域通常将具有弯曲的特征。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。
[0054]
需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本公开。
[0055]
本公开的一些实施例提供一种显示装置1000，示例性地，该显示装置1000可以是手机、平板电脑、个人数字助理(personal digital assistant，pda)、车载电脑等。
[0056]
上述显示装置1000可以为：液晶显示装置(liquid crystal display，简称lcd)，和有机发光二极管(organic light emitting diode，简称oled)显示装置等，本公开实施例对上述显示装置1000的具体形式不做限制。
[0057]
如图1所示，上述显示装置1000包括显示面板100。以下以显示装置1000为oled显示装置为例，对显示面板100的结构进行举例说明。该显示面板100能够应用于中小尺寸的
显示装置1000中。
[0058]
如图2所示，显示面板100包括阵列基板110、发光器件120和封装盖板130。其中，阵列基板110和封装盖板130通过粘合剂140(通常为玻璃胶)粘接，以封装显示面板100。阵列基板110靠近封装盖板130的表面具有金属导电图案。粘合剂140涂覆在阵列基板110的金属导电图案上。示例的，采用激光烧结技术，高温烧结粘合剂140，以将封装盖板130和阵列基板110焊接在一起。同时，高温环境会导致粘合剂140周围至少部分金属材料融化，融化的金属材料可能会发生流动，并与相邻的金属导电图案相接触，导致相邻的金属导电图案通过融化的金属材料接触，发生电路短路问题，影响显示面板100的显示效果。
[0059]
为了解决上述问题，如图3所示，本公开的一些实施例提供了一种显示面板100。其中，显示面板100包括显示区aa和围绕该显示区aa的周边区bb。如图3所示，显示区aa包括多个子像素p。为了方便说明，本公开中上述多个子像素p是以矩阵形式排列为例进行的说明。这种情况下，沿第二方向x排列成一排的子像素p称为一行子像素，沿第一方向y排列成一排的子像素p称为一列子像素p，一行子像素p可以与一根或多根扫描信号线gl连接，一列子像素p可以与一根数据线dl连接。示例的，如图4所示，一行子像素p与两根扫描信号线gl连接，一列子像素p与一根数据线dl连接。
[0060]
请继续参阅图3，显示面板100的周边区bb设置有至少一个栅极驱动电路111和至少一条起始信号线112。如图4所示，栅极驱动电路111包括级联的多个移位寄存器(gate driver on array，简称goa)101。多个移位寄存器101沿第一方向y排列。起始信号线112沿第一方向y延伸，且与至少一个移位寄存器101耦接。
[0061]
以及，在显示面板100的显示区aa内，子像素p内设置有发光器件120和用于控制发光器件120发光的像素驱动电路113，像素驱动电路113设置在显示面板100的衬底1上。与子像素p连接的扫描信号线gl用于向子像素p的像素驱动电路113传输扫描信号gate；与子像素p连接的数据线dl用于向子像素p的像素驱动电路113传输数据信号，数据信号来自于各条数据线dl耦接的源极驱动器source driver ic。
[0062]
如图3所示，显示面板100还包括驱动电路板(source pcb)150。该驱动电路板150包括时序控制器(timing controller，简称tcon)，电源管理芯片dc/dc和可调电阻分压电路(生成vcom)等驱动电路。驱动电路板150与源极驱动器source driver ic耦接，以控制源极驱动器source driver ic输出数据信号。以及，驱动电路板150与至少一条起始信号线112耦接，以将控制信号stv传输至与起始信号线112耦接的移位寄存器101中，使得相应的移位寄存器101对矩阵形式排列的多个子像素p进行逐行扫描。因此，在驱动电路板150、源极驱动器source driver ic、栅极驱动电路111、像素驱动电路113以及发光器件120等电子元件和电路的共同作用下实现图像显示。
[0063]
在一些实施例中，如图5所示，上述至少一个栅极驱动电路111包括扫描驱动电路1111和发光驱动电路1112。扫描驱动电路1111包括级联的多个扫描移位寄存器1011。发光驱动电路1112包括级联的多个发光移位寄存器1012。
[0064]
至少一条起始信号线112包括扫描起始信号线1121和发光起始信号线1122。扫描起始信号线1121与至少一个扫描移位寄存器1011耦接，发光起始信号线1122与至少一个发光移位寄存器1012耦接。
[0065]
以下根据显示面板100的具体膜层结构对阵列基板110、发光器件120和封装盖板
130进行举例说明。
[0066]
如图6所示，在一些实施例中，阵列基板110包括衬底1和设置在衬底1的一侧的驱动电路层110＇。衬底1的材料则可以选择玻璃、石英、塑料等刚性材料，或者，可以选择聚合物树脂等柔性材料。
[0067]
驱动电路层110＇是指多个像素电路阵列所在的膜层，包括多个图案化导电层和绝缘层。示例的，驱动电路层110＇包括薄膜晶体管(thin film transistor，简称tft)和多条信号线等结构，驱动电路层110＇与多个发光器件120耦接，被配置为驱动多个发光器件120发光。
[0068]
在一些示例中，如图6所示，驱动电路层110＇包括依次层叠设置的半导体层2、第一栅绝缘层3、第一栅金属层4、第二栅绝缘层5、第二栅金属层6、层间介质层7和源漏金属8、钝化层9和平坦层10。
[0069]
半导体层2设置于衬底1上，半导体层2采用的材料可以包括多晶硅、非晶硅、氧化物半导体和有机半导体中的任意一种。半导体层2包括薄膜晶体管tft的有源层。
[0070]
第一栅金属层4设置于第一栅绝缘层3远离衬底1的一侧。第一栅金属层4采用的材料可以包括低电阻金属材料，例如，可以包括导电材料钼mo、镁mg、铝al、铜cu和钛ti中的任意一种；也可以包括包含以上材料的单层或多层结构。第一栅金属层4包括多条第一栅扫描线42，以及与多条第一栅扫描线42中的至少一条第一栅扫描线42耦接的多个栅极41。
[0071]
第一栅绝缘层3设置于所述半导体层2与第一栅金属层4之间。第一栅绝缘层3采用的材料包括无机绝缘材料，诸如氮化硅(sinx，x》0)、氮氧化硅(sion)、氧化硅(siox，x》0)、氧化铝(al2o3)、氧化钛(tio2)、氧化钽(ta2o5)和氧化铪(hfo2)中的任意一种或多种；也可以包括包含以上材料的单层或多层结构。例如，第一栅绝缘层3采用的材料包括siox。
[0072]
第二栅绝缘层5设置于第一栅金属层4远离衬底1的一侧。第二栅绝缘层5采用的材料可以与第一栅绝缘层3的材料相同，例如，第二栅绝缘层5采用的材料包括sinx。
[0073]
第二栅金属层6设置于第二栅绝缘层5远离衬底1的一侧。第二栅金属层6采用的材料可以与第一栅金属层4的材料相同，例如，第二栅金属层6采用的材料包括由ti/al/ti叠层金属形成的多层结构。第二栅金属层6包括多条第二栅扫描线61。
[0074]
层间介质层7设置于第二栅金属层6远离衬底1的一侧。层间介质层7采用的材料可以与第一栅绝缘层3的材料相同，例如，层间介质层7采用的材料包括sinx和siox。
[0075]
需要解释的是，siox相较于sinx的隔绝水氧的效果更好，sinx相较于siox的绝缘效果更好，为保证层叠的第一栅绝缘层3、第二栅绝缘层5和层间介质层7的绝缘效果和防水氧效果，相邻两层绝缘层采用的材料不同。例如，第一栅绝缘层3采用的材料为siox，第二栅绝缘层5采用的材料为sinx，层间介质层7采用的材料为siox。或者，第一栅绝缘层3采用的材料为siox，第二栅绝缘层5采用的材料包括依次层叠的sinx层和siox层，层间介质层7采用的材料包括依次层叠的sinx层和siox层。
[0076]
源漏金属层8设置于层间介质层7远离第二栅金属层6的一侧。源漏金属层8采用的材料可以包括包含钼mo、镁mg、铝al、铜cu和钛ti的导电材料中的任意一种；也可以包括包含以上材料的单层或多层结构。示例的，源漏金属层8可以包括由ti/al/ti叠层金属形成的多层结构，也可以包括由mo/al/mo叠层金属形成的多层结构。其中，源漏金属层8包括多个薄膜晶体管的源极81和漏极82。
[0077]
钝化层9设置于源漏金属层8远离层间介质层7的一侧。钝化层9采用的材料可以与第一栅绝缘层3的材料相同，例如，层间介质层7采用的材料包括sinx。
[0078]
平坦层10设置于钝化层9远离源漏金属层8的一侧，以平坦化阵列基板110的表面。平坦层10采用的材料可以包括有机绝缘材料，无机绝缘材料或者无机和有机绝缘材料。示例性地，有机绝缘材料包括诸如聚甲基丙烯酸甲酯(pmma)和聚苯乙烯(ps)的通用聚合物、具有苯酚类基团的聚合物衍生物、丙烯酰基类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物和乙烯醇类聚合物的至少一种。例如，平坦层10采用的材料包括聚酰亚胺。
[0079]
在一些实施例中，如图6所示，发光器件层120’包括多个发光器件120和像素界定层12。发光器件120包括像素阳极11、发光功能层13和阴极层14。
[0080]
多个像素阳极11采用的材料可以包括导电氧化物，诸如氧化铟锡(ito)、氧化铟锌(izo)、氧化锌(zno)、氧化铟(in2o3)、氧化铟镓(igo)和氧化铝锌(azo)中的任意一种或多种。也可以包括金属单质和金属氧化物，诸如铜cu、铝al、铬cr和锂li中的至少一种或多种。例如，多个像素阳极11采用的材料包括氧化铟锡(ito)。
[0081]
像素界定层12设置在多个像素阳极11和平坦层10远离衬底1的一侧，像素界定层12限定出多个开口；每个开口暴露出多个像素阳极11的至少一部分。像素界定层12采用的材料包括无机绝缘材料和有机绝缘材料中的至少一种，诸如氮化硅(sinx)、氮氧化硅(sion)和氧化硅(siox)。
[0082]
每个发光功能层13位于一个开口内。多个发光功能层13具体可以为单层结构，也可以为多层结构。示例性地，发光功能层13仅包括发光层。或者，发光功能层13包括空穴注入层、空穴传输层、发光层、电子传输层、电子注入层。发光功能层13采用的材料包括无机发光材料或有机发光材料。示例性地，有机发光材料的类型不同，发出光线的颜色也不同。
[0083]
阴极层14设置在发光功能层13远离衬底1的一侧，阴极层14延伸至像素界定层12远离衬底1的一侧，且覆盖像素界定层12。阴极层14采用的材料可以包括(半)透明层，该(半)透明层包括银ag、镁mg、铝al、铂pt、金au、镍ni、铬cr和锂li中的至少一种或多种。例如，第二电极层18采用的材料包括由ti/al/ti叠层金属形成的多层结构。
[0084]
在一些实施例中，如图6所示，封装盖板130包括彩膜和玻璃盖板(图中未示出)。彩膜包括多个不同颜色的滤光片，例如：多个红色滤光片、多个绿色滤光片和多个蓝色滤光片。多个不同颜色的滤光片与阵列基板110中的多个子像素p一一对应，以为经过每个子像素p的光进行滤光，使得不同子像素p显示不同颜色。玻璃盖板设置于彩膜远离阵列基板110的一侧，以将彩膜封装在阵列基板110上，并保护彩膜不被外界环境污染或划伤。
[0085]
基于上述显示面板100的膜层结构，本公开的一些实施例提供一种阵列基板110。如图6所示，阵列基板110具有显示区aa和围绕显示区aa的周边区bb，其中，阵列基板110的显示区aa在显示面板100所在平面的正投影与显示面板100的显示区aa重叠；阵列基板110的周边区bb在显示面板100所在平面的正投影与显示面板100的周边区bb重叠。
[0086]
示例的，如图3和图8所示，阵列基板110的显示区aa包括多个像素驱动电路，每个像素驱动电路与至少一个发光器件120耦接。周边区bb包括多条信号线以及延伸至绑定区170的各类信号线的延伸部分。
[0087]
阵列基板110的周边区bb包括封装区，封装区被配置为设置粘合剂140，以封装阵
列基板110和封装盖板130，形成显示面板100。示例的，该封装区在阵列基板110上的正投影与周边区bb在阵列基板110上的正投影大致重叠，粘合剂140覆盖第一信号线84和/或第二信号线83的至少部分，涂覆粘合剂140的区域面积较大，增加阵列基板110与封装盖板130的粘接面积，提高阵列基板110与封装盖板130的连接可靠性。
[0088]
在一些实施例中，阵列基板110包括衬底1、第一绝缘层70和第一金属层80。第一绝缘层70设置于衬底1上，第一金属层80设置于第一绝缘层70远离衬底1的一侧。其中，第一金属层80是指阵列基板110上距离衬底1最远的一层导电金属层，第一绝缘层70是指设置于该第一金属层80靠近衬底1一侧，且与该第一金属层80直接接触的绝缘层。
[0089]
示例性地，如图7a所示，阵列基板110的驱动电路层110＇可以包括依次层叠设置的半导体层2、第一栅绝缘层3、第一栅金属层4、第二栅绝缘层5、第二栅金属层6、层间介质层7和源漏金属8。这样，第一绝缘层70为层间介质层7，第一金属层80为源漏金属层8。
[0090]
示例性地，如图7b所示，阵列基板110的驱动电路层110＇可以包括依次层叠设置的半导体层2、第一栅绝缘层3、第一栅金属层4、第二栅绝缘层5、第二栅金属层6、层间介质层7、源漏金属8、第一钝化层7＇和第二数据线层8＇。这样，第一金属层80为第二数据线层8＇，第一绝缘层70为第一钝化层7＇。
[0091]
以下以图7a所示的阵列基板110为例，对本技术的技术方案进行举例说明。即第一绝缘层70为层间介质层7，第一金属层80为源漏金属层8。
[0092]
如图8所示，第一金属层80(即源漏金属层8)包括位于周边区bb的第一信号线84和第二信号线83。第一信号线84沿第一方向y延伸，被配置为传输控制信号(例如stv信号)。沿第一方向y，第一信号线84的端部与第二信号线83的至少部分相对设置，第一信号线84的端部与第二信号线83之间具有间隔。
[0093]
在一些实施例中，第一信号线84包括多条信号线，分别位于阵列基板110的沿第一方向y的中线d的两侧。示例性地，第一信号线84包括至少一条起始信号线112。
[0094]
在一些示例中，如图4所示，第一信号线84包括两条起始信号线112。阵列基板110的周边区bb设置有两个栅极驱动电路111，两个栅极驱动电路111可以位于周边区bb的同一侧，也可以分别位于周边区bb的两侧。每个栅极驱动电路111包括级联的多个移位寄存器101。沿第一方向y，每个栅极驱动电路111中的第一个移位寄存器101与一条起始信号线112耦接。
[0095]
在另一些示例中，如图5所示，在至少一条起始信号线112包括扫描起始信号线1121和发光起始信号线1122的情况下，第一信号线84包括扫描起始信号线1121和/或发光起始信号线1122。
[0096]
示例性地，第一信号线84包括至少一条起始信号线112，至少一条起始信号线112包括扫描起始信号线1121和发光起始信号线1122。
[0097]
如图5所示，阵列基板110的周边区bb设置有两个栅极驱动电路111，每个栅极驱动电路111包括扫描驱动电路1111和发光驱动电路1112。扫描驱动电路1111包括级联的多个扫描移位寄存器1011。发光驱动电路1112包括级联的多个发光移位寄存器1012。
[0098]
可以理解的是，阵列基板110还包括多条转接信号线，多条转接信号线位于第一绝缘层70靠近衬底1的膜层中，多条转接信号线与至少一个移位寄存器101耦接。
[0099]
沿第一方向y，每个扫描驱动电路1111中的第一个扫描移位寄存器1011与一条扫
描起始信号线1121耦接。多条转接信号线中的一条通过过孔与扫描起始信号线1121耦接，以使经扫描起始信号线1121传输的扫描起始信号传输至第一个扫描移位寄存器1011。
[0100]
沿第一方向y，每个发光驱动电路1112中的第一个发光移位寄存器1012与一条发光起始信号线1122耦接，多条转接信号线中的一条通过过孔与发光起始信号线1122耦接，以使经发光起始信号线1122传输的发光起始信号传输至第一个发光移位寄存器1012。
[0101]
在一些实施例中，如图8所示，阵列基板110的周边区bb设置有第二信号线83。例如，该第二信号线83为第一电压信号线，被配置为传输第一电压信号(例如vss信号)。周边区bb包括位于显示区aa一侧的绑定区170。第二信号线83绕显示区aa延伸，且两端延伸至绑定区170，与驱动电路板150耦接。第二信号线83的两端分别位于阵列基板110的沿第一方向y的中线d的两侧。
[0102]
示例的，如图8所示，第二信号线83包括主体部分831和两个延伸部分832。主体部分831围绕显示区aa的三个侧边，且在靠近绑定区170的一侧形成开口。两个延伸部分832分别与主体部831的两端连接，以将第二信号线83与绑定区170的驱动电路板150耦接。第二信号线83相对于阵列基板110的沿第一方向y的中线d呈对称结构。其中，两个延伸部分832沿第二方向x的宽度小于主体部分831的宽度。主体部分831具有较大的线宽，有利于降低第二信号线83的电阻，减小流经第二信号线的第一电压信号的压降。
[0103]
在一些实施例中，沿第一方向y，第一信号线84的端部与第二信号线83的至少部分相对设置。示例的，如图8所示，沿第一方向y，第二信号线83的主体部分831与第一信号线84的端部相对设置。延伸部分832与第一信号线84平行设置，且延伸部分832相对于中线d同侧的第一信号线84更靠近中线d。
[0104]
在一些实施例中，如图8所示，周边区bb还包括第三信号线86。例如，该第三信号线86为第二电压信号线，被配置为传输第二电压信号(例如vdd信号)。第三信号线86设置于第一绝缘层70远离衬底1的一侧，且第三信号线86、第一信号线84和第二信号线83同层设置，即第三信号线86位于第一金属层80。示例性地，第三信号线86可以相对于阵列基板110的沿第一方向y的中线d对称设置。
[0105]
第三信号线86包括第一部分861和第二部分862。沿第一方向y，第一部分861和第二部分862分别设置于显示区aa的两侧，且第一部分861位于显示区aa靠近绑定区170的一侧。第一部分861设置于第二信号线83的两个延伸部分832之间，且第一部分861与驱动电路板150耦接。沿第一方向y，第二部分862相对于第二信号线83靠近显示区aa。
[0106]
在一些示例中，如图8所示，第二信号线83的主体部分831和第三信号线86中设置有多个开口8311，以增加粘合剂140与第二信号线83之间的附着力。示例性地，多个开口8311阵列排布。
[0107]
在一些实施例中，如图8所示，周边区bb包括围绕显示区aa的封装区，该封装区在衬底1上的正投影与周边区bb在衬底1上的正投影大致重合，封装区被配置为设置粘合剂140，粘合剂140覆盖第一信号线84和/或第二信号线83的至少部分。示例的，粘合剂140设置于周边区bb的第一金属层80(第一信号线84和/或第二信号线83)和被第一金属层80暴露的第一绝缘层70(层间介质层7)的表面上。
[0108]
在一些实施例中，粘合剂140采用的材料包括玻璃胶(frit)等需要高温固化的胶材。
[0109]
示例性地，玻璃胶的烧结温度大致为1100℃
±
500℃。源漏金属层8采用的材料包括ti/al/ti叠层金属形成的多层结构，其中，al的熔点大致为660℃。因此，在玻璃胶的烧结过程中，al容易被高温融化，融化的al可能会发生流动，并与相邻的第一信号线84或第二信号线83相接触，导致第一信号线84与第二信号线83通过融化的al接触，产生电路短接。如图9所示，在第一绝缘层70中位于第一信号线84和第二信号线83之间的间隔处设置第一凹槽160。这样，在玻璃胶烧结过程中，第一信号线84的端部与第二信号线83的主体部分831融化的al会流入至第一凹槽160中。并且，流入至第一凹槽160的al位于第一凹槽160的底部，且至少暴露第一凹槽160的侧壁远离衬底1的部分区域，以使第一凹槽160内的al与第一信号线84和第二信号线83均在第一凹槽160的侧壁处断开(即，无电性连接)，避免第一信号线84和第二信号线83通过融化的al电连接，影响阵列基板110上信号线正常的信号传输。
[0110]
如图10所示，在一些实施例中，上述第一凹槽160设置于层间介质层7上，第一凹槽160的深度h1与层间介质层7的厚度相关。示例的，层间介质层7的厚度范围为5000埃
±
100埃。第一凹槽160的深度h1的范围为800埃
±
50埃。例如，层间介质层7的厚度为5000埃，第一凹槽160的深度h1为800埃。
[0111]
在第一信号线84的端部与第二信号线83之间的间隔处，通过光刻工艺形成第一凹槽160。第一凹槽160的宽度w1与第一信号线84的端部与第二信号线83的间距有关。示例的，第一信号线84的端部与第二信号线83的间距范围为50μm～80μm。第一凹槽160的宽度w1范围为10μm～30μm。例如，第一信号线84的端部与第二信号线83的间距为50μm，第一凹槽160的宽度w1为20μm。本公开实施例对此不做限定，根据实际需求选择设置。
[0112]
可以理解的是，上述第一凹槽160在衬底1上的正投影与第二栅金属层6的图案61在衬底1上的正投影相互错开，避免刻蚀第一凹槽160后，导致第二栅金属层6的图案61远离衬底1一侧的层间介质层7的材料较薄，降低防水氧效果和绝缘效果。
[0113]
在另一些实施例中，如图9所示，第一金属层80还包括延伸图案85。延伸图案85与第一信号线84位于第一凹槽160的同侧，且延伸图案85与第一信号线84靠近第一凹槽160的一端耦接。延伸图案85的长度延伸方向与第一方向y相交叉。并且，第一凹槽160和延伸图案85均沿第二方向x延伸，且第一凹槽160的长度l1大于或等于延伸图案81的长度l2，以使第一凹槽160可以将延伸图案85与第二信号线83完全隔开，避免融化的第一金属层80的材料从第一凹槽160沿第二方向x的两端绕过所述第一凹槽160，进一步降低第一信号线84与第二信号线83耦接的风险。其中，第一方向y和第二方向x相垂直。
[0114]
示例性地，延伸图案85的长度l2的范围为22μm～44μm。例如，延伸图案85的长度l2为22μm、30μm或44μm。第一凹槽160的长度l1为50μm。该第一凹槽160的长度l1与第一信号线84和第二信号线83相对设置的部分的长度相关。
[0115]
需要解释的是，由于第一栅绝缘层3、第二栅绝缘层5和层间介质层7采用无机材料，且采用沉积工艺(例如，化学气相沉积)制作，形成的第一栅绝缘层3、第二栅绝缘层5和层间介质层7各自的厚度均匀，且其远离衬底1的一侧表面沿着所覆盖膜层的图案进行延伸，并非如图10～图16所示，第一栅绝缘层3、第二栅绝缘层5和层间介质层7远离衬底1的一侧表面与衬底1所在平面平行的结构，本公开一些实施例为了体现设置第一凹槽160和第二凹槽161的结构与未设置前的阵列基板110结构的区别，对部分结构进行了简化，图10～图16仅体现采用光刻工艺后形成的凹槽结构。因此，本公开的实施例对第一栅绝缘层3、第二
栅绝缘层5和层间介质层7的结构不做具体限定，可根据不同实施例进行具体设计。
[0116]
在又一些实施例中，如图11a、图11b和图11c所示，第一金属层80为源漏金属层8，第一绝缘层70为层间介质层7，第一凹槽160设置于层间介质层7。第一栅绝缘层3和第二栅绝缘层5中的至少一者，在间隔处设有第二凹槽161。
[0117]
在一些示例中，如图11a所示，在第一栅绝缘层3中形成第二凹槽161。
[0118]
示例性地，第一栅绝缘层3的厚度范围为1200埃
±
100埃。在第一栅绝缘层3中刻蚀形成第二凹槽161，第二凹槽161的深度h2与第一栅绝缘层3的厚度相关。第二凹槽161的深度h2的范围为300埃
±
50埃。例如，第一栅绝缘层3的厚度为1200埃，第二凹槽161的深度h2为300埃。
[0119]
示例的，第一凹槽160的深度h1与第二凹槽161的深度h2相等，即由于层间介质层7各处厚度相等，第一凹槽160是基于第二凹槽161的结构形成的。这样，第一凹槽160的深度h1等于第二凹槽161的h2，即h1为300埃。
[0120]
或者，第一凹槽160的深度h1大于第二凹槽161的深度h2，即在第一栅绝缘层3中形成第二凹槽161的情况下，采用后续的工艺形成各膜层图案以及层间介质层7，去除第二凹槽161上的部分层间介质层7的材料，这样，第一凹槽160的深度h1是通过两次光刻工艺形成的。其中，第一凹槽160在衬底1上的正投影与第二凹槽161在衬底1上的正投影至少部分重叠。
[0121]
例如，层间介质层7的厚度范围为5000埃
±
100埃。在形成第二凹槽161的情况下，后续制作的第二栅绝缘层5和层间介质层7在第二凹槽161相应位置形成深度为300埃的凹槽，然后，在该凹槽上去除800埃厚度的层间介质层7的材料。这样，形成第一凹槽160的深度h1的最大值为1100埃，能够进一步降低第一信号线84和第二信号线83发生短接的几率。
[0122]
在另一些示例中，如图11b所示，在第二栅绝缘层5中形成第二凹槽161。第二凹槽161在衬底1上的正投影，与第一栅金属层4的图案42在衬底1上的正投影相互错开。
[0123]
此时，第二凹槽161的深度h2与第二栅绝缘层5的厚度相关。示例的，第二栅绝缘层5的厚度范围为1300埃
±
100埃。第二凹槽161的深度h2的范围为500埃
±
50埃。例如，第二栅绝缘层5的厚度为1300埃，第二凹槽161的深度h2为500埃。
[0124]
示例的，第一凹槽160的深度h1与第二凹槽161的深度h2相等，即由于层间介质层7各处厚度相等，第一凹槽160是基于第二凹槽161的结构形成的。这样，第一凹槽160的深度h1等于第二凹槽161的h2，即h1为500埃。
[0125]
或者，第一凹槽160的深度h1大于第二凹槽161的深度h2，即在第二栅绝缘层5中形成第二凹槽161的情况下，采用后续的工艺形成各膜层图案以及层间介质层7，去除第二凹槽161上的部分层间介质层7的材料，这样，第一凹槽160的深度h1是通过两次光刻工艺形成的。其中，第一凹槽160在衬底1上的正投影与第二凹槽161在衬底1上的正投影至少部分重叠。
[0126]
例如，在形成第二凹槽161的情况下，后续制作的层间介质层7在第二凹槽161相应位置形成深度为500埃的凹槽，然后，在该凹槽上去除800埃厚度的层间介质层7的材料。这样，形成第一凹槽160的深度h1的最大值为1300埃，能够进一步降低第一信号线84和第二信号线83发生短接的几率。
[0127]
在又一些示例中，如图11c所示，在第一栅绝缘层3和第二栅绝缘层5中均形成凹
槽。示例的，在第一栅绝缘层3中形成第二凹槽161，在第二栅绝缘层5中形成第三凹槽162，第二凹槽161与第三凹槽162在衬底1上的正投影至少部分重叠。
[0128]
此时，第二凹槽161的深度h2与第一栅绝缘层3的厚度相关。第三凹槽162的深度h3与第二栅绝缘层5的厚度相关。例如，基于第一栅绝缘层3和第二栅绝缘层5的膜层厚度，第二凹槽161的深度h2为300埃，第三凹槽162的深度h3为500埃。这样，第二凹槽161和第三凹槽162重叠区域的深度最大值为800埃。
[0129]
示例的，第一凹槽160的深度h1与第二凹槽161的深度h2相等，即由于层间介质层7各处厚度相等，第一凹槽160是基于第二凹槽161和第三凹槽162的结构形成的。这样，第一凹槽160的深度最大值h1为800埃。
[0130]
或者，第一凹槽160的深度h1大于第二凹槽161的深度h2，即在形成第二凹槽161和第三凹槽162的情况下，后续制作的层间介质层7在第二凹槽161和第三凹槽162重叠区域形成最大深度为800埃的凹槽。然后，在该凹槽上去除800埃厚度的层间介质层7的材料。这样，形成第一凹槽160的深度h1的最大值为1600埃，能够进一步降低第一信号线84和第二信号线83发生短接的几率。
[0131]
在又一些实施例中，如图12～图14所示，第一凹槽160的侧壁为台阶面。台阶面能够增加流至第一凹槽160内的金属材料的爬坡难度，即增加第一凹槽160内的金属材料附着于第一凹槽160的侧壁上的难度，有利于降低第一信号线84与第二信号线83电连接的几率。
[0132]
示例性地，如图12所示，第一绝缘层70(即层间介质层7)远离衬底1的一面设有第一凸起171，第一信号线84设置于第一凸起171上。第一凸起171的侧壁形成第一凹槽160的侧壁的一部分，以使第一凹槽160的侧壁形成台阶面。
[0133]
示例性地，如图13所示，第一绝缘层70(即层间介质层7)上设有第二凸起172，第二信号线83设置于第二凸起172上。第二凸起172的侧壁形成第一凹槽160的侧壁的一部分，以使第一凹槽160的侧壁形成台阶面。
[0134]
示例性地，如图14所示，第一绝缘层70(即层间介质层7)远离衬底1的一面设有第一凸起171和第二凸起172，第一信号线84设置于第一凸起171上，第一凸起171的侧壁形成第一凹槽160的侧壁的一部分，以使第一凹槽160的侧壁形成台阶面。第二信号线83设置于第二凸起172上。第二凸起172的侧壁形成第一凹槽160的侧壁的一部分，以使第一凹槽160的侧壁形成台阶面。
[0135]
在一些实施例中，如图15所示，第二凹槽161的侧壁为台阶面。在第一栅绝缘层3中形成第三凹槽162，在第二栅绝缘层5中形成第二凹槽161。沿第一方向y，第二凹槽161的开口宽度w2大于第三凹槽161的宽度w3，第二凹槽161的侧壁形成台阶面。
[0136]
可以理解的是，第二凹槽161的开口宽度w2与第三凹槽162的宽度w3根据实际需求选择设置，只要保证第一凹槽160的开口宽度w1不影响位于其两侧的第一信号线84和第二信号线83的结构即可。
[0137]
在一些实施例中，如图16所示，第一凹槽160的侧壁为台阶面，第二凹槽161的侧壁为台阶面。
[0138]
第二凹槽161的开口宽度w2大于第三凹槽161的宽度w3，第一凹槽160的开口宽度w1大于第二凹槽161的开口宽度w2，第一凹槽160的侧壁形成台阶面。
[0139]
示例的，第二凹槽161的开口宽度w2大于第三凹槽161的宽度w3。并且，层间介质层
7远离衬底1的一面设有第一凸起171，第一信号线84设置于第一凸起171上。第一凸起171的侧壁形成第一凹槽160的侧壁的一部分，以使第一凹槽160的侧壁形成台阶面。此时，第一凹槽160的侧壁具有多个台阶，进一步降低第一信号线84与第二信号线83短接的几率。
[0140]
在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
[0141]
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围内。因此，本公开的保护范围应以所述权利要求的保护范围为准。