制造半导体器件的方法与流程

制造半导体器件的方法
1.相关申请的交叉引用
2.于2020年10月16日提交的日本专利申请号2020-174301的公开内容(包括说明书、附图和摘要)通过引用以其整体并入本文。
技术领域
3.本发明涉及制造半导体器件的方法，并且涉及例如有效地应用于具有非易失性存储器单元的半导体器件的技术。


背景技术：

4.闪存存储器和eeprom(电可擦除可编程只读存储器)已经被广泛用作电可编程可擦除非易失性存储器单元。这些非易失性存储器单元在诸如场效应晶体管的栅电极下方的氧化膜等绝缘膜之间夹有浮栅电极或陷阱绝缘膜(trap insulating film)，并且在浮栅电极或陷阱绝缘膜中积聚的电荷状态被用作存储器信息。该陷阱绝缘膜是指电荷能够积聚在其中的绝缘层，并且其示例是氮化硅膜。作为这种非易失性存储器单元，已经广泛使用monos(金属氧化物氮化物氧化物半导体)晶体管。
5.此外，在半导体器件中，除非易失性存储器单元之外，还提供有诸如高耐压晶体管和低耐压晶体管等其他场效应晶体管。由于这些场效应晶体管中的每个所需要的栅极绝缘膜的厚度不同，所以每个栅极绝缘膜需要单独形成。
6.例如，专利文献1和专利文献2公开了形成具有不同耐受电压的两种类型的晶体管的技术以及一种在半导体衬底上具有monos存储器晶体管和选择晶体管的非易失性存储器单元。
7.此外，在专利文献1中，首先形成用于高耐压晶体管的第一栅极绝缘膜，接着形成用于存储器晶体管的第二栅极绝缘膜(ono膜)，然后形成用于低耐压晶体管的第三栅极绝缘膜，如专利文献1的图6至图13所示。这里，用于选择晶体管的栅极绝缘膜在与用于高耐压晶体管的栅极绝缘膜相同的过程中形成。
8.另一方面，专利文献2公开了与专利文献1不同的制造过程。具体地，首先形成用于存储器晶体管的第二栅极绝缘膜(ono膜)，接着形成用于高耐压晶体管的第一栅极绝缘膜，然后形成用于低耐压晶体管的第三栅极绝缘膜，如专利文献2的图18至图23所示。这里，用于选择晶体管的栅极绝缘膜在与用于高耐压晶体管的栅极绝缘膜相同的过程中形成。
9.下面列出了所公开的技术。
10.[专利文献1]日本未审查专利申请公开号2019-79845
[0011]
[专利文献2]日本未审查专利申请公开号2019-102520


技术实现要素：

[0012]
在专利文献1所示的制造过程的情况下，在去除存储器晶体管形成区域中的第一栅极绝缘膜的过程(专利文献1的图7)和去除选择晶体管形成区域中的第二栅极绝缘膜的
过程(专利文献1的图10)中处理存储器晶体管与选择晶体管之间的边界部分。
[0013]
然而，由于在这些过程中掩模的未对准的余量较小，所以担心第一栅极绝缘膜残留在存储器晶体管形成区域中或者第二栅极绝缘膜残留在选择晶体管形成区域中。随着半导体器件的小型化的推进，这种担心变得更加明显。
[0014]
为了消除这种恐惧并且促进半导体器件的小型化，需要通过使用例如arf准分子激光器精确地执行边界部分的处理。然而，本技术的发明人的研究揭示了arf准分子激光器的使用需要昂贵的曝光装置和昂贵的曝光工艺的问题。
[0015]
在专利文献2所示的制造过程中，针对形成第一绝缘膜的过程使用快速热氧化(rto)法，并且针对形成第二绝缘膜的顶部氧化膜的过程使用原位蒸汽生成(issg)氧化法(专利文献2的图21)。
[0016]
然而，第一绝缘膜的厚度大于顶部绝缘膜的厚度，并且rto法中的氧化温度高于issg氧化法中的氧化温度。因此，在形成在第二栅极绝缘膜之后形成的第一栅极绝缘膜时生成热负荷，并且该热负荷使存储器晶体管的保持特性劣化。本技术的发明人的研究揭示了该问题。
[0017]
考虑到这些问题，本技术的主要目的是抑制半导体器件的制造成本的增加，并且提高半导体器件的可靠性。从本说明书和附图的描述中，其他问题和新颖特征将是很清楚的。
[0018]
根据一个实施例，提供了一种制造半导体器件的方法，该半导体器件具有第一区域、第二区域、第三区域和第四区域，存储器晶体管将在第一区域中形成，用于选择存储器晶体管的选择晶体管将在第二区域形成并且第二区域与第一区域相邻，第一场效应晶体管将在第三区域中形成，第二场效应晶体管将在第四区域中形成，该方法包括以下步骤：(a)在第一区域、第二区域、第三区域和第四区域中的每个区域中的半导体衬底上形成第一绝缘膜；(b)在(a)之后，选择性地去除第一区域和第二区域中的每个区域中的第一绝缘膜；(c)在(b)之后，在第一区域和第二区域中的每个区域中的半导体衬底上形成第二绝缘膜；(d)在(c)之后，在第一区域和第二区域中的每个区域中的第二绝缘膜上以及在第三区域和第四区域中的每个区域中的第一绝缘膜上形成具有陷阱能级的第三绝缘膜；(e)在(d)之后，选择性地去除第二区域中的第三绝缘膜和第二区域中的第二绝缘膜；(f)在(e)之后，在第一区域、第三区域和第四区域中的每个区域中的第三绝缘膜上以及在第二区域中的半导体衬底上形成第四绝缘膜；(g)在(f)之后，选择性地去除在第三区域和第四区域中的每个区域中的第四绝缘膜以及在第三区域和第四区域中的每个区域中的第三绝缘膜；(h)在(g)之后，选择性地去除第四区域中的第一绝缘膜；(i)在(h)之后，在第四区域中的半导体衬底上形成第五绝缘膜；以及(j)在(i)之后，在第一区域中的第四绝缘膜上形成存储器晶体管的第一栅电极，在第二区域中的第四绝缘膜上形成选择晶体管的第二栅电极，在第三区域中的第一绝缘膜上形成第一场效应晶体管的第三栅电极，并且在第四区域中的第五绝缘膜上形成第二场效应晶体管的第四栅电极。
[0019]
此外，根据一个实施例，提供了一种制造半导体器件的方法，该半导体器件具有第一区域、第二区域、第三区域和第四区域，存储器晶体管将在第一区域中形成，用于选择存储器晶体管的选择晶体管将在第二区域中形成并且第二区域与第一区域相邻，第一场效应晶体管将在第三区域中形成，第二场效应晶体管将在第四区域中形成，该方法包括以下步
骤：(a)在第一区域、第二区域、第三区域和第四区域中的每个区域中的半导体衬底上形成第一绝缘膜；(b)在(a)之后，选择性地去除第一区域、第二区域和第四区域中的每个区域中的第一绝缘膜；(c)在(b)之后，在第一区域、第二区域和第四区域中的每个区域中的半导体衬底上形成第二绝缘膜；(d)在(c)之后，在第一区域、第二区域和第四区域中的每个区域中的第二绝缘膜上以及在第三区域中的第一绝缘膜上形成具有陷阱能级的第三绝缘膜；(e)在(d)之后，选择性地去除第二区域中的第三绝缘膜和第二区域中的第二绝缘膜；(f)在(e)之后，在第一区域、第三区域和第四区域中的每个区域中的第三绝缘膜上以及在第二区域中的半导体衬底上形成第四绝缘膜；(g)在(f)之后，选择性地去除在第三区域和第四区域中的每个区域中的第四绝缘膜以及在第三区域和第四区域中的每个区域中的第三绝缘膜；以及(h)在(g)之后，在第一区域中的第四绝缘膜上形成存储器晶体管的第一栅电极，在第二区域中的第四绝缘膜上形成选择晶体管的第二栅电极，在第三区域中的第一绝缘膜上形成第一场效应晶体管的第三栅电极，并且在第四区域中的第二绝缘膜上形成第二场效应晶体管的第四栅电极。
[0020]
根据一个实施例，可以提高半导体器件的可靠性并且抑制半导体器件的制造成本的增加。
附图说明
[0021]
图1是根据第一实施例的半导体器件的简单平面图；
[0022]
图2是示出根据第一实施例的用于制造半导体器件的过程的截面图；
[0023]
图3是示出图2之后的半导体器件的制造过程的截面图；
[0024]
图4是示出图3之后的半导体器件的制造过程的截面图；
[0025]
图5是示出图4之后的半导体器件的制造过程的截面图；
[0026]
图6是示出图5之后的半导体器件的制造过程的截面图；
[0027]
图7是示出图6之后的半导体器件的制造过程的截面图；
[0028]
图8是示出图7之后的半导体器件的制造过程的截面图；
[0029]
图9是示出图8之后的半导体器件的制造过程的截面图；
[0030]
图10是示出图9之后的半导体器件的制造过程的截面图；
[0031]
图11是示出图10之后的半导体器件的制造过程的截面图；
[0032]
图12是示出图11之后的半导体器件的制造过程的截面图；
[0033]
图13是示出图12之后的半导体器件的制造过程的截面图；
[0034]
图14是示出图13之后的半导体器件的制造过程的截面图；
[0035]
图15是示出图14之后的半导体器件的制造过程的截面图；
[0036]
图16是示出从不同方向看的图13中的半导体器件的截面图；
[0037]
图17是示出根据第二实施例的用于制造半导体器件的过程的截面图；
[0038]
图18是示出图17之后的半导体器件的制造过程的截面图；
[0039]
图19是示出图18之后的半导体器件的制造过程的截面图；
[0040]
图20是示出图19之后的半导体器件的制造过程的截面图；
[0041]
图21是示出图20之后的半导体器件的制造过程的截面图；
[0042]
图22是示出图21之后的半导体器件的制造过程的截面图；
[0043]
图23是示出图22之后的半导体器件的制造过程的截面图；
[0044]
图24是示出图23之后的半导体器件的制造过程的截面图；
[0045]
图25是示出图24之后的半导体器件的制造过程的截面图；
[0046]
图26是示出图25之后的半导体器件的制造过程的截面图；
[0047]
图27是示出第一修改的半导体器件的截面图；以及
[0048]
图28是示出第二修改的半导体器件的截面图。
具体实施方式
[0049]
以下，将参考附图详细描述实施例。注意，在用于描述实施例的整个附图中，具有相同功能的构件由相同的附图标记表示，并且将省略其重复描述。另外，除非在以下实施例中特别需要，否则对相同或相似部分的描述原则上不再重复。
[0050]
此外，在本技术中，即使在截面图中也省略了阴影线，并且即使在平面图中也使用了阴影线，以使附图易于查看。
[0051]
此外，本技术的描述中的x方向、y方向和z方向彼此正交。在本技术中，z方向在某些情况下被描述为某种结构的竖直方向、高度方向或厚度方向。
[0052]
(第一实施例)
[0053]
下面将参考图1至图16描述根据第一实施例的半导体器件及其制造方法。首先，将参考图1和图15描述半导体器件的结构，然后将参考图2至图15描述制造半导体器件的方法。
[0054]
《半导体器件的主要结构》
[0055]
图1是根据第一实施例的半导体器件的简单平面图。如图1所示，半导体器件具有将在其中形成存储器晶体管1q的区域1a、将在其中形成用于选择存储器晶体管1q的选择晶体管2q并且与区域1a相邻的区域2a、将在其中形成高耐压晶体管3q的区域3a、和将在其中形成低耐压晶体管4q的区域4a。
[0056]
区域1a和2a、区域3a和区域4a由元件隔离部分sti分隔。晶体管1q至4q中的每个晶体管形成在被元件隔离部分sti围绕的半导体衬底的有源区域中。在图1中，构成晶体管1q至4q中的每个晶体管的源极区域或漏极区域的扩散区域dr被示出为有源区域的一部分。注意，在区域1a与区域2a之间没有设置元件隔离部分sti，并且扩散区域dr被形成。存储器晶体管1q和选择晶体管2q通过该扩散区域dr电连接。
[0057]
第一实施例中的存储器晶体管1q是monos晶体管。一对存储器晶体管1q和选择晶体管2q构成非易失性存储器单元(存储器单元)mc，并且多个存储器单元mc形成在区域1a和区域2a中。存储器晶体管1q的栅电极ge1和选择晶体管2q的栅电极ge2在y方向上延伸，并且由在y方向上相邻的多个存储器单元mc共用。
[0058]
高耐压晶体管3q例如是构成输入/输出(i/o)电路的一部分的场效应晶体管。低耐压晶体管4q例如是构成包括中央处理单元(cpu)和静态随机存取存储器(sram)的逻辑电路的场效应晶体管。低耐压晶体管4q由比高耐压晶体管3q的电压低的电压驱动，并且具有比高耐压晶体管3q的栅极绝缘膜薄的栅极绝缘膜。
[0059]
此外，在图1中，高耐压晶体管3q的栅电极ge3和低耐压晶体管4q的栅电极ge4也在y方向上延伸，但这些电极的延伸方向不必与栅电极ge1和栅电极ge2的相同，并且可以是不
同方向。
[0060]
注意，晶体管1q至4q中的每个晶体管是n型场效应晶体管。实际上，在区域3a和区域4a中还形成有p型场效应晶体管，但在下面的描述中将省略对p型场效应晶体管的描述。
[0061]
图15示出了其中形成有第一实施例中的晶体管1q至4q的截面图。
[0062]
存储器晶体管1q具有栅极绝缘膜gi1、栅电极ge1和沟道区域ch1。选择晶体管2q具有栅极绝缘膜gi2、栅电极ge2和沟道区域ch2。高耐压晶体管3q具有栅极绝缘膜gi3、栅电极ge3和沟道区域ch3。低耐压晶体管4q具有栅极绝缘膜gi4、栅电极ge4和沟道区域ch4。
[0063]
此外，晶体管1q至4q中的每个晶体管具有侧壁间隔件sw、延伸区域(杂质区域)ex、扩散区域(杂质区域)dr和硅化物层si。
[0064]
栅极绝缘膜gi1包括形成在半导体衬底sub上的绝缘膜if2、形成在绝缘膜if2上的绝缘膜csl、和形成在绝缘膜csl上的绝缘膜if4。绝缘膜csl是具有陷阱能级的绝缘膜，并且用作存储器晶体管1q的电荷存储层。
[0065]
栅极绝缘膜gi2包括形成在半导体衬底sub上的绝缘膜if4。栅极绝缘膜gi3包括形成在半导体衬底sub上的绝缘膜if1。栅极绝缘膜gi4包括形成在半导体衬底sub上的绝缘膜if5。
[0066]
栅电极ge1至ge4中的每个栅电极形成在栅极绝缘膜gi1至gi4中的每个栅极绝缘膜上。侧壁间隔件sw形成在栅电极ge1至ge4中的每个栅电极的两个侧表面上。
[0067]
延伸区域ex形成在位于栅电极ge1至ge4中的每个栅电极的两侧的半导体衬底sub中，并且扩散区域dr经由侧壁间隔件sw形成在位于栅电极ge1至ge4中的每个栅电极的两侧的半导体衬底sub中。扩散区域dr的杂质浓度高于延伸区域ex的杂质浓度，并且与延伸区域ex一起构成晶体管1q至4q中的每个晶体管的源极区域或漏极区域。
[0068]
沟道区域ch1至ch4中的每个沟道区域形成在位于栅电极ge1至ge4中的每个栅电极下方的半导体衬底sub中，并且形成在区域1a至4a的延伸区域ex之间。
[0069]
硅化物层si形成在栅电极ge1至ge4的每个上表面和扩散区域dr上。
[0070]
本技术的主要特征在于用于形成栅极绝缘膜gi1至gi4的过程。在下文中，将描述包括栅极绝缘膜gi1至gi4中的每个栅极绝缘膜的构造的形成方法以及栅极绝缘膜gi1至gi4的厚度和材料。
[0071]
《制造半导体器件的方法》
[0072]
接着，下面将参考图2至图15描述根据第一实施例的制造半导体器件的方法。图2至图15示出了沿着图1中的线a-a、线b-b、线c-c和线d-d的每个截面图，并且示出了用于形成晶体管1q至4q中的每个晶体管的每个制造过程。
[0073]
首先，如图2所示，准备半导体衬底sub。半导体衬底sub优选地由电阻率为约1ωcm至10ωcm的单晶硅构成，例如由p型单晶硅构成。接着，虽然这里未示出，但是通过在半导体衬底sub中形成沟槽并且用诸如氧化硅膜等绝缘膜填充沟槽来形成元件隔离部分sti。
[0074]
接着，通过光刻技术和离子注入法在半导体衬底sub中形成p型阱区pw1至pw3。首先，在区域1a和区域2a中的半导体衬底sub中形成阱区pw1。接着，在区域3a中的半导体衬底sub中形成阱区pw2，随后通过执行离子注入以调节高耐压晶体管3q的阈值来在阱区pw2的表面中形成沟道区域ch3。接着，在区域4a中的半导体衬底sub中形成阱区pw3，随后通过执行离子注入以调节低耐压晶体管4q的阈值来在阱区pw3的表面中形成沟道区域ch4。
[0075]
注意，阱区pw1至pw3中的每个阱区的形成顺序没有特别限制，并且可以首先形成任何区域。
[0076]
接着，如图3所示，通过rto法在半导体衬底sub上形成例如由氧化硅制成的绝缘膜if1。绝缘膜if1的厚度例如为6nm至10nm。
[0077]
注意，第一实施例中的rto法是通过以下方式来形成氧化硅膜的方法：将半导体衬底sub放置在加热装置的腔室中，并且在将氧气引入腔室的同时，通过用大量灯照射半导体衬底sub来加热半导体衬底sub。用于形成绝缘膜if1的氧化处理在例如1050℃至1100℃和10秒至20秒的条件下执行。
[0078]
另外，在以下说明中，在简单描述为“通过热氧化法”时，“热氧化法”是通常称为干法氧化或蒸汽氧化的方法。这些氧化处理根据要形成的绝缘膜的厚度在800℃至950℃和几分钟至几十分钟的条件下执行。
[0079]
接着，如图4所示，在绝缘膜if1上形成具有暴露区域1a和区域2a的开口图案的抗蚀剂图案rp1以覆盖区域3a和区域4a。接着，使用抗蚀剂图案rp1作为掩模执行用于调节存储器晶体管1q的阈值的离子注入，从而在区域1a和区域2a中的每个区域中的阱区pw1的表面中形成沟道区域ch1。
[0080]
接着，通过例如使用含有氢氟酸的溶液的湿法蚀刻工艺，使用抗蚀剂图案rp1作为掩模选择性地去除区域1a和区域2a中的绝缘膜if1。此后，通过例如灰化处理去除抗蚀剂图案rp1。
[0081]
这里，由于在形成沟道区域ch1的过程和去除绝缘膜if1的过程中都可以使用抗蚀剂图案rp1，因此可以减少掩模的数目。
[0082]
接着，如图5所示，通过例如热氧化法在区域1a和区域2a中的每个区域中的半导体衬底sub上形成由例如氧化硅制成的绝缘膜if2。绝缘膜if2的厚度例如为1nm至3nm。通过该氧化处理，区域3a和区域4a中的半导体衬底sub被略微氧化并且绝缘膜if1的厚度略微增加。
[0083]
接着，通过例如化学气相沉积(cvd)法或原子层沉积(ald)法在区域1a和区域2a中的每个区域中的绝缘膜if2上以及在区域3a和区域4a中的每个区域中的绝缘膜if1上形成例如由氮化硅制成的绝缘膜csl。绝缘膜csl的厚度例如为7nm至10nm。
[0084]
接着，通过例如cvd法在区域1a至4a中的每个区域中的绝缘膜csl上形成由例如氧化硅制成的绝缘膜if3。绝缘膜if3的厚度例如为4nm至6nm。绝缘膜if3被形成为主要用作保护膜(掩模)以用于在后续制造过程中去除绝缘膜csl时保护形成在绝缘膜if3下方的每个绝缘膜。
[0085]
接着，如图6所示，在绝缘膜if3上形成具有暴露区域2a的开口图案的抗蚀剂图案rp2，以覆盖区域1a、区域3a和区域4a。接着，使用抗蚀剂图案rp2作为掩模执行用于调节选择晶体管2q的阈值的离子注入，从而在区域2a中的阱区pw1的表面中形成沟道区域ch2。
[0086]
接着，通过例如使用含有氢氟酸的溶液的湿法蚀刻工艺，使用抗蚀剂图案rp2作为掩模选择性地去除区域2a中的绝缘膜if3。此后，通过例如灰化处理去除抗蚀剂图案rp2。
[0087]
这里，由于在形成沟道区域ch2的过程和去除绝缘膜if3的过程中都可以使用抗蚀剂图案rp2，因此可以减少掩模的数目。注意，可以首先执行形成沟道区域ch2的过程或去除绝缘膜if3的过程。
[0088]
接着，如图7所示，通过例如使用含有磷酸的溶液的湿法蚀刻工艺，使用区域1a、区域3a和区域4a中的绝缘膜if3作为掩模选择性地去除区域2a中的绝缘膜csl。
[0089]
接着，如图8所示，通过例如使用含有氢氟酸的溶液的湿法蚀刻工艺选择性地去除区域2a中的绝缘膜if2。此时，区域1a、区域3a和区域4a中的绝缘膜if3也被去除。
[0090]
接着，如图9所示，通过例如issg氧化法在区域1a、区域3a和区域4a中的每个区域中的绝缘膜csl上以及在区域2a中的半导体衬底sub上形成绝缘膜if4。绝缘膜if4的厚度例如为4nm至5nm。
[0091]
注意，第一实施例中的issg氧化法是通过以下方式形成氧化硅膜的方法：将半导体衬底sub放置在加热装置的腔室中，直接将氢气和氧气引入腔室，并且在被加热的半导体衬底sub上生成水蒸气以引起自由基氧化反应。用于形成绝缘膜if4的氧化处理在例如900℃和10％或更高的氢浓度的条件下执行。
[0092]
此外，在issg氧化法中，不仅可以氧化由硅制成的半导体衬底sub的表面，而且可以氧化由氮化硅制成的绝缘膜csl的表面。由于它们的氧化率略有不同，因此区域2a中的绝缘膜if4的厚度大于区域1a、区域3a和区域4a中的每个区域中的绝缘膜if4的厚度。
[0093]
接着，如图10所示，在绝缘膜if4上形成具有暴露区域3a和区域4a的开口图案的抗蚀剂图案rp3，以覆盖区域1a和区域2a。
[0094]
接着，通过例如使用含有氢氟酸的溶液的湿法蚀刻工艺，使用抗蚀剂图案rp3作为掩模选择性地去除区域3a和区域4a中的绝缘膜if4。然后，通过例如灰化处理去除抗蚀剂图案rp3。
[0095]
接着，如图11所示，通过例如使用含有磷酸的溶液的湿法蚀刻工艺，使用区域1a和区域2a中的绝缘膜if4作为掩模选择性地去除区域3a和区域4a中的绝缘膜csl。
[0096]
接着，如图12所示，形成具有暴露区域4a的开口图案的抗蚀剂图案rp4，以覆盖区域1a至3a。
[0097]
接着，通过例如使用含有氢氟酸的溶液的湿法蚀刻工艺，使用抗蚀剂图案rp4作为掩模选择性地去除区域4a中的绝缘膜if1。然后，通过例如灰化处理去除抗蚀剂图案rp4。
[0098]
接着，如图13所示，通过例如热氧化法在区域4a中的半导体衬底sub上形成由例如氧化硅制成的绝缘膜if5。绝缘膜if5的厚度例如为1nm至3nm。通过该氧化处理，区域2a中的绝缘膜if4的厚度和区域3a中的绝缘膜if1的厚度略微增加。
[0099]
接着，如图14所示，在区域1a至4a中的每个区域中形成栅电极ge1至ge4中的每个。首先，例如，通过例如cvd法沉积多晶硅膜作为栅电极的导电膜以覆盖区域1a至4a。然后，通过光刻技术和离子注入法将n型杂质引入导电膜中。接着，通过光刻技术和干法蚀刻法对导电膜进行图案化。
[0100]
以这种方式，存储器晶体管1q的栅电极ge1形成在区域1a中的绝缘膜if4上，选择晶体管2q的栅电极ge2形成在区域2a中的绝缘膜if4上，高耐压晶体管3q的栅电极ge3形成在区域3a中的绝缘膜if1上，低耐压晶体管4q的栅电极ge4形成在区域4a中的绝缘膜if5上。
[0101]
此后，通过以下各种过程形成图15所示的晶体管1q至4q中的每个。
[0102]
首先，通过对暴露的绝缘膜执行干法蚀刻工艺和湿法蚀刻工艺来去除从栅电极ge1至ge4中的每个暴露的绝缘膜。
[0103]
因此，在区域1a中留在栅电极ge1下方的绝缘膜if4、绝缘膜csl和绝缘膜if2成为
栅极绝缘膜gi1。此外，在区域2a中留在栅电极ge2下方的绝缘膜if4成为栅极绝缘膜gi2，在区域3a中留在栅电极ge3下方的绝缘膜if1成为栅极绝缘膜gi3，并且在区域4a中留在栅电极ge4下方的绝缘膜if5成为栅极绝缘膜gi4。
[0104]
接着，通过光刻技术和离子注入法在栅电极ge1至ge4中的每个栅电极的两侧的半导体衬底sub中形成n型延伸区域ex。
[0105]
接着，通过例如cvd法形成由例如氮化硅制成的绝缘膜以覆盖区域1a至4a中的每个区域中的栅电极ge1至ge4中的每个。随后，通过对该绝缘膜执行各向异性蚀刻，在栅电极ge1至ge4中的每个栅电极的每个侧表面上形成侧壁间隔件sw。
[0106]
接着，通过光刻技术和离子注入法，经由侧壁间隔件sw在栅电极ge1至ge4中的每个栅电极的两侧的半导体衬底sub中形成n型扩散区域dr。
[0107]
接着，通过自对准硅化物(salicide)技术在栅电极ge1至ge4的每个上表面和扩散区域dr上形成硅化物层si。硅化物层si可以通过使构成栅电极ge1至ge4和半导体衬底sub的材料与金属膜反应来形成。金属膜例如由钴、镍或镍铂合金制成，并且硅化物层si例如由硅化钴(cosi2)、硅化镍(nisi)或镍铂硅化物(niptsi)制成。
[0108]
以上述方式制造根据第一实施例的半导体器件。
[0109]
这里，将总结栅极绝缘膜gi2至gi4中的每个栅极绝缘膜的厚度的关系。在第一实施例中，在图14的制造过程中，区域3a中的绝缘膜if1的厚度大于区域2a中的绝缘膜if4的厚度和区域4a中的绝缘膜if5的厚度中的每个。此外，区域2a中的绝缘膜if4的厚度大于区域4a中的绝缘膜if5的厚度。即，栅极绝缘膜gi3的厚度大于栅极绝缘膜gi2的厚度和栅极绝缘膜gi4的厚度中的每个，并且栅极绝缘膜gi2的厚度大于栅极绝缘膜gi4的厚度。
[0110]
《第一实施例的主要特征》
[0111]
在上述专利文献1中，在存储器晶体管1q(区域1a)与选择晶体管2q(区域2a)之间的边界部分处处理栅极绝缘膜gi1和栅极绝缘膜gi2，并且担心栅极绝缘膜gi1或栅极绝缘膜gi2残留在边界部分中。即，在上述专利文献1中，存储器晶体管的栅极绝缘膜和选择晶体管的栅极绝缘膜在不同制造过程中完成。因此，为了消除这种担心并且促进半导体器件的小型化，例如，需要使用arf准分子激光器，并且存在需要昂贵的曝光装置和昂贵的曝光工艺的问题。
[0112]
另一方面，在第一实施例中，在通过图6至图8的制造过程去除区域2a中的绝缘膜if3、绝缘膜csl和绝缘膜if2之后，通过图9的制造过程在区域1a中的绝缘膜csl上和区域2a中的半导体衬底sub上形成绝缘膜if4。即，在第一实施例中，存储器晶体管1q(区域1a)的栅极绝缘膜gi1和选择晶体管2q(区域2a)的栅极绝缘膜gi2在同一过程中完成。换言之，边界部分处的处理仅执行一次。因此，能够降低构成栅极绝缘膜gi1或栅极绝缘膜gi2的绝缘膜残留在边界部分处的可能性。因此，可以提高半导体器件的可靠性。
[0113]
此外，不需要使用昂贵的arf准分子激光器来解决这种担忧。例如，使用krf准分子激光器形成在第一实施例中使用的抗蚀剂图案rp1至rp4。因此，可以抑制半导体器件的制造成本的增加。此外，根据参考图2至图15描述的制造方法，可以在不使用昂贵的曝光装置和昂贵的曝光工艺的情况下实现半导体器件的小型化。
[0114]
此外，在上述专利文献2中，在通过issg氧化法进行的氧化处理之后(在形成栅极绝缘膜gi2之后)执行通过rto法进行的氧化处理，并且因此存在如下问题：由于通过rto法
进行的氧化处理的热负荷，存储器晶体管1q的保持特性劣化。
[0115]
另一方面，在第一实施例中，在使用rto法形成图3中的绝缘膜if1之后形成栅极绝缘膜gi1。因此，由于不会发生专利文献2那样的问题，所以能够提高半导体器件的可靠性。
[0116]
此外，在根据第一实施例的制造方法中，如图9所示，在形成将作为栅极绝缘膜gi1的一部分的绝缘膜if4的过程中，同时形成将作为区域2a中的栅极绝缘膜gi2的绝缘膜if4。因此，可以简化制造过程。
[0117]
顺便提及，随着半导体器件的小型化，对于存储器单元mc(存储器晶体管1q、选择晶体管2q)和低耐压晶体管4q，已经要求诸如高速操作和低功耗等性能改进。同时，由于其用于i/o电路等的性质，高耐压晶体管3q需要确保耐受电压而不是高速操作和低功耗。
[0118]
在专利文献1和专利文献2中，由于选择晶体管2q的栅极绝缘膜gi2与高耐压晶体管3q的栅极绝缘膜gi3在同一过程中形成，所以栅极绝缘膜gi2是相对较厚的绝缘膜。此外，在专利文献1和专利文献2中，选择晶体管2q的栅极绝缘膜gi2的厚度与高耐压晶体管3q的栅极绝缘膜gi3的厚度相同。因此，难以提高选择晶体管2q的性能。
[0119]
另一方面，在第一实施例中，选择晶体管2q的栅极绝缘膜gi2是绝缘膜if4并且是相对较薄的绝缘膜。即，选择晶体管2q的栅极绝缘膜gi2的厚度小于高耐压晶体管3q的栅极绝缘膜gi3的厚度。这里，近年来，不仅要求半导体器件的小型化，而且要求低功耗。例如，场效应晶体管的栅极长度为45nm或更小(常规技术中为45nm或更大)，并且工作电压为2.5v或更小(常规技术中为2.5v或更高)。因此，在考虑到低功耗的半导体器件中，选择晶体管2q的栅极绝缘膜gi2并不总是需要如专利文献1和专利文献2中那样形成为具有相对较大的厚度。因此，从诸如高速操作和低功耗等提高性能的观点来看，根据第一实施例的半导体器件优于专利文献1和专利文献2的半导体器件。
[0120]
图16是在图13的制造过程结束时半导体器件的剖面图，并且示出了沿着图1中的e-e线、f-f线和g-g线的截面图。
[0121]
虽然没有详细描述，但是在图2至图15所示的制造过程中，清洁半导体衬底sub的主表面的过程被执行多次。例如，在离子注入或去除抗蚀剂图案rp1至rp4之后，半导体衬底sub的主表面通过含有氢氟酸和过氧化氢的清洗液被清洗。另外，在去除氧化硅膜的过程中，使用含有氢氟酸的溶液执行湿法蚀刻工艺。
[0122]
通过这些清洁工艺和湿法蚀刻工艺，元件隔离部分sti的上表面逐渐凹陷。此外，在元件隔离部分sti的上表面上，在元件隔离部分sti与半导体衬底sub的有源区域之间的边界周围存在当形成元件隔离部分sti时提供的凹坑(凹痕)dv。
[0123]
在图2至图15的每个制造过程中，覆盖凹坑dv的绝缘膜的状态在区域1a至3a中的每个区域中是不同的。因此，如图16中虚线所示，凹痕dv的深度在区域1a至3a中的每个区域中是不同的。可以看出，当应用第一实施例的制造方法时，凹坑dv的深度按照区域3a、区域1a和区域2a的顺序变深。
[0124]
(第二实施例)
[0125]
下面将参考图17至图26描述根据第二实施例的制造半导体器件的方法。在以下描述中，将主要描述与第一实施例的不同之处，并且将省略与第一实施例重复的点的描述。
[0126]
在第二实施例中，晶体管1q至4q是通过与第一实施例不同的制造过程制造的。第二实施例的制造过程与第一实施例的制造过程相同，直至图3。在图3的制造过程之后，执行
图17的制造过程。
[0127]
由于第二实施例中的绝缘膜if1至if4和绝缘膜csl的厚度与第一实施例的相同，因此将省略其描述。
[0128]
接着，如图17所示，在绝缘膜if1上形成具有暴露区域1a、区域2a和区域4a的开口图案的抗蚀剂图案rp5，以覆盖区域3a。接着，使用抗蚀剂图案rp5作为掩模，执行用于调节存储器晶体管1q的阈值的离子注入，从而在区域1a和区域2a中的每个区域中的阱区pw1的表面中形成沟道区域ch1。
[0129]
接着，通过例如使用含有氢氟酸的溶液的湿法蚀刻工艺，使用抗蚀剂图案rp5作为掩模选择性地去除区域1a、区域2a和区域4a中的每个区域中的绝缘膜if1。此后，通过例如灰化处理去除抗蚀剂图案rp5。
[0130]
这里，由于在形成沟道区域ch1的过程和去除绝缘膜if1的过程中都可以使用抗蚀剂图案rp5，因此可以减少掩模的数目。
[0131]
接着，如图18所示，通过例如热氧化法在区域1a、区域2a和区域3a中的每个区域中的半导体衬底sub上形成由例如氧化硅制成的绝缘膜if2。通过该氧化处理，区域3a中的半导体衬底sub被略微氧化并且绝缘膜if1的厚度略微增加。
[0132]
接着，通过例如cvd法或ald法在区域1a、区域2a和区域4a中的每个区域中的绝缘膜if2上以及在区域3a中的绝缘膜if1上形成由例如氮化硅制成的绝缘膜csl。接着，通过例如cvd法在区域1a至4a中的每个区域中的绝缘膜csl上形成由例如氧化硅制成的绝缘膜if3。
[0133]
接着，如图19所示，在绝缘膜if3上形成具有暴露区域2a的开口图案的抗蚀剂图案rp6，以覆盖区域1a、区域3a和区域4a。接着，使用抗蚀剂图案rp6作为掩模执行用于调节选择晶体管2q的阈值的离子注入，从而在区域2a中的阱区pw1的表面中形成沟道区域ch2。
[0134]
接着，通过例如使用含有氢氟酸的溶液的湿法蚀刻工艺，使用抗蚀剂图案rp6作为掩模选择性地去除区域2a中的绝缘膜if3。此后，通过例如灰化处理去除抗蚀剂图案rp6。
[0135]
这里，由于在形成沟道区域ch2的过程和去除绝缘膜if3的过程中都可以使用抗蚀剂图案rp6，所以可以减少掩模的数目。注意，可以首先执行形成沟道区域ch2的过程或去除绝缘膜if3的过程。
[0136]
接着，如图20所示，通过例如使用含有磷酸的溶液的湿法蚀刻工艺，使用区域1a、区域3a和区域4a中的每个区域中的绝缘膜if3作为掩模选择性地去除区域2a中的绝缘膜csl。
[0137]
接着，如图21所示，通过例如使用含有氢氟酸的溶液的湿法蚀刻工艺选择性地去除区域2a中的绝缘膜if2。此时，区域1a、区域3a和区域4a中的每个区域中的绝缘膜if3也被去除。
[0138]
接着，如图22所示，通过例如issg氧化法在区域1a、区域3a和区域4a中的每个区域中的绝缘膜csl上以及在区域2a中的半导体衬底sub上形成绝缘膜if4。
[0139]
接着，如图23所示，在绝缘膜if4上形成具有暴露区域3a和区域4a的开口图案的抗蚀剂图案rp7，以覆盖区域1a和区域2a。
[0140]
接着，通过例如使用含有氢氟酸的溶液的湿法蚀刻工艺，使用抗蚀剂图案rp7作为掩模选择性地去除区域3a和区域4a中的绝缘膜if4。然后，通过例如灰化处理去除抗蚀剂图
案rp7。
[0141]
接着，如图24所示，通过例如使用含有磷酸的溶液的湿法蚀刻工艺，使用区域1a和区域2a中的绝缘膜if4作为掩模选择性地去除区域3a和区域4a中的绝缘膜csl。
[0142]
接着，如图25所示，通过与第一实施例的方法相同的方法在区域1a至4a中的每个区域中形成栅电极ge1至ge4中的每个。
[0143]
以这种方式，存储器晶体管1q的栅电极ge1形成在区域1a中的绝缘膜if4上，选择晶体管2q的栅电极ge2形成在区域2a中的绝缘膜if4上，高耐压晶体管3q的栅电极ge3形成在区域3a中的绝缘膜if1上，低耐压晶体管4q的栅电极ge4形成在区域4a中的绝缘膜if2上。
[0144]
此后，通过与图15所示的第一实施例相同的制造过程形成图26所示的晶体管1q至4q中的每个。
[0145]
下面将描述第二实施例中的栅极绝缘膜gi2至gi4中的每个的厚度的关系。在第二实施例中，在图25的制造过程中，区域3a中的绝缘膜if1的厚度大于区域2a中的绝缘膜if4的厚度和区域4a中的绝缘膜if2的厚度中的每个。此外，区域2a中的绝缘膜if4的厚度大于区域4a中的绝缘膜if2的厚度。即，栅极绝缘膜gi3的厚度大于栅极绝缘膜gi2的厚度和栅极绝缘膜gi4的厚度中的每个，并且栅极绝缘膜gi2的厚度大于栅极绝缘膜gi4的厚度。
[0146]
根据第二实施例的制造半导体器件的方法可以获取与第一实施例相同的效果并且可以简化制造过程。这是因为，与第一实施例不同，第二实施例中的区域4a中的栅极绝缘膜gi4由构成存储器晶体管1q的栅极绝缘膜gi1的绝缘膜if2构成。即，区域4a中的栅极绝缘膜gi4可以通过与形成作为区域1a中的栅极绝缘膜gi1的一部分的绝缘膜if2的过程相同的过程形成。
[0147]
此外，绝缘膜if2的厚度优选地通过优先考虑存储器晶体管1q的特性来设计。因此，例如，假定栅极绝缘膜gi4的厚度太小而不能满足低耐压晶体管4q所需要的特性的情况。然而，在这种情况下，通过在区域4a中的绝缘膜if2上形成高介电常数膜，可以形成由绝缘膜if2和高介电常数膜构成的栅极绝缘膜gi4。
[0148]
例如，高介电常数膜可以通过以下制造过程形成。
[0149]
首先，在图24的制造过程之后，在区域1a和区域2a中的每个区域中的绝缘膜if4上、在区域3a中的绝缘膜if1上、以及在区域4a中的绝缘膜if2上，通过例如cvd法或ald方法形成高介电常数膜。接着，形成具有暴露区域1a、区域2a和区域3a的开口图案的抗蚀剂图案以覆盖区域4a。
[0150]
接着，通过例如干法蚀刻工艺，使用抗蚀剂图案作为掩模选择性地去除区域1a、区域2a和区域3a中的每个区域中的高介电常数膜。然后，通过例如灰化处理去除抗蚀剂图案。后续制造过程与图25及之后的制造过程相同。
[0151]
注意，高介电常数膜具有比氧化硅膜高的介电常数并且由金属氧化物膜制成。作为金属氧化物膜，例如可以应用氧化铪膜(hfo2膜)、硅酸铪膜(hfsio膜)、氧化铝膜(al2o3膜)、氧化钽膜(ta2o5膜)、氧化锆膜(zro2膜)或这些膜的叠层膜。
[0152]
(第一修改)
[0153]
作为第一实施例和第二实施例的第一修改，可以提出在区域4a中采用soi(绝缘体上硅)衬底的技术。在这种情况下，低耐压晶体管4q形成在soi衬底上。
[0154]
soi衬底包括作为支撑衬底的半导体衬底sub、形成在半导体衬底sub上的绝缘层
box和形成在绝缘层box上的半导体层sl。绝缘层box例如由氧化硅构成，并且绝缘层box的厚度例如为10nm至20nm。半导体层sl由单晶硅制成，并且半导体层sl的厚度例如为10nm至20nm。
[0155]
在采用这种soi衬底时的制造方法如下。
[0156]
首先，在图2的制造过程之前，制备上述soi衬底。接着，如图27所示，通过光刻技术和诸如干法蚀刻工艺或湿法蚀刻工艺等蚀刻工艺选择性地去除区域1a、区域2a和区域3a中的每个区域中的半导体层sl和绝缘层box。结果，区域1a、区域2a和区域3a中的每个区域中的半导体衬底sub被暴露，并且半导体层sl和绝缘层box被保留在区域4a中的半导体衬底sub上。
[0157]
之后，执行第一实施例中的图2至图15所示的制造过程或第二实施例中的图17至图26所示的制造过程。因此，在区域4a中形成的每个绝缘膜形成在位于半导体衬底sub上方的半导体层sl上。例如，在图3所示的制造过程中在区域4a中的半导体层sl上形成绝缘膜if1，在图13所示的制造过程中在区域4a中的半导体层sl上形成绝缘膜if5，并且在图18所示的制造过程中在区域4a中的半导体层sl上形成绝缘膜if2。
[0158]
(第二修改)
[0159]
作为第一实施例和第二实施例的第二修改，可以提出由不同于monos晶体管的另一存储器元件构成存储器晶体管1q的技术。
[0160]
作为不同存储器元件，例如，可以采用图28所示的具有存储器膜mf的存储器元件，代替包括用作电荷存储层的绝缘膜csl的栅极绝缘膜gi1。
[0161]
存储器膜mf是具有陷阱能级的高介电常数膜，并且高介电常数膜例如是硅酸铪膜(hfsio膜)。作为存储器膜mf的另一示例，可以提供铁电膜。铁电膜例如是由(ba,ca)tio3构成的bzt膜或由pbzrtio3构成的plzt膜。
[0162]
这样的存储器膜mf可以通过将该过程替换为用于形成绝缘膜csl的过程来形成。此外，栅极绝缘膜gi2至gi4中的每个的厚度关系与第一实施例和第二实施例的相同。
[0163]
以上，基于实施例对本发明进行了具体说明，但本发明不限于上述实施例，在不脱离其主旨的范围内能够进行各种修改。
[0164]
例如，在第一实施例、第二实施例、第一修改和第二修改中已经描述了通过rto法形成绝缘膜if1，但是绝缘膜if1可以通过issg氧化法或通过rto法和issg氧化法的结合使用来形成。