半导体封装结构及导电TIV通孔的制备方法与流程

半导体封装结构及导电tiv通孔的制备方法
技术领域
1.本发明涉及一种半导体先进封装技术领域，特别是涉及一种半导体封装结构及导电tiv通孔的制备方法。


背景技术：

2.随着封装技术的发展，在现在更高密度的电路需求下，越来越多的芯片被封装在一起，芯片之间的互连通常是通过高金属柱进行的，铜金属由于自身的导电性佳和低成本，被广泛作为高金属柱的原材料。传统的方法很难使铜柱的长度大于200μm，而一些特殊的封装要求铜柱的高度很高，例如大于1000μm，因此制作高铜柱是一个新的封装挑战。
3.封装天线(antenna in package，aip)是基于封装材料与工艺，将天线与芯片集成在封装内，实现系统级无线功能的一门技术。目前，aip往往采用引线键合法(wire bonding，wb)制作高金属柱，通常是在半导体结构上表面渡一层金层，在金层上表面引金属线作为金属柱，而后覆盖封装层，成型研磨后在封装层上表面形成天线层，但wb技术制作高金属柱存在镀金成本高、可靠性差、成品率低等缺点。
4.鉴于以上，有必要提供一种半导体封装结构及导电tiv(through interposer via)通孔的制备方法，来实现通过高金属柱使多个芯片的互相连通，以解决现有技术中wb制作高金属柱存在镀金成本高、可靠性差、成品率低等缺点的问题。


技术实现要素：

5.鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体封装结构及导电tiv通孔的制备方法，用于解决现有技术中wb制作高金属柱存在镀金成本高、可靠性差、成品率低等缺点的问题。
6.为实现上述目的及其他相关目的，本发明提供一种半导体封装结构及导电tiv通孔的制备方法，所述导电tiv通孔的制备方法包括如下步骤：
7.s1：提供半导体结构；
8.s2：于所述半导体结构上形成具有第一tiv的光阻层，接着于所述第一tiv中填充金属，形成第一金属柱，然后去除所述光阻层；
9.s3：于所述半导体结构上形成第一封装层，以将所述第一金属柱塑封且显露所述第一金属柱的顶面；
10.s4：于所述第一封装层上形成具有第二tiv的介质层，接着于所述第二tiv中填充金属，并使该金属的高度大于所述第二tiv的深度，形成第二金属柱；
11.s5：于所述介质层上形成第二封装层，以将所述第二金属柱塑封且显露所述第二金属柱的顶面；
12.s6：当所述第一金属柱与所述第二金属柱的高度和小于预设高度的金属柱时，重复步骤s4至s5至少一次，直至形成预设高度的所述金属柱。
13.可选地，所述第一金属柱、所述第二金属柱及所述金属柱均为铜柱。
14.可选地，形成所述第一金属柱、所述第二金属柱及所述金属柱的方法为化学镀法或电镀法。
15.可选地，所述第一金属柱、所述第二金属柱及所述金属柱径向尺寸介于50μm-200μm之间，高度小于200μm。
16.可选地，采用湿法腐蚀工艺去除所述光阻层，湿法腐蚀溶液为包括含有二甲亚砜、乙二醇、n-甲基-2-吡咯烷酮及四甲基氢氧化铵成分的去胶液。
17.可选地，所述第二tiv的垂直位置和径向尺寸大小与所述第一tiv相同。
18.可选地，所述介质层的材料为环氧树脂、硅胶、pi、pbo、bcb、氧化硅、磷硅玻璃或含氟玻璃的一种或两种以上组合。
19.可选地，形成所述介质层的方法包括塑封工艺、压缩成型、传递模塑成型、液封成型、真空层压成型以及旋涂成型中的一种。
20.可选地，所述第一封装层包括聚酰亚胺层、硅胶层及环氧树脂层中的一层或两种以上的叠层；所述第二封装层包括聚酰亚胺层、硅胶层及环氧树脂层中的一层或两种以上的叠层。
21.可选地，形成所述第一封装层的方法包括塑封工艺、压缩成型、传递模塑成型、液封成型、真空层压成型及旋涂成型中的一种；形成所述第二封装层的方法包括塑封工艺、压缩成型、传递模塑成型、液封成型、真空层压成型及旋涂成型中的一种。
22.本发明还提供一种半导体封装结构的制备方法，包括以上任意一项所述的导电tiv通孔的制备方法。
23.可选的，所述半导体封装结构为封装天线；形成所述金属柱后还包括于所述金属柱上形成天线层的步骤。
24.如上所述，本发明的半导体封装结构及导电tiv通孔的制备方法，具有以下有益效果：通过导电tiv通孔技术可以垂直堆叠不同高度的金属柱，在每两个封装层之间添加介质层，提高封装层之间的结合力，从而防止封装层在后续工序中的脱落，满足在高密度的电路需求下，使多个芯片互相连通；与现有技术中wb技术制作的高金属柱相比，导电tiv通孔垂直堆叠的高金属柱可以减少偏移，提高金属柱的可靠性，减少镀金工艺，降低成本。
附图说明
25.图1显示为本发明的导电tiv通孔的制备方法的流程示意图。
26.图2至图5显示为现有技术中采用wb制备金属柱的方法的各步骤所呈现的结构示意图。
27.图6至图11显示为本发明的导电tiv通孔的制备方法的各步骤所呈现的结构示意图。
28.图12显示为采用本发明的半导体封装结构的制备方法形成的半导体封装结构的结构示意图，其中，半导体封装结构为封装天线。
29.元件标号说明
30.10
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
半导体结构
31.101
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
支撑基板
32.102
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
分离层
33.103
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一介质层
34.104
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
金属种子层
35.1041
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
ti金属种子层
36.1042
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
cu金属种子层
37.105
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
金属线层
38.106
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
au金属层
39.20
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
光阻层
40.301
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一tiv
41.302
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二tiv
42.40
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
金属柱
43.401
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一金属柱
44.402
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二金属柱
45.403
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第三金属柱
46.501
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第一封装层
47.502
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第二封装层
48.503
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
第三封装层
49.60
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
介质层
50.70
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
天线层
51.701
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
天线金属层
52.702
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
天线连接线
53.s1～s6
ꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀꢀ
步骤
具体实施方式
54.以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
55.请参阅图1至图12。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
56.如图2至图5所示，为现有技术中采用wb工艺制备导电tiv通孔的流程示意图，其制备过程如下：
57.如图2所示，首先提供半导体结构10，所述半导体结构10上表面内部包含一层au金属层106；
58.如图3所示，接着于所述au金属层106上引金属线，作为金属柱40；
59.如图4所示，于所述半导体结构10上形成第一封装层501，以将所述金属柱40塑封且显露所述金属柱40的顶面；
60.如图5所示，于所述金属柱40上表面形成天线层70。
61.经过研究表明，发明人发现如果使用wb技术引金属线制作高金属柱往往存在一些不可避免的问题，引线一般需要在所述au金属层106上进行，因为此项镀金工艺导致成本提高；高金属柱的制作一般是满足一些特殊的封装要求，这些封装要求金属柱的高度往往大于1000μm，对高度要求很高，且wb技术所引的金属线径向尺寸较小，可能会出现位置偏置的问题，导致器件开路，使得可靠性差、成品率低；除此之外，wb技术在焊接工艺中产生的助焊剂残留或氧化层会降低键合的质量及长期可靠性，这类污物层会直接导致拉力和剪切力的减弱，如果键合能量不够会导致引线连接力不够，使得焊接部位剥离。
62.发明人基于以上发现并经过研究分析，提出一种导电tiv通孔的制备方法，如图1所示，以解决上述wb技术制作高金属柱镀金成本高、可靠性差、成品率低等问题。下面结合附图详细描述本实施例的导电tiv通孔的制备方法。
63.如图1及图6所示，首先进行步骤s1，提供半导体结构10。
64.如图6所示，作为示例，所述半导体结构10由下向上依次包括支撑基板101，分离层102，第一介质层103，所述第一介质层中包含金属种子层104和金属线层105。
65.这里需要说明的是，所述支撑基板101包括玻璃基板、金属基板、半导体基板、聚合物基板以及陶瓷基板中的一种，在本实施例中优选采用玻璃层，所述玻璃层成本较低，容易在其表面形成所述分离层102，且能降低后续的剥离工艺的难度。
66.所述分离层102包括聚合物层或粘合胶层，所述聚合物层或粘合胶层首先采用旋涂工艺涂覆于所述支撑基板101表面，然后采用紫外固化或热固化工艺使其固化成型，在本实施例中，所述聚合物层包括lthc光热转换层，后续在剥离所述支撑基板101时，可以基于激光对lthc光热转换层进行加热，以使所述支撑基板101自所述lthc光热转换层处相互分离，提高操作便捷性。
67.所述第一介质层103的材料为环氧树脂、硅胶、pi、pbo、bcb、氧化硅、磷硅玻璃或含氟玻璃的一种或两种以上组合，在本实施例中优选采用pi，以进一步降低工艺难度和工艺成本。所述第一介质层103的方法包括塑封工艺、压缩成型、传递模塑成型、液封成型、真空层压成型以及旋涂成型中的一种，在本实施例中优选采用旋涂成型，所述第一介质层103的具体厚度根据实际需要进行设置，在此不作限制。
68.形成所述金属种子层104和金属线层105的方法包括溅射法、电镀法及化渡法中的一种或组合，在本实施例中，所述金属种子层104和金属线层105选用为溅射法，其中所述金属种子层104由下向上依次包括ti金属种子层1041和cu金属种子层1042，所述ti金属种子层1041和cu金属种子层1042的厚度可根据实际需要进行设置，在此不作限制。在本实施例中，所述金属线层105的材料为电镀铜，所述金属线层105的厚度可根据实际需要进行设置，在此不作限制。
69.如图1、图7(a)及7(b)所示，接着进行步骤s2，于所述半导体结构10上形成具有第一tiv的光阻层20(如图7(a)所示)，接着于所述第一tiv 301中填充金属，形成第一金属柱401，然后去除所述光阻层20(如图7(b)所示)。
70.如图7(a)及7(b)所示，作为示例，形成所述光阻层20的方法包括塑封工艺、压缩成型、传递模塑成型、液封成型、真空层压成型以及旋涂成型中的一种，在本实施例中优选采用旋涂成型，所述光阻层20的具体厚度根据实际需要进行设置，在此不作限制。
71.通过曝光、显影工艺对所述光阻层20进行图形化，以形成具有第一tiv 301的光阻
层，所述第一tiv 301的径向尺寸大小、高度根据实际金属柱的需求进行设置，在此不作限制。
72.作为示例，所述第一金属柱401为铜柱，所述第一金属柱401与金属线层105电连接，所述第一金属柱401的径向尺寸大小和高度与所述第一tiv 301的径向尺寸大小和高度一一对应。另外，形成所述第一金属柱401的方法为化学镀法或电镀法，在本实施例中优选采用电镀法。
73.作为示例，采用湿法腐蚀工艺去除所述光阻层20，湿法腐蚀溶液为包括含有二甲亚砜、乙二醇、n-甲基-2-吡咯烷酮及四甲基氢氧化铵成分的去胶液。
74.如图1及图8所示，接着进行步骤s3，于所述半导体结构10上形成第一封装层501，以将所述第一金属柱401塑封且显露所述第一金属柱401的顶面。
75.如图8所示，作为示例，所述第一封装层501包括聚酰亚胺层、硅胶层及环氧树脂层中的一层或两种以上的叠层，形成所述第一封装层501的方法包括塑封工艺、压缩成型、传递模塑成型、液封成型、真空层压成型及旋涂成型中的一种。所述第一封装层501通过撒料、加热融化、合模冷却等工艺后形成，这样可以填满所述第一金属柱401之间的间隙，将所述第一金属柱401塑封其中。
76.作为示例，若所述第一封装层501完全将所述第一金属柱401塑封，需要研磨所述第一封装层501，且显露所述第一金属柱401的顶面，研磨所述第一封装层501方法包括化学机械研磨法和机械研磨中的一种，提供平整的所述第一封装层501有利于降低后续处理的工艺难度，进一步提高后续工艺品质，在本实施例中，所述第一封装层501的具体厚度根据实际所述第一金属柱401的需要进行设置，在此不作限制。
77.在另一示例中，还可根据所述第一金属柱401高度形成所述第一封装层501，使得形成的所述第一封装层501的高度刚好与所述第一金属柱401的高度相同，即所述第一封装层501与所述第一金属柱401的表面相平齐。这样就可以省去对所述第一封装层501进行研磨的步骤，从而简化了工艺步骤。
78.如图1及图9所示，接着进行步骤s4，于所述第一封装层501上形成具有第二tiv302的介质层60，接着于所述第二tiv 302中填充金属，并使该金属的高度大于所述第二tiv的深度，形成第二金属柱402。
79.如图9所示，作为示例，所述介质层60的材料为环氧树脂、硅胶、pi、pbo、bcb、氧化硅、磷硅玻璃或含氟玻璃的一种或两种以上组合，在本实施例中优选采用pi，以进一步降低工艺难度和工艺成本。所述介质层60的方法包括塑封工艺、压缩成型、传递模塑成型、液封成型、真空层压成型以及旋涂成型中的一种，在本实施例中优选采用旋涂成型，所述介质层60的具体厚度根据实际需要进行设置，在此不作限制。
80.形成所述第二tiv 302和所述第二金属柱402的方法与形成所述第一tiv 301和所述第一金属柱401相同，通过曝光、显影工艺形成所述第二tiv 302，形成所述第二金属柱402的方法为化学镀法或电镀法，在本实施例中优选采用电镀法；所述第二tiv 302和所述第二金属柱402的具体高度根据实际需要进行设置，在此不作限制。所述第二金属柱402也为铜柱。
81.这里需要说明的是，所述第二金属柱402的高度大于所述第二tiv 302的深度，所述介质层60只有薄薄的一层，在两层封装层之间添加所述介质层60，可以提高封装层之间
的结合力，从而防止封装层因为高金属柱过高而在后续工序中脱落。所述第二tiv 302的垂直位置和径向尺寸大小与所述第一tiv 301相同，所述第二tiv 302的作用是为了给所形成的金属柱定位，保证互连的金属柱垂直位置和径向尺寸大小相同，以制备可靠性好，成品率高的的高金属柱。所述第一金属柱401和所述第二金属柱402在同一垂直方向上，连接方式为电连接。
82.所述第一金属柱401和所述第二金属柱402径向尺寸大小完全相同，介于50μm-200μm之间，包括端点值，在本实施例中优选采用100-150μm之间，相比于wb技术的引线径向尺寸约为50μm，可获得大径向尺寸的金属柱，提高结构强度，避免位置偏移导致的器件开路，降低工艺偏差。每次形成的金属柱高度小于200μm，在本实施例中优选采用180μm。
83.如图1及图10所示，接着进行步骤s5，于所述介质层60上形成第二封装层502，以将所述第二金属柱402塑封且显露所述第二金属柱402的顶面。
84.如图10所示，作为示例，所述第二封装层502与所述第一封装层501相同，包括聚酰亚胺层、硅胶层及环氧树脂层中的一层或两种以上的叠层，形成所述第二装层502与所述第一封装层501的方法也相同，包括塑封工艺、压缩成型、传递模塑成型、液封成型、真空层压成型及旋涂成型中的一种。所述第二封装层502通过撒料、加热融化、合模冷却等工艺后形成，这样可以填满所述第二金属柱402之间的间隙，将所述第二金属柱402塑封其中。
85.作为示例，若所述第二封装层501完全将所述第二金属柱402塑封，需要研磨所述第二封装层502，且显露所述第二金属柱402的顶面，研磨所述第二封装层502的方法与所述第一封装层501的方法相同，包括化学机械研磨法和机械研磨中的一种，提供平整的所述第二封装层502，有利于降低后续处理的工艺难度，进一步提高后续工艺品质，在本实施例中，所述第二封装层502的具体厚度根据实际需要进行设置，在此不作限制。
86.在另一示例中，还可根据所述第二金属柱402高度形成所述第二封装层5021，使得形成的所述第二封装层502的高度和介质层60的高度刚好与所述第二金属柱402的高度相同，即所述第二封装层502与所述第二金属柱402的表面相平齐。这样就可以省去对所述第二封装层502进行研磨的步骤，从而简化了工艺步骤。
87.如图1及图11所示，最后进行步骤s6，当所述第一金属柱401与所述第二金属柱402的高度和小于预设高度的金属柱时，重复步骤s4至s5至少一次，直至形成预设高度的所述金属柱。
88.如图11所示，作为示例，重复步骤s4至s5一次，利用垂直堆叠的方法制作形成金属柱，堆叠3层金属柱，达到预设高度。
89.基于上述的导电tiv通孔的制备方法，本实施例还提供一种半导体封装结构的制备方法，该制备方法包括上述所述的导电tiv通孔的制备方法。
90.本实施例中，所述半导体封装结构为封装天线；形成所述金属柱后还包括于所述金属柱上形成天线层的步骤。
91.如图12所示，作为示例，所述半导体封装结构为封装天线，形成所述金属柱后还于所述金属柱上形成天线层70。较佳地，所述天线层70包含金属天线层701和天线连接线702，在本实施例中所述金属天线层701优选采用ni金属天线层。
92.综上所述，本发明提供一种半导体封装结构及导电tiv通孔的制备方法，通过导电tiv通孔技术可以根据需要垂直堆叠不同高度的金属柱，在每两个封装层之间添加介质层，
提高封装层之间的结合力，从而防止封装层在后续工序中的脱落，满足在高密度的电路需求下，使多个芯片互相连通；与现有技术中wb技术制作的高金属柱相比，导电tiv通孔堆叠的高金属柱可以减少位置偏移，提高金属柱的可靠性，减少镀金工艺，降低成本。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
93.上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。