半导体器件及其制造方法与流程

本公开涉及一种半导体器件及其制造方法。

背景技术：

1、缩小半导体组件的尺寸和提高半导体组件的整合度是目前半导体组件制造中的其中两个主要趋势。由于这些趋势的结果，形成半导体组件的单元的密度不断增加。半导体组件缩小到次微米的尺寸需要的是半导体组件单元的例行制造也在次微米等级上进行。

2、通常情况下，芯片是使用许多的薄膜层制成。这些层中的每一层都可以使用决定所述层图案的掩模(例如光刻胶)来形成。这个图案的精确度在制造芯片中十分关键。随着芯片的导电凸块之间的间距需求越来越小，用以形成此小间距的导电凸块的光刻胶的深宽比也会越来越大，意即，用以定义导电凸块的光刻胶墙的厚度会越来越薄也因而越来越脆弱，因而在后续的电镀工艺中，容易因热应力而产生光刻胶剥离的现象。如此，由于在后续工艺(例如电镀工艺)期间无法保持光刻胶的完整性，从而对半导体器件制造中关键图案的精确度产生不利的影响，进而影响工艺良率。

技术实现思路

1、本公开是针对一种半导体器件及其制造方法，其能减少光刻胶剥离的问题，并提升工艺良率。

2、根据本公开的实施例，一种半导体器件，其包括衬底、多个焊盘、钝化层、介电层以及多个导电凸块。焊盘设置于衬底上。钝化层设置于衬底上，且钝化层暴露焊盘。介电层覆盖部分钝化层并包括多个介电层开口以暴露焊盘，其中介电层的材料包括有机材料。导电凸块设置于介电层开口内并连接焊盘，其中导电凸块之间的间距大体上等于或小于20微米。

3、根据本公开的实施例，一种半导体器件的制造方法，其包括下列步骤。形成多个第一焊盘于衬底上；形成钝化层于衬底上，其中钝化层暴露多个焊盘；形成介电层于钝化层上，其中介电层包括多个介电层开口以暴露多个焊盘；设置光刻胶层于介电层上，其中光刻胶层包括对应多个介电层开口的多个光刻胶开口；进行电镀工艺以形成多个导电凸块于多个光刻胶开口以及对应的多个介电层开口内；以及移除光刻胶层。

4、基于上述，本公开的半导体器件及其制造方法通过增设介电层于钝化层与光刻胶层之间，可大幅降低用以形成导电凸块的光刻胶层的厚度，因而可降低光刻胶层的深宽比，减少因光刻胶层的深宽比过大而导致结构强度不足的问题，因此，本公开的半导体器件可有效减少光刻胶层容易在后续的热工艺(例如电镀工艺)中因热应力而产生光刻胶剥离的现象，因而能提升工艺良率。

技术特征：

1.一种半导体器件，其特征在于，包括：

2.根据权利要求1所述的半导体器件，其特征在于，所述介电层的厚度大于所述钝化层的厚度。

3.根据权利要求1所述的半导体器件，其特征在于，还包括凸块底金属层，设置于所述多个第一焊盘以及所述多个第一导电凸块之间，并覆盖所述多个介电层开口的侧壁。

4.根据权利要求1所述的半导体器件，其特征在于，所述多个第一导电凸块中的每一个的顶表面至所述介电层的顶表面的距离与所述多个第一导电凸块之间的间距的比值等于或小于1。

5.根据权利要求1所述的半导体器件，其特征在于，所述介电层的厚度介于3微米至15微米之间。

6.根据权利要求1所述的半导体器件，其特征在于，所述介电层的材料包括聚酰亚胺、苯并环丁烯或聚苯恶唑。

7.根据权利要求1所述的半导体器件，其特征在于，所述钝化层环绕并覆盖所述多个第一焊盘的周缘部份并包括暴露所述多个第一焊盘的多个钝化层开口，所述多个介电层开口分别对应所述多个钝化层开口。

8.根据权利要求1所述的半导体器件，其特征在于，所述介电层至少覆盖位于所述多个第一焊盘之间的部分所述钝化层。

9.根据权利要求1所述的半导体器件，其特征在于，还包括：

10.根据权利要求9所述的半导体器件，其特征在于，所述介电层暴露位于所述多个第二焊盘之间的部分所述钝化层。

11.一种半导体器件的制造方法，其特征在于，包括：

12.根据权利要求11所述的半导体器件的制造方法，其特征在于，所述光刻胶层的厚度与所述多个光刻胶开口之间的间距的比值等于或小于1。

13.根据权利要求11所述的半导体器件的制造方法，其特征在于，所述多个导电凸块之间的间距等于或小于20微米。

14.根据权利要求11所述的半导体器件的制造方法，其特征在于，还包括：

15.根据权利要求14所述的半导体器件的制造方法，其特征在于，还包括：

技术总结
本公开提供一种半导体器件包括衬底、多个焊盘、钝化层、介电层以及多个导电凸块。焊盘设置于衬底上。钝化层设置于衬底上，且钝化层暴露焊盘。介电层覆盖部分钝化层并包括多个介电层开口以暴露焊盘，其中介电层的材料包括有机材料。导电凸块设置于介电层开口内并连接焊盘，其中导电凸块之间的间距等于或小于20微米。

技术研发人员：庄坤树
受保护的技术使用者：南茂科技股份有限公司
技术研发日：
技术公布日：2024/1/12