1.本发明涉及显示领域，特别涉及一种显示面板及显示装置。
背景技术：
2.在显示面板(panel)中，可以包括显示区和非显示区，显示区可以设置显示单元，非显示区可以设置驱动电路，通常来说，非显示区设置在显示区的外围。显示区和非显示区可以均设置薄膜晶体管(thin film transistor，tft)，在利用混合tft显示(hybrid tft display，htd)技术形成的显示面板中，可以设置有多种不同的晶体管，具体的，显示面板中可以包括氧化物晶体管和硅晶体管，例如显示区可以设置氧化物晶体管，非显示区可以设置硅晶体管。其中，氧化物晶体管中的有源层的材料可以为氧化物，例如可以为铟镓锌氧化物(indium gallium zinc oxide，igzo)，硅晶体管中的有源层可以为硅，例如低温多晶硅(low temperature poly-silicon，ltps)。
3.然而，目前的显示面板的抗静电能力弱，使显示面板中存在静电累积而影响tft的特性，严重时会使显示区域出现横纹。
技术实现要素：
4.有鉴于此，本技术的目的在于提供一种显示面板及显示装置，提高非显示区的抗静电能力，提高显示面板的显示效果。
5.本技术实施例提供了一种显示面板，具有显示区和非显示区，所述显示面板包括：
6.位于所述显示区的第一薄膜晶体管；所述第一薄膜晶体管为氧化物晶体管，所述第一薄膜晶体管包括第一栅极和第一有源层；
7.位于所述非显示区的第二薄膜晶体管和第一屏蔽层；所述第二薄膜晶体管为硅晶体管，所述第二薄膜晶体管包括第二栅极和第二有源层；所述第一屏蔽层位于所述第二栅极远离所述第二有源层一侧，所述第一屏蔽层和所述第二栅极在垂直所述第二有源层表面的方向的投影具有交叠区域，所述第一屏蔽层与所述第一有源层同层设置，所述第一屏蔽层连接固定电位。
8.本技术实施例提供了一种显示装置，包括所述的显示面板。
9.本技术实施例提供了一种显示面板及显示装置，显示面板具有显示区和非显示区，显示面板包括位于显示区的第一薄膜晶体管，以及位于非显示区的第二薄膜晶体管和第一屏蔽层，第一薄膜晶体管为氧化物晶体管，第一薄膜晶体管包括第一栅极和第一有源层，第二薄膜晶体管为硅晶体管，第二薄膜晶体管包括第二栅极和第二有源层，第一屏蔽层位于第二栅极远离第二有源层一侧，第一屏蔽层和第二栅极在垂直第二有源层表面的方向的投影具有交叠区域，第一屏蔽层与第一有源层同层设置，第一屏蔽层连接固定电位，也就是说，本技术实施例中，可以为非显示区的硅晶体管提供第一屏蔽层，利用第一屏蔽层可以起到静电屏蔽作用，提高非显示区的抗静电能力，提高显示面板的显示效果。此外，第一屏蔽层和第一有源层可以同层设置，无需在其他层设计第一屏蔽层的形成步骤以及膜层空
位，这样便于节省制作工艺的步骤，简化工艺降低成本。
附图说明
10.为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
11.图1为目前一种显示面板的剖视示意图；
12.图2为目前一种显示装置的显示示意图；
13.图3为本技术实施例中一种显示面板的俯视示意图；
14.图4为图3中的显示面板的一种沿aa’向的剖视示意图；
15.图5为图3中的显示面板的另一种沿aa’向的剖视示意图；
16.图6为本技术实施例中一种显示面板中阵列基板的剖视示意图；
17.图7为本技术实施例中另一种显示面板中的阵列基板的剖视示意图；
18.图8为本技术实施例中一种显示面板中的阵列基板的俯视示意图；
19.图9-14为本技术实施例中多种显示面板中的阵列基板的剖视示意图；
20.图15为本技术实施例中另一种显示面板中的阵列基板的俯视示意图；
21.图16为本技术实施例中又一种显示面板中的阵列基板的俯视示意图；
22.图17-20为本技术实施例中多种显示面板中的阵列基板的剖视示意图；
23.图21为本技术实施例提供的一种显示装置示意图。
具体实施方式
24.为使本技术的上述目的、特征和优点能够更加明显易懂，下面结合附图对本技术的具体实施方式做详细的说明。
25.在下面的描述中阐述了很多具体细节以便于充分理解本技术，但是本技术还可以采用其它不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本技术内涵的情况下做类似推广，因此本技术不受下面公开的具体实施例的限制。
26.其次，本技术结合示意图进行详细描述，在详述本技术实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本技术保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
27.在显示面板中，可以包括显示区和非显示区，显示区可以设置显示单元，非显示区可以设置驱动电路，通常来说，非显示区设置在显示区的外围。显示区和非显示区可以均设置tft，在利用htd技术形成的显示面板中，可以设置有多种不同的晶体管，具体的，显示面板中可以包括氧化物晶体管和硅晶体管，例如显示区可以设置氧化物晶体管，非显示区可以设置硅晶体管，参考图1所示，为目前一种显示面板的剖视示意图，显示区aa中设置有氧化物晶体管，氧化物晶体管包括氧化物层151、栅极161、接触结构280，非显示区na中设置有硅晶体管，硅晶体管包括硅层221和栅极231，以及接触结构270，氧化物晶体管和硅晶体管设置在介质层240中，介质层240设置在基板200上。
28.然而，目前的显示面板中抗静电能力弱，使显示面板中存在静电累积而影响tft的
特性，严重时会使显示区域出现横纹，参考图2所示，为目前一种显示装置的显示示意图，灰色框中的显示屏出现横纹。发明人在在静电放电(electrostatic discharge，esd)测试中发现，显示面板外的静电会通过显示面板的四周传导到屏蔽内部，这样静电电荷积累会影响tft特性，而目前的显示面板在非显示区没有静电的消散途径，导致静电积累。
29.基于此，本技术实施例提供了一种显示面板及显示装置，显示面板具有显示区和非显示区，显示面板包括位于显示区的第一薄膜晶体管，以及位于非显示区的第二薄膜晶体管和第一屏蔽层，第一薄膜晶体管为氧化物晶体管，第一薄膜晶体管包括第一栅极和第一有源层，第二薄膜晶体管为硅晶体管，第二薄膜晶体管包括第二栅极和第二有源层，第一屏蔽层位于第二栅极远离第二有源层一侧，第一屏蔽层和第二栅极在垂直第二有源层表面的方向的投影具有交叠区域，第一屏蔽层与第一有源层同层设置，第一屏蔽层连接固定电位，也就是说，本技术实施例中，可以为非显示区的硅晶体管提供第一屏蔽层，利用第一屏蔽层可以起到静电屏蔽作用，提高非显示区的抗静电能力，提高显示面板的显示效果。此外，第一屏蔽层和第一有源层可以同层设置，无需在其他层设计第一屏蔽层的形成步骤以及膜层空位，这样便于节省制作工艺的步骤，简化工艺降低成本。
30.为了更好地理解本技术的技术方案和技术效果，以下将结合附图对具体的实施例进行详细的描述。
31.本技术实施例提供了一种显示面板，参考图3所示，为本技术实施例中一种显示面板的俯视示意图，显示面板可以具有显示区aa和非显示区na，显示区aa具有显示功能，用于设置显示单元，以实现对待显示内容的显示，非显示区na不用于显示，可以设置电路单元、走线等结构，电路单元可以包括驱动电路，用于对显示区aa的显示单元进行控制，以使其进行待显示内容的显示，驱动电路例如可以包括vsr电路。通常来说，非显示区na设置在显示区aa的外围，因此非显示区na的静电消散通道与整个显示面板的静电积累直接相关。
32.在显示区aa中，显示单元可以包括液晶显示单元或有机发光二极管(organic light-emitting diode，led)，显示单元可以连接薄膜晶体管，用于控制显示单元的供电，从而控制显示单元的显示。在非显示区na中，驱动电路可以包括薄膜晶体管，用于与显示单元连接，从而控制显示单元的供电，从而控制显示单元的显示。
33.在显示单元包括液晶显示单元时，参考图4所示，为图3中的显示面板的一种沿aa’向的剖视示意图，显示面板可以包括阵列基板10和彩膜基板30，以及阵列基板10和彩膜基板30之间的液晶层20，其中阵列基板10包括基板和薄膜晶体管阵列，彩膜基板30包括基板和滤光膜阵列，薄膜晶体管阵列用于驱动液晶层20，以实现相关内容的显示；在显示单元包括有机发光二极管时，参考图5所示，为图3中的显示面板的另一种沿aa’向的剖视示意图，显示面板可以包括阵列基板40和阵列基板40上的有机发光二极管50，阵列基板40包括基板和薄膜晶体管阵列，薄膜晶体管阵列用于驱动有机发光二极管50，以实现相关内容的显示。
34.在利用htd技术形成的显示面板中，可以在阵列基板中设置多种不同的晶体管，从而发挥多种器件各自的优势，参考图6所示，为本技术实施例中一种显示面板中阵列基板的剖视示意图。具体的，显示面板中可以包括氧化物晶体管和硅晶体管，氧化物晶体管中的有源层的材料可以为氧化物，例如可以为igzo，硅晶体管中的有源层可以为硅，例如ltps。其中，基于ltps tft的显示面板具有高分辨率、反应速度块、高亮度、高开口率等有限，使其成为实现节能、精细化、大型化的热门选择，但是ltps tft的关态电流(即漏电流)较大，且高
迁移率的ltpd材料低温大面积制备较困难；igzo的载流子迁移率交大，可以打打提高tft对像素电极的充放电速率，提高像素的响应速度，实现更快的刷新率，同时更快的响应也大大提高了像素的行扫描速率，使高分辨率在tft-液晶显示器中成为可能，且igzo显示器具有更高的能效水平，且效率更高。
35.具体的，可以在显示区aa设置氧化物晶体管，记为第一薄膜晶体管，第一薄膜晶体管可以包括第一栅极161和第一有源层151，第一栅极161和第一有源层151之间具有第一栅介质层150，位于第一栅极161在第一有源层151的投影位置的部分第一有源层151作为第一沟道区，第一沟道区两侧为第一源漏区，第一源漏区可以包括位于第一沟道区一侧的第一源区和第一沟道区另一侧的第一漏区。其中第一有源层151的材料可以为igzo，第一栅介质层150的材料可以为氧化硅，第一栅极161的材料可以为铜或铝等。第一有源层151可以通过沉积工艺和刻蚀工艺得到。第一源漏区可以经过导电化处理，也可以额外设置有与第一有源层151连接的导体结构。对igzo的导电化处理可以为对igzo进行掺杂，例如硅igzo进行离子注入，或对igzo的导电化处理可以为利用uv光或近uv频段的光对igzo进行照射。
36.第一薄膜晶体管还可以包括第一辅助栅极142和第二辅助栅极133，第一辅助栅极142和第二辅助栅极133位于第一有源层151的同一侧，且第一栅极161位于第一有源层151的另一侧，第一辅助栅极142和第二辅助栅极133用于连接控制信号，从而对第一有源层151中的第一沟道区进行控制。第一辅助栅极142和第二辅助栅极133可以利用第一隔离层130隔离开，第一辅助栅极142和第一有源层151之间利用第二隔离层140隔离开。第一栅极161可以被覆盖层160覆盖。
37.具体的，可以在非显示区na设置硅晶体管，记为第二薄膜晶体管，第二薄膜晶体管可以包括第二栅极131和第二有源层121，第二栅极131和第二有源层121之间具有第二栅介质层120，位于第二栅极131在第一有源层151的投影位置的部分第二有源层121作为第二沟道区，第二沟道区两侧为第二源漏区，第二源漏区可以包括位于第二沟道区一侧的第二源区和第二沟道区另一侧的第二漏区。其中第二有源层121的材料可以为多晶硅，第二栅介质层120的材料可以为氧化硅，第二栅极131的材料可以为铜或铝等。第二有源层121可以通过沉积工艺和刻蚀工艺得到。第二源漏区可以经过导电化处理，也可以额外设置有与第二有源层121连接的导体结构。对硅的导电化处理可以为对硅进行掺杂，例如对硅层进行离子注入。
38.第二薄膜晶体管还以包括第三辅助栅极141，第四辅助栅极141和第二栅极131可以位于第二有源层121的同一侧，第二辅助栅极141用于连接控制信号，从而对第二有源层121中的第二沟道区进行控制。第二栅极131和第二辅助栅极133可以为与同一层，第三辅助栅极141和第一辅助栅极142可以位于同一层，这样第二栅极131和第二辅助栅极133可以利用第一隔离层130隔离开。
39.显示面板可以包括基板100，第一薄膜晶体管和第二薄膜晶体管可以设置于基板100的一侧，为了便于说明，可以将从基板100到第一薄膜晶体管的方向称为“上”，将从第一薄膜晶体管到基板100的方向称为“下”，但这样标记是为了方便起见，与重力的方向无关。
40.为了便于第一栅极161和第二栅极131的引出，第一栅极161可以设置在第一有源层151的上方，第一栅极161可以利用第一栅极接触结构引出，第二栅极131可以设置在第二有源层121的上方，第二栅极131可以利用第二栅极接触结构引出。基板100和第二有源层
121之间可以设置有缓冲层110，用于隔离基板100和第二有源层121，同时提高第二有源层121的膜层质量。
41.为了对第二薄膜晶体管进行静电屏蔽，可以在非显示区na设置第一屏蔽层152，参考图6所示，第一屏蔽层152可以位于第二栅极131远离第二有源层121的一侧，第一屏蔽层152和第二栅极131在垂直第二有源层121表面的方向的投影具有交叠区域，第一屏蔽层152可以连接固定电位，例如第一屏蔽层152可以接地。这样第一屏蔽层152可以阻挡静电从第二栅极131的上方进入第二栅极131以及第二栅极131的下方，实现对第二薄膜晶体管的静电屏蔽作用。在第二薄膜晶体管包括第三辅助栅极141时，第一屏蔽层152位于第三辅助栅极141背离第二有源层121的一侧。
42.第一屏蔽层152与第一有源层151可以同层设置，这样第一屏蔽层152和第一有源层151可以同步形成或先后形成，无需在其他层设计第一屏蔽层152的形成步骤以及膜层空位，简化制作工艺。在第一有源层151为igzo层时，第一屏蔽层152的材料也可以为igzo，作为第一屏蔽层152的igzo可以经过导电化处理，这样第一有源层151和第一屏蔽层152可以利用同一工艺同时形成，进一步简化工艺；当然，在第一有源层151为igzo层时，第一屏蔽层152的材料也可以为导电化处理的硅，或者可以是金属层，例如钼(mo)等。
43.第二薄膜晶体管还包括源漏极，第二薄膜晶体管的源漏极通过第一导体结构170与第二有源层121连接，具体的，第二薄膜晶体管的源漏极包括第一源极和第一漏极，第一源极用于和第二源区连接，为第二源区提供源极电位，第一漏极用于和第二漏区连接，为第二漏区提供漏极电位。第一屏蔽层152和第一导体结构170之间利用隔离层隔离开，隔离层可以为第一栅介质层150，第一栅介质层150填充第一屏蔽层152和第一导体结构170之前的缝隙，避免二者的电连接。
44.第二薄膜晶体管的第一导体结构170在垂直第二有源层121表面的方向上包括第一子结构171和第二子结构172，将与第二有源层121连接的部分作为第一子结构171，将与源漏极连接的部分作为第二子结构172，参考图7所示，为本技术实施例提供的另一种显示面板中的阵列基板的剖视示意图。第一子结构171通过对覆盖第二有源层121的第一部分介质层进行刻蚀得到第一通孔，并在第一通孔中填充导体材料得到，第二子结构172通过对覆盖第一部分介质层的第二部分介质层进行刻蚀得到第二通孔，并在第二通孔中填充导体材料得到，第一通孔和第二通孔正对设置，这样相比于对第二有源层121上的介质层进行一侧刻蚀而言，第一通孔和第二通孔具有较小的刻蚀深度，降低工艺难度，提高源漏极接触可靠性。
45.本技术实施例中，第一子结构171和第二子结构172之间设置有第一垫层173，第一垫层173的材料为igzo，且第一垫层173经过导电化处理，第一垫层173和第一屏蔽层152位于同一层，因此第一垫层173和第一有源层151位于同一层，因此可以利用同一工艺同时形成，简化工艺。此外，第一子结构171的材料也可以为igzo，且第一子结构171经过导电化处理，这样第一子结构171和第一垫层173可以利用同一工艺形成，进一步简化工艺。
46.本技术实施例中，非显示区na可以包括多个第二薄膜晶体管，多个第二薄膜晶体管具有多个第二栅极131，多个第二栅极131可以互相平行，则至少一个第二栅极131可以对应设置第一屏蔽层152。具体的，第一屏蔽层152可以包括延伸方向与多个第二栅极131的延伸方向一致的多个第一部分1521，以及连接多个第一部分1521的第二部分1522，参考图8所
示，为本技术实施例提供的另一种显示面板中的阵列基板的俯视示意图，其中第一部分1521在第二有源层121表面的投影与第二栅极131在第二有源层121的表面的投影具有交叠区域，这样可以利用多个第一部分1521为多个第二薄膜晶体管提供静电屏蔽作用，第二部分1522连接多个第一部分1521，便于使第一部分1521连接固定电位。
47.本技术实施例中，还可以在非显示区na设置第二屏蔽层101/111，第二屏蔽层101/111位于第二有源层121远离第二栅极131的一侧，第二屏蔽层101/111和第二栅极131在垂直第二有源层121表面的方向的投影具有交叠区域，第二屏蔽层101/111可以连接固定电位，例如第二屏蔽层101/111可以接地。这样第二屏蔽层101/111可以阻挡静电从第二有源层121的下方进入第二有源层121以及第二有源层121的上方，实现对第二薄膜晶体管的静电屏蔽作用。
48.第二屏蔽层可以为一层，也可以为多层，第二屏蔽层可以包括金属层和/或导电化处理的半导体层，金属层例如可以为钼层111，半导体层可以为多晶硅层101和/或igzo层。
49.本技术实施例中，多晶硅层101可以设置在基板100中，参考图9所示，为本技术实施例提供的又一种显示面板中的阵列基板的剖视示意图。具体的，基板100可以包括依次层叠的第一pi层、第一隔离层和第二pi层，第一pi层位于第二pi层的背离第一薄膜晶体管和第二薄膜晶体管的一侧，在第二屏蔽层为经过可导电化处理的多晶硅层101时，第二屏蔽层可以设置在非显示区na中的第一隔离层和第二pi层之间，即基板从下至上可以依次包括第一pi层、第一隔离层、第二屏蔽层和第二pi层。非显示区na的非晶硅层可以从非显示区na延伸到显示区aa，且非晶硅层位于显示区aa的未经导电化处理的部分作为基板100中的屏蔽杂质层。
50.本技术实施例中，钼层111可以设置在基板100和第二有源层121之间，参考图10所示，为本技术实施例提供的又一种显示面板中的阵列基板的剖视示意图。基板100和第二薄膜晶体管之间设置有缓冲层110，在第二屏蔽层为钼层111时，第二屏蔽层可以设置在缓冲层110中。缓冲层110可以从非显示区na延伸到显示区aa，从而设置在基板100和第一薄膜晶体管之间，非显示区na的钼层111可以从非显示区na延伸到显示区aa，钼层111位于显示区aa的部分作为第一薄膜晶体管和基板100之间的光阻挡层。
51.第二屏蔽层包括经过可导电化处理的多晶硅层101和钼层111时，参考图11所示，为本技术实施例提供的又一种显示面板中的阵列基板的剖视示意图，多晶硅层101可以设置在非显示区na中的基板100中，钼层111可以设置在缓冲层110中。
52.本技术实施例中，非显示区na中还可以设置有第三屏蔽层153，参考图12所示，为本技术实施例提供的又一种显示面板中的阵列基板的剖视示意图，第三屏蔽层153可以位于非显示区na中远离显示区aa的一侧，第三屏蔽层153可以垂直第二有源层121设置，第三屏蔽层153连接固定电位，例如第三屏蔽层153可以接地。这样第三屏蔽层153可以阻挡静电从非显示区na的外围进入非显示区na的内部进而进入显示区aa，实现对第二薄膜晶体管的静电屏蔽作用。第三屏蔽层153可以连接第一屏蔽层152和第二屏蔽层101/111。在未设置有第三屏蔽层153时，第一屏蔽层152和第二屏蔽层101/111也可以通过过孔连接。
53.综上所述，可以在第二栅极131上方设置第一屏蔽层152，在第二有源层121下方设置第二屏蔽层101/111，在第二薄膜晶体管背离显示区aa的一侧设置第三屏蔽层153，从而为第二薄膜晶体管提供静电屏蔽作用，提高非显示区na的抗静电能力，提高显示面板的整
体抗静电能力。
54.此外，本技术实施例中，还可以在显示区aa设置屏蔽层，屏蔽层可以设置在显示区aa的靠近非显示区na的一侧，从而阻止非显示区na的静电移动到显示区aa中，提高显示区aa的抗静电能力。
55.本技术实施例中，在显示区aa的靠近非显示区na的一侧可以设置第三薄膜晶体管，参考图13所示，为本技术实施例提供的又一种显示面板中的阵列基板的剖视示意图，第三薄膜晶体管可以为硅晶体管，第三薄膜晶体管可以包括第三栅极132和第三有源层122，第三栅极132和第三有源层122之间具有第三栅介质层，位于第三栅极132在第三有源层122的投影位置的部分第三有源层122作为第三沟道区，第三沟道区两侧为第三源漏区，第三源漏区可以包括位于第三沟道区一侧的第三源区和第三沟道区另一侧的第三漏区。第三有源层122的材料可以为多晶硅，第三栅介质层的材料可以为氧化硅，第三栅极132的材料可以为铜或铝等。第三有源层122可以通过沉积工艺和刻蚀工艺得到。第三源漏区可以经过导电化处理，也可以额外设置有与第三有源层122连接的导体结构。
56.第三栅极132可以位于第三有源层122的上方，第三栅极132可以利用第三栅极接触结构引出。第三栅极132和第二栅极131可以同层设置，二者可以具有相同的材料，第二有源层121和第三有源层122可以同层设置，二者可以具有相同的材料，即第二有源层121和第三有源层122的材料可以均为多晶硅，这样第二薄膜晶体管和第三薄膜晶体管可以利用同样的工艺形成，并且可以同时形成，简化工艺。
57.在显示区aa的靠近非显示区na的一侧还可以设置第四屏蔽层154，第四屏蔽层154可以位于第三栅极132远离第三有源层122的一侧，第四屏蔽层154和第三栅极132在垂直第三有源层122表面的方向的投影具有交叠区域，第四屏蔽层154可以连接固定电位，例如第四屏蔽层154可以接地。这样第四屏蔽层154可以阻挡静电从第三栅极132的上方进入第三栅极132以及第三栅极132的下方，实现对第三薄膜晶体管的静电屏蔽作用。
58.第四屏蔽层154与第一有源层151可以同层设置，这样第四屏蔽层154和第一有源层151可以同步形成或先后形成，无需在其他层设计第四屏蔽层154的形成步骤以及膜层空位，简化制作工艺。第四屏蔽层154和第一有源层151的材料可以相同，在第一有源层151为igzo层时，第四屏蔽层154的材料也可以为igzo，作为第四屏蔽层154的igzo可以经过导电化处理，这样第一有源层151和第一屏蔽层152可以利用同一工艺同时形成，进一步简化工艺；当然，在第一有源层151为igzo层时，第四屏蔽层154的材料也可以为导电化处理的硅，或者可以为金属层，例如钼层等。
59.与第二薄膜晶体管类似，第三薄膜晶体管可以包括源漏极，第三薄膜晶体管的源漏极通过第二导体结构190与第三有源层122连接，具体的，第三薄膜晶体管的源漏极包括第二源极和第二漏极，第二源极用于和第三源区连接，为第三源区提供电位，第二漏极用于和第三漏区连接，为第二漏区提供漏极电位。第四屏蔽层154和第二导体结构190之间利用隔离层隔离开，隔离层可以为第一栅介质层150，第一栅介质层150填充第四屏蔽层154和第二导体结构190之前的缝隙，避免二者的电连接。
60.第三薄膜晶体管中的第二导体结构190在处置第三有源层122表面的方向上包括第三子结构191和第四子结构192，参考图14所示，为本技术实施例提供的又一种显示面板中的阵列基板的剖视示意图，将与第三有源层122连接的部分作为第三子结构191，将与源
漏极连接的部分作为第四子结构192，利于降低刻蚀深度。
61.第三子结构191和第四子结构192之间可以设置有第二垫层193，第二垫层193的材料可以为igzo，且第二垫层193经过导电化处理，第二垫层193和第四屏蔽层154位于同一层，因此第二垫层193和第一有源层151位于同一层，因此可以利用同一工艺形成，简化工艺。此外，第三子结构191的材料也可以为igzo，且第三子结构191经过导电化处理，这样第三子结构191和第二垫层193可以利用同一工艺形成，进一步简化工艺。当然，第三薄膜晶体管中的第二垫层193和第二薄膜晶体管中的第一垫层173可以同时形成。
62.本技术实施例中，显示区aa可以包括多个第三薄膜晶体管，多个第三薄膜晶体管具有多个第三栅极132，多个第三栅极132可以互相平行设置，则至少一个第三栅极132可以对应设置第四屏蔽层154。具体的，第四屏蔽层154可以包括延伸方向与多个第三栅极132的延伸方向一致的多个第三部分1541，以及连接多个第三部分1541的第四部分1542，参考图15所示，为本技术实施例提供的又一种显示面板中的阵列基板的俯视示意图，其中第三部分1541在第三有源层122的表面的投影与第三栅极132在第三有源层122的表面的投影具有交叠区域，这样可以利用多个第三部分1541为多个第三薄膜晶体管提供静电屏蔽作用，第四部分1542连接多个第三部分1541，便于使第三部分1541连接固定电位。
63.本技术实施例中，第三薄膜晶体管包括开关型晶体管和驱动型晶体管，参考图16所示，为本技术实施例提供的又一种显示面板中的阵列基板的俯视示意图，其中开关型晶体管中的第三栅极132-1的面积小于驱动型晶体管中的第三栅极132-2的面积，为了实现良好的屏蔽效果同时不影响器件中其他部件的设置，可以设置开关型晶体管中的第三栅极132-1背离第三有源层122的一侧的第三部分1541-1的面积，小于驱动型晶体管中的第三栅极132-2背离第三有源层122的一侧的第三部分1541-2的面积。
64.本技术实施例中，还可以在显示区aa的靠近非显示区na的一侧设置第五屏蔽层101/102，第五屏蔽层101/102位于第三有源层122的远离第三栅极132的一侧，第五屏蔽层101/102和第三栅极132在垂直第三有源层122的表面的方向的投影具有交叠区域，第五屏蔽层101/102连接固定电位，例如第五屏蔽层101/102可以接地。这样第五屏蔽层101/102可以阻挡静电从第三有源层122的下方进入第三有源层122以及第三有源层122的上方，实现对第三薄膜晶体管的静电屏蔽作用。
65.第五屏蔽层可以为一层，也可以为多层，第五屏蔽层可以包括金属层和/或导电化处理的半导体层，金属层例如可以为钼层112，半导体层可以为多晶硅层102和/或igzo层。第五屏蔽层可以和第二屏蔽层设置在同一层，例如在第五屏蔽层为导电化处理的多晶硅层102时，可以设置在基板100中，参考图17所示，为本技术实施例提供的又一种显示面板中的阵列基板的剖视示意图；在第五屏蔽层为钼层112时，可以设置在缓冲层110中，参考图18所示，为本技术实施例提供的又一种显示面板中的阵列基板的剖视示意图；在第五屏蔽层包括导电化处理的多晶硅层102和钼层112时，多晶硅层102可以设置在基板100中，钼层112可以设置在缓冲层110中，参考图19所示，为本技术实施例提供的又一种显示面板中的阵列基板的剖视示意图。当然，第五屏蔽层和第二屏蔽层也可以设置在不同层。
66.本技术实施例中，在显示区aa中靠近非显示区na的一侧还可以设置第六屏蔽层155，参考图20所示，为本技术实施例提供的又一种显示面板中的阵列基板的剖视示意图，第六屏蔽层155可以垂直第三有源层122设置，第六屏蔽层155连接固定电位，例如第六屏蔽
层155可以接地。这样，第六屏蔽层155可以阻止静电从非显示区na进入显示区aa，实现对第三薄膜晶体管的静电屏蔽作用。第六屏蔽层155可以连接第四屏蔽层154和第五屏蔽层101/102。在未设置第六屏蔽层155时，第四屏蔽层154和第五屏蔽层101/102也可以通过过孔连接。
67.综上所述，可以在第三栅极132上方设置第三屏蔽层154，在第三有源层122下方设置第二屏蔽层102/112，在第三薄膜晶体管朝向非显示区na的一侧设置第六屏蔽层155，从而为第三薄膜晶体管提供静电屏蔽作用，提高显示区aa的抗静电能力，提高显示面板的整体抗静电能力。
68.本技术实施例提供了一种显示面板，显示面板具有显示区和非显示区，显示面板包括位于显示区的第一薄膜晶体管，以及位于非显示区的第二薄膜晶体管和第一屏蔽层，第一薄膜晶体管为氧化物晶体管，第一薄膜晶体管包括第一栅极和第一有源层，第二薄膜晶体管为硅晶体管，第二薄膜晶体管包括第二栅极和第二有源层，第一屏蔽层位于第二栅极远离第二有源层一侧，第一屏蔽层和第二栅极在垂直第二有源层表面的方向的投影具有交叠区域，第一屏蔽层与第一有源层同层设置，第一屏蔽层连接固定电位，也就是说，本技术实施例中，可以为非显示区的硅晶体管提供第一屏蔽层，利用第一屏蔽层可以起到静电屏蔽作用，提高非显示区的抗静电能力，提高显示面板的显示效果。此外，第一屏蔽层和第一有源层可以同层设置，无需在其他层设计第一屏蔽层的形成步骤以及膜层空位，这样便于节省制作工艺的步骤，简化工艺降低成本。
69.基于以上实施例提供的一种显示面板，如图21所示，本技术实施例还提供了一种显示装置，该显示装置包括所述的显示面板，该显示面板具有显示区aa和非显示区na，非显示区包围显示区设置，使显示装置的抗静电能力得到提高，相应的显示效果也得到提高。
70.当介绍本技术的各种实施例的元件时，冠词“一”、“一个”、“这个”和“所述”都意图表示有一个或多个元件。词语“包括”、“包含”和“具有”都是包括性的并意味着除了列出的元件之外，还可以有其它元件。
71.本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。
72.以上所述仅是本技术的优选实施方式，虽然本技术已以较佳实施例披露如上，然而并非用以限定本技术。任何熟悉本领域的技术人员，在不脱离本技术技术方案范围情况下，都可利用上述揭示的方法和技术内容对本技术技术方案做出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本技术技术方案的内容，依据本技术的技术实质对以上实施例所做的任何的简单修改、等同变化及修饰，均仍属于本技术技术方案保护的范围内。