显示装置的制作方法

1.本公开的实施方式涉及一种显示装置。


背景技术：

2.信息社会的增长导致对显示图像的显示装置和各种类型的显示装置(例如液晶显示装置、有机发光显示装置等)的使用的需求增加。
3.由于显示装置的有机发光显示器件使用自身发光的有机发光二极管来显示图像，因此其提供响应速度快、对比度好和可以高颜色表现的优点。
4.有机发光显示装置可以包括设置在每个子像素中的有机发光二极管和向有机发光二极管提供驱动电流的驱动晶体管。
5.为了增强设置在子像素中的有机发光二极管的驱动性能，需要增加设置在子像素中的驱动晶体管的尺寸。但是，由于设置在子像素中的各种线和电路元件，增加驱动晶体管的尺寸存在许多困难。


技术实现要素：

6.本公开的实施方式提供了能够改善子像素的孔径比同时增加用于驱动设置在子像素中的发光元件的驱动晶体管的尺寸的方法。
7.本公开的实施方式提供了能够增加存储电容器的容量同时有效地布置设置在子像素中的存储电容器占据的区域的方法。
8.在一个方面中，本公开的实施方式可以提供一种显示装置，该显示装置包括其中设置有多个子像素的显示面板，并且多个子像素中的每一个包括发光元件、电连接到发光元件的驱动晶体管、电连接到驱动晶体管的存储电容器以及电连接到存储电容器的第一有源图案。
9.存储电容器可以包括第一电容器电极、位于第一电容器电极上方的第二电容器电极以及位于第二电容器电极上方的第三电容器电极，并且第三电容器电极的至少一部分位于与第一电容器电极交叠的区域上。
10.第一有源图案可以设置在与设置第二电容器电极的层相同的层上，并且可以通过位于与第一电容器电极交叠的区域中的第一接触孔电连接到第三电容器电极。
11.第一有源图案可以包括半导体层和设置在半导体层上的至少一部分区域上的导电层，并且可以在第一接触孔中去除导电层的至少一部分。
12.第三电容器电极可以与第一接触孔中的第一有源图案中包括的导电层的侧表面和半导体层的顶表面接触。
13.在另一方面，本公开的实施方式可以提供一种显示装置，该显示装置包括其中设置有多个子像素的显示面板，并且所述多个子像素中的每一个包括发光元件、电连接到所述发光元件的驱动晶体管以及电连接到所述驱动晶体管的存储电容器，所述存储电容器包括第一电容器电极、位于所述第一电容器电极上方并且位于与所述第一电容器电极交叠的
区域的一部分区域上的第二电容器电极以及第三电容器电极，所述第三电容器电极位于所述第二电容器电极之上，并且所述第三电容器电极的一部分位于与所述第二电容器电极交叠的区域上，并且所述第三电容器电极的其余部分位于除了与所述第二电容器电极交叠的区域之外的区域中的与所述第一电容器电极交叠的区域中。
14.在另一方面中，本公开的实施方式可提供一种显示装置，其包含：基板；第一电容器电极，其位于所述基板上方；第二电容器电极，其位于所述第一电容器电极上方且设置在与所述第一电容器电极交叠的区域的一部分区域上且电连接到所述第一电容器电极；及第三电容器电极，其位于所述第二电容器电极上方且所述第三电容器电极的至少一部分设置在除了与所述第二电容器电极交叠的区域之外的区域中的与所述第二电容器电极交叠的区域上。
15.根据本公开的各种实施方式，由于使接触孔不设置在与设置在子像素上的驱动晶体管相邻的区域上，所以可以增大驱动晶体管的尺寸，并且可以提高子像素的孔径比。
16.根据本公开的各种实施方式，通过使用与位于子像素的电路区域上的接触孔交叠的区域作为存储电容器的区域，可以提高存储电容器的容量，同时有效地增加存储电容器的面积。
附图说明
17.从以下结合附图的详细描述中将更清楚地理解本公开的上述和其他目的、特征和优点，在附图中：
18.图1是示意性地示出根据本公开的实施方式的显示装置的配置的图。
19.图2是示出根据本公开的实施方式的包括在显示装置中的子像素的电路结构的示例的图。
20.图3是示出根据本公开的实施方式的包括在显示装置中的子像素的发光区域和电路区域的布置结构的示例的图。
21.图4是示出根据本公开的实施方式的包括在显示装置中的子像素的电路区域的特定平面结构的示例的图。
22.图5是示出根据本公开的实施方式的位于包括在显示装置中的子像素的电路区域上的存储电容器的结构的示例的图。
23.图6是示出根据本公开的实施方式的包括在显示装置中的子像素的电路区域上的部分a-a'的横截面结构的示例的图。
24.图7是示出根据本公开的实施方式的包括在显示装置中的子像素的电路区域上的部分b-b'的横截面结构的示例的图。
25.图8是示出根据本公开的实施方式的包括在显示装置中的子像素的电路区域上的部分c-c'的横截面结构的示例的图。
26.图9是示出根据本公开的实施方式的包括在显示设备中的子像素的电路区域上的部分d-d'的横截面结构的示例的图。
具体实施方式
27.在本公开的示例或实施方式的以下描述中，将参考附图，在附图中，通过图示的方
式示出了可以实现的特定示例或实施方式，并且其中，即使当在彼此不同的附图中示出时，相同的附图标记和符号也可以用来指示相同或相似的组件。此外，在本公开的示例或实施方式的以下描述中，当确定对并入本文的公知功能和组件的详细描述可能使本公开的一些实施方式中的主题相当不清楚时，将省略该描述。本文所用的术语例如“包括”、“具有”、“含有”、“构成”、“由
…
组成”和“由
…
形成”通常旨在允许添加其它组件，除非所述术语与术语“仅”一起使用。如本文所用，单数形式旨在包括复数形式，除非上下文另外明确指出。
28.本文中可使用诸如“第一”、“第二”、“a”、“b”、“(a)”或“(b)”等术语来描述本公开的元件。这些术语中的每一个不用于定义元件的本质、顺序、序列或数量等，而仅仅用于将相应的元件与其它元件区分开。
29.当提到第一元件“连接或联接到”、“接触或交叠”等第二元件时，应解释为不仅第一元件可“直接连接或联接到”或“直接接触或交叠”第二元件，而且第三元件也可“插入”在第一与第二元件之间，或第一与第二元件可经由第四元件彼此“连接或联接”、“接触或交叠”等。这里，第二元件可以包括在彼此“连接或联接”、“接触或交叠”等的两个或更多个元件中的至少一个中。
30.当诸如“在
…
之后”、“继
…
之后”、
“…
然后”、“在
…
之前”等的时间相关术语用于描述元件或配置的处理或操作，或操作、处理、制造方法中的流程或步骤时，这些术语可用于描述非连续或非顺序的处理或操作，除非一起使用术语“直接”或“立即”。
31.此外，当提及任何尺寸、相对大小等时，应考虑元件或特征的数值或相应的信息(例如，水平，范围等)包括可能由各种因素(例如，工艺因素，内部或外部冲击，噪声等)引起的公差或误差范围，即使在未指定相关描述时。此外，术语“可以”完全涵盖术语“能够”的所有含义。
32.图1是示意性地示出根据本公开的实施方式的显示装置100中所包括的配置的图。根据本公开的所有实施方式的显示装置100的所有组件可操作地联接和配置。
33.参照图1，显示装置100可包括显示面板110、栅极驱动电路120、数据驱动电路130和用于驱动显示面板110的控制器140。
34.显示面板110可以包括设置有多个子像素sp的显示区域aa以及位于显示区域aa外部的非显示区域。
35.多个栅极线gl和多个数据线dl可以布置在显示面板110上。多个子像素sp可以位于栅极线gl和数据线dl彼此相交的区域中。
36.栅极驱动电路120由控制器140控制，并向设置在显示面板110上的多个栅极线gl顺序地输出扫描信号，从而控制多个子像素sp的驱动定时。
37.栅极驱动电路120可以包括一个或更多个栅极驱动器集成电路gdic，并且可以根据驱动方法仅位于显示面板110的一侧，或者可以位于其两侧。
38.每个栅极驱动器集成电路gdic可以通过带式自动键合tab方法或玻璃上芯片cog方法连接到显示面板110的键合焊盘。可替换地，每个栅极驱动器集成电路gdic可以通过面板内栅极gip方法来实现，以便之后直接布置在显示面板110上。可替换地，在一些情况下，每个栅极驱动器集成电路gdic可以集成并布置在显示面板110上。可替换地，每个栅极驱动器集成电路gdic可以通过膜上芯片cof方法来实现，其中元件被安装在连接到显示面板110的薄膜上。
39.数据驱动电路130从控制器140接收图像数据，并将该图像数据转换为模拟数据电压vdata。数据驱动电路130根据通过栅极线gl施加扫描信号的定时向每个数据线dl输出数据电压vdata，使得多个子像素sp中的每一个发射具有根据图像数据的亮度的光。
40.数据驱动电路130可以包括一个或更多个源驱动器集成电路sdic。
41.每个源驱动器集成电路sdic可以包括移位寄存器、锁存电路、数模转换器、输出缓冲器等。
42.每个源驱动器集成电路sdic可以通过带式自动键合tab方法或玻璃上芯片cog方法连接到显示面板110的键合焊盘。或者，每个源驱动器集成电路可以直接设置在显示面板110上。或者，在某些情况下，每个源驱动器集成电路sdic可以集成并布置在显示面板110上。可替换地，每个源驱动器集成电路sdic可以通过膜上芯片cof方法来实现。在这种情况下，每个源驱动器集成电路sdic可以安装在连接到显示面板110的膜上，并且可以通过膜上的导线电连接到显示面板110。
43.控制器140向栅极驱动电路120和数据驱动电路130提供各种控制信号，并控制栅极驱动电路120和数据驱动电路130的操作。
44.控制器140可以安装在印刷电路板、柔性印刷电路等上，并且可以通过印刷电路板、柔性印刷电路等电连接到栅极驱动电路120和数据驱动电路130。
45.控制器140可以允许栅极驱动电路120根据在每个帧中实现的定时来输出扫描信号。控制器140可以转换从外部接收的数据信号以符合在数据驱动电路130中使用的数据信号格式，然后将转换后的图像数据输出到数据驱动电路130。
46.控制器140从外部(例如，主机系统)接收各种定时信号，包括垂直同步信号vsync、水平同步信号hsync、输入数据使能de信号、时钟信号clk等以及图像数据。
47.控制器140可以使用从外部接收的各种定时信号产生各种控制信号，并且可以将控制信号输出到栅极驱动电路120和数据驱动电路130。
48.例如，为了控制栅极驱动电路120，控制器140可以输出各种栅极控制信号gcs，包括栅极启动脉冲gsp、栅极移位时钟gsc、栅极输出使能信号goe等。
49.栅极启动脉冲gsp控制构成栅极驱动电路120的一个或更多个栅极驱动器集成电路gdic的操作启动定时。作为通常输入到一个或更多个栅极驱动器集成电路gdic的时钟信号的栅极移位时钟gsc控制扫描信号的移位定时。栅极输出使能信号goe指定一个或更多个栅极驱动器集成电路gdic上的定时信息。
50.此外，为了控制数据驱动电路130，控制器140可以输出各种数据控制信号dcs，包括源启动脉冲ssp、源采样时钟ssc、源输出使能信号soe等。
51.源启动脉冲ssp控制构成数据驱动电路130的一个或更多个源驱动器集成电路sdic的数据采样启动定时。源采样时钟ssc是用于控制各个源驱动器集成电路sdic中的采样数据的定时的时钟信号。源输出使能信号soe控制数据驱动电路130的输出定时。
52.显示装置100还可以包括电源管理集成电路，用于向显示面板110、栅极驱动电路120、数据驱动电路130等提供各种电压或电流，或者控制提供给其的各种电压或电流。
53.多个子像素sp中的每一个可以是由栅极线gl和数据线dl的交叉处限定的区域，并且包括发光元件的至少一个电路元件可以设置在子像素sp上。
54.例如，在显示装置100是有机发光显示装置的情况下，有机发光二极管oled和多个
电路元件可以设置在多个子像素sp中的每一个中。当显示装置100驱动多个电路元件以控制提供给设置在子像素sp上的有机发光二极管oled的电流时，可以控制每个子像素sp表示对应于图像数据的亮度。
55.图2是示出根据本公开的实施方式的包括在显示装置100中的子像素sp的电路结构的示例的图。
56.图2示出了在显示装置100是有机发光显示装置的情况下的子像素sp的电路结构的示例，但是本公开的实施方式可以应用于不同类型的显示装置。
57.参照图2，发光元件ed和用于驱动发光元件ed的驱动晶体管drt可以设置在子像素sp上。此外，除了发光元件ed和驱动晶体管drt之外的至少一个电路元件可以进一步设置在子像素sp上。
58.例如，如图2所示的示例，开关晶体管swt、感测晶体管sent和存储电容器cstg可以进一步设置在子像素sp上。
59.因此，图2所示的示例示出了其中除了发光元件ed之外在子像素sp上设置三个薄膜晶体管和一个电容器的3t1c结构作为示例，但是本公开的实施方式不限于此。此外，图2所示的示例示出了所有薄膜晶体管都是n型的情况作为示例，但是在一些情况下，设置在子像素sp上的薄膜晶体管可以是p型。
60.开关晶体管swt可以电连接在数据线dl和第一节点n1之间。
61.数据电压vdata可以通过数据线dl提供给子像素sp。第一节点n1可以是驱动晶体管drt的栅极节点。
62.开关晶体管swt可以由提供给栅极线gl的扫描信号控制。开关晶体管swt可以控制通过数据线dl提供的数据电压vdata被施加到驱动晶体管drt的栅极节点。
63.驱动晶体管drt可以电连接在驱动电压线dvl和发光元件ed之间。
64.第一驱动电压evdd可以通过驱动电压线dvl提供给第三节点n3。例如，第一驱动电压evdd可以是高电位电压。第三节点n3可以是驱动晶体管drt的漏极节点或源极节点。
65.驱动晶体管drt可以由施加到第一节点n1的电压控制。并且驱动晶体管drt可以控制提供给发光元件ed的驱动电流。
66.感测晶体管sent可以电连接在参考电压线rvl和第二节点n2之间。
67.参考电压vref可以通过参考电压线rvl提供给第二节点n2。第二节点n2可以是驱动晶体管drt的源极节点或漏极节点。
68.感测晶体管sent可以由提供给栅极线gl的扫描信号控制。控制感测晶体管sent的栅极线gl可以与控制开关晶体管swt的栅极线gl相同或不同。
69.感测晶体管sent可以控制将参考电压vref施加到第二节点n2。此外，在一些情况下，感测晶体管sent可以控制以通过参考电压线rvl感测第二节点n2的电压。
70.存储电容器cstg可以电连接在第一节点n1和第二节点n2之间。存储电容器cstg可以在一帧期间保持施加到第一节点n1的数据电压vdata。
71.发光元件ed可以电连接在第二节点n2和提供有第二驱动电压evss的线之间。第二驱动电压evss例如可以是低电位电压。
72.当导通电平的扫描信号施加到栅极线gl时，开关晶体管swt和感测晶体管sent可以导通。数据电压vdata可以施加到第一节点n1，参考电压vref可以施加到第二节点n2。
73.由驱动晶体管drt提供的驱动电流可以根据第一节点n1的电压和第二节点n2的电压之间的差来确定。
74.发光元件ed可以表示根据通过驱动晶体管drt提供的驱动电流的亮度。
75.为了增强子像素sp表示的亮度，增加从发光元件ed发射的光在子像素sp中输出到外部的发光区域的面积可能是非常重要的。在从发光元件ed发出的光被输出到基板的底面的底部发光结构的显示装置100的情况下，由于发光区域可以设置在除了设置有电路元件的电路区域之外的区域上，因此需要高效地设置电路区域以增大发光区域。
76.图3是示出根据本公开的实施方式的包括在显示装置100中的子像素sp的发光区域和电路区域的布置结构的示例的图。
77.参照图3，其示出了设置位置相邻的四个子像素sp的结构的示例。例如，四个子像素sp中的每一个可以表示不同的颜色，并且四个子像素sp可以构成一个像素。
78.向四个子像素sp中的每一个提供数据电压vdata的数据线dl可以电连接到四个子像素sp中的每一个。
79.通过驱动电压线dvl提供的第一驱动电压evdd可以被提供给设置在与驱动电压线dvl交叉的方向上的两个或更多个子像素sp。例如，第一驱动电压evdd可以通过电连接到驱动电压线dvl的驱动电压线连接图案dvl_cp提供给子像素sp。
80.通过参考电压线rvl提供的参考电压vref可以被提供给设置在与参考电压线rvl交叉的方向上的两个或更多个子像素sp。例如，参考电压vref可以通过电连接到参考电压线rvl的参考电压线连接图案rvl_cp提供给子像素sp。
81.控制四个子像素sp的驱动定时的栅极线gl可以设置成与数据线dl交叉。栅极线gl可以电连接到设置在四个子像素sp的每一个上的开关晶体管swt和感测晶体管sent。
82.设置有诸如薄膜晶体管这样的电路元件的电路区域可以位于除了在四个子像素sp上将从发光元件ed发射的光输出到外部的发光区域之外的区域上。
83.开关晶体管swt和感测晶体管sent可以设置在子像素sp上的电路区域上。此外，驱动晶体管drt和存储电容器cstg可以设置在子像素sp的电路区域上。
84.根据设置在子像素sp的电路区域上的驱动晶体管drt和存储电容器cstg的性能，可以提高子像素sp表示的发光效率。
85.根据本公开的实施方式的显示装置100提供了能够通过将驱动晶体管drt和存储电容器cstg有效设置在子像素sp的电路区域上的结构来地改善子像素sp的孔径比并提高设置在子像素sp上的发光元件ed的发光效率的方法。
86.图4是示出根据本公开的实施方式的包括在显示装置100中的子像素sp的电路区域的特定平面结构的示例的示图。
87.参照图4，设置在子像素sp上的电路元件和线可以通过使用两个或更多个金属层来设置。例如，设置在子像素sp上的电路元件和线可以通过使用第一金属层m1、有源层act、第二金属层m2和第三金属层m3来设置。
88.例如，第一金属层m1可以是设置在基板上的金属层中与基板最相邻的金属层。或者，第一金属层m1可以是比有源层act、第二金属层m2和第三金属层m3更靠近基板的金属层。
89.例如，可以通过使用第一金属层m1来设置驱动电压线dvl、数据线dl和参考电压线
rvl。此外，可以通过使用第一金属层m1来设置存储电容器cstg。
90.此外，在一些情况下，可以通过使用第一金属层m1来设置修复图案rp。
91.例如，当发生栅极线gl的断开缺陷时，可以在使用驱动电压线连接图案dvl_cp的栅极线gl的修复工艺中使用修复图案rp。
92.当发生栅极线gl的断开缺陷时，包括栅极线gl断开的点的像素可以变暗。驱动电压线dvl可以被切割，并且驱动电压线dvl和栅极线gl可以被焊接。通过焊接修复图案rp和驱动电压线连接图案dvl_cp，提供给栅极线gl的扫描信号可以通过切割的驱动电压线dvl、驱动电压线连接图案dvl_cp和修复图案rp传输。
93.有源层act可以位于第一金属层m1上方。
94.例如，可以通过使用有源层act来设置开关晶体管swt、感测晶体管sent和驱动晶体管drt的沟道区。此外，可以通过使用有源层act来设置薄膜晶体管的源电极和漏电极。
95.此外，可以通过使用有源层act来设置电连接到薄膜晶体管的线或有源图案ap。
96.例如，可以通过使用有源层act来设置电连接在参考电压线rvl和感测晶体管sent之间的参考电压线连接图案rvl_cp。
97.由于通过使用有源层act来设置参考电压线连接图案rvl_cp，所以可以直接连接参考电压线连接图案rvl_cp和感测晶体管sent。可以不需要用于参考电压线连接图案rvl_cp和感测晶体管sent之间的电连接的接触孔。因此，可以减少设置在子像素sp上的接触孔的数量。
98.对于另一示例，通过使用有源层act，可以设置电连接在开关晶体管swt和存储电容器cstg之间的第一有源图案ap1。在一些情况下，可以认为第一有源图案ap1包括构成开关晶体管swt的有源层act的至少一部分。
99.对于另一示例，可以通过使用有源层act来设置电连接在感测晶体管sent和存储电容器cstg之间的第二有源图案ap2。在一些情况下，可以认为第二有源图案ap2包括构成感测晶体管sent的有源层act的一部分。
100.此外，可以通过使用有源层act来设置存储电容器cstg。如上所述，通过使用有源层act，可以设置参考电压线连接图案rvl_cp、第一有源图案ap1、第二有源图案ap2和存储电容器cstg。参考电压线连接图案rvl_cp、第二有源图案ap2和存储电容器cstg可以集成设置。参考电压线连接图案rvl_cp、感测晶体管sent和驱动晶体管drt可以是通过使用有源层act连接的结构。因此，在减小用于电压线和薄膜晶体管之间的电连接的接触孔的同时，可以构造子像素sp的电路结构。
101.例如，有源层act可以由半导体材料制成。在这种情况下，可以通过导电工艺来设置使用有源层act的线等。
102.例如，有源层act可以是金属材料层叠在半导体材料上的结构。并且包括在有源层act中的半导体材料和金属材料可以彼此直接接触。在这种情况下，有源层act的金属材料可以在沟道区上去除，并且可以设置在构成线等的部分上。
103.第二金属层m2可以位于有源层act上方。
104.例如，可以通过使用第二金属层m2来设置栅极线gl。此外，可以通过使用第二金属层m2来设置驱动电压线连接图案dvl_cp。
105.此外，可以通过使用第二金属层m2来设置驱动晶体管drt的栅电极。可以通过使用
第二金属层m2来设置存储电容器cstg。
106.此外，在一些情况下，通过使用第二金属层m2，可以设置电连接第一金属层m1和有源层act的电极连接图案ce_cp。
107.第三金属层m3可以位于第二金属层m2上方。
108.例如，可以通过使用第三金属层m3来设置像素电极pxl。像素电极pxl可以是设置在子像素sp上的发光元件ed的阳极电极。
109.用于将设置在不同层上的金属层彼此电连接的各种类型的接触孔可以设置在子像素sp上。
110.例如，通过穿透位于第一金属层m1和第二金属层m2之间的至少一个绝缘层而设置的多个接触孔cha可以位于子像素sp上。
111.此外，通过穿透位于有源层act和第二金属层m2之间的至少一个绝缘层而设置的多个接触孔chb可以位于子像素sp上。
112.此外，通过穿透位于第二金属层m2和第三金属层m3之间的至少一个绝缘层而设置的多个接触孔chc可以位于子像素sp上。
113.根据本公开的实施方式的显示装置100可以使设置在子像素sp上的线和接触孔的数量最小化，以提高子像素sp的孔径比。
114.例如，由于开关晶体管swt和感测晶体管sent由一条栅极线gl驱动，所以可以减少设置在子像素sp上的栅极线gl的数量。
115.此外，由于只设置用于连接开关晶体管swt和感测晶体管sent的第一接触孔ch1以及用于连接感测晶体管sent和存储电容器cstg的第二接触孔ch2，所以可以减少设置在子像素sp上的接触孔的数量。
116.此外，因为用于与像素电极pxl的电连接的第三接触孔ch3位于与第二接触孔ch2交叠的区域上，所以可以减小设置接触孔的整个区域。
117.此外，设置在子像素sp上的存储电容器cstg可以通过使用三层或更多层来设置。因此，可以有效地设置存储电容器cstg在子像素sp上占据的区域，并且可以增加存储电容器cstg的容量。
118.图5是示出根据本公开的实施方式的位于包括在显示装置100中的子像素sp的电路区域上的存储电容器cstg的结构的示例的图。
119.参照图5，设置在子像素sp上的存储电容器cstg可以包括第一电容器电极ce1、第二电容器电极ce2和第三电容器电极ce3。
120.可以通过使用第一金属层m1来设置第一电容器电极ce1。
121.第一电容器电极ce1的一部分可以与驱动晶体管drt交叠。第一电容器电极ce1的一部分可以与第一有源图案ap1交叠。
122.可以通过使用有源层act来设置第二电容器电极ce2。
123.第二电容器电极ce2可以位于第一电容器电极ce1上方。第二电容器电极ce2可以位于与第一电容器电极ce1交叠的区域的一部分区域上。
124.第二电容器电极ce2可以电连接到驱动晶体管drt。第二电容器电极ce2可以与构成驱动晶体管drt的有源层act集成。
125.第二电容器电极ce2可以电连接到第二有源图案ap2。第二电容器电极ce2可以与
第二有源图案ap2集成。
126.第二电容器电极ce2可以通过电极连接图案ce_cp电连接到第一电容器电极ce1。可以通过使用第二金属层m2来设置电极连接图案ce_cp。
127.可以通过使用第二金属层m2来设置第三电容器电极ce3。
128.第三电容器电极ce3可以位于第二电容器电极ce2上方。
129.第三电容器电极ce3可以位于与第一电容器电极ce1交叠的区域的至少一部分区域上。第三电容器电极ce3可以位于与第二电容器电极ce2交叠的区域的至少一部分区域上。
130.第三电容器电极ce3的一部分可以在除了与第二电容器电极ce2交叠的区域之外的区域上与第一电容器电极ce1交叠。
131.第三电容器电极ce3可以电连接到驱动晶体管drt的栅电极。第三电容器电极ce3可以与驱动晶体管drt的栅电极集成。
132.第三电容器电极ce3可以电连接到第一有源图案ap1。
133.第三电容器电极ce3可以通过第一接触孔ch1电连接到第一有源图案ap1。第一接触孔ch1可以位于除了与第三电容器电极ce3和驱动晶体管drt的栅电极连接的区域之外的区域上。
134.例如，第三电容器电极ce3可以位于第一接触孔ch1和驱动晶体管drt之间。
135.由于接触孔不位于与驱动晶体管drt相邻的区域上，所以可以容易地增大驱动晶体管drt的尺寸。
136.并且由于第三电容器电极ce3与第二电容器电极ce2一起构成存储电容器cstg，并且在不与第二电容器电极ce2交叠的区域上与第一电容器电极ce1一起构成存储电容器cstg，因此可以增加存储电容器cstg的容量。
137.此外，像素电极pxl可以通过电极连接图案ce_cp电连接到第一电容器电极ce1和第二电容器电极ce2。
138.像素电极pxl可以通过使用金属层m3来设置，并且像素电极pxl可以位于第三电容器电极ce3上方。
139.因此，第三电容器电极ce3可以与像素电极pxl一起构成存储电容器cstg。
140.由于通过使用多个层来设置存储电容器cstg，因此可以有效地构造设置存储电容器cstg的区域，并且可以增加存储电容器cstg的容量。
141.此外，由于第一电容器电极ce1位于通过穿透位于有源层act和第二金属层m2之间的绝缘层而设置的接触孔chb(例如第一接触孔ch1)之下，因此可以最大化存储电容器cstg的面积。
142.例如，当通过使用半导体材料和金属材料层叠的有源层act设置第一有源图案ap1时，与第一接触孔ch1交叠的区域可以用作存储电容器cstg的区域。
143.并且包括在有源层act中的金属材料可以不设置在子像素sp上设置的薄膜晶体管的沟道区上。
144.图6是示出根据本公开的实施方式的显示装置100中包括的子像素sp的电路区域上的部分a-a'的横截面结构的示例的图。
145.参照图6，其示出了设置在子像素sp上的驱动晶体管drt的横截面结构的示例。
146.通过使用第一金属层m1设置的第一电容器电极ce1可以设置在基板sub上。
147.缓冲层buf可以设置在第一电容器电极ce1上。
148.有源层act可以设置在缓冲层buf上。
149.例如，有源层act可以包括半导体层semi和设置在半导体层semi上的导电层cond。例如，导电层cond可以设置在有源层act的半导体层semi上的至少一部分区域上。
150.构成包括在有源层act中的半导体层semi的材料例如可以是氧化物半导体。半导体层semi可以是诸如钼mo、锌zn、铟in、镓ga、锡sn、钛ti等金属的氧化物。可替换地，半导体层semi可以由诸如钼mo、锌zn、铟in、镓ga、锡sn、钛ti等的金属及其氧化物的组合制成。此外，半导体层semi可以是除了氧化物半导体之外的半导体材料，但是本公开的实施方式不限于这些。
151.包括在有源层act中的导电层cond例如可以包括诸如铝al、金au、银ag、铜cu、钨w、钼mo、铬cr、钽ta和钛ti等的金属或其合金中的一种，但是本公开的实施方式不限于这些。
152.在设置有源层act的工艺中，例如，导电层cond可以不通过半色调曝光工艺设置在驱动晶体管drt的沟道区上。
153.仅包括半导体层semi的有源层act可以设置在驱动晶体管drt的沟道区上。
154.包括在有源层act中的半导体层semi和导电层cond可以在对应于驱动晶体管drt的源电极和漏电极的区域上设置为层叠结构。
155.栅极绝缘层gi可以设置在有源层act上。
156.驱动晶体管drt的栅电极可以设置在栅极绝缘层g1上。
157.驱动晶体管drt的栅电极可以由第二金属层m2制成，并且可以与第三电容器电极ce3集成。
158.接触孔可以不位于与驱动晶体管drt相邻的区域上。
159.因此，可以增加驱动晶体管drt的尺寸。此外，与驱动晶体管drt相邻的区域可以用作存储电容器cstg的区域。
160.图7是示出根据本公开的实施方式的显示装置100中包括的子像素sp的电路区域上的部分b-b'的横截面结构的示例的图。
161.参考图7，第一电容器电极ce1可以位于第三电容器电极ce3和驱动晶体管drt的栅电极连接的区域上。
162.第二电容器电极ce2可以位于第一电容器电极ce1上的一部分区域上。
163.第三电容器电极ce3可以位于第二电容器电极ce2上方。
164.第三电容器电极ce3的一部分可以设置在与第二电容器电极ce2交叠的区域上，并且可以与第二电容器电极ce2一起构成存储电容器cstg。
165.第三电容器电极ce3的其他部分可以在没有设置第二电容器电极ce2的区域上位于与第一电容器电极ce1交叠的区域上。因此，第三电容器电极ce3的其它部分可以与第一电容器电极ce1一起构成存储电容器cstg。
166.由于可以将存储电容器cstg设置在驱动晶体管drt和第三电容器电极ce3连接的区域上同时增大驱动晶体管drt的尺寸，因此可以更多地增加存储电容器cstg的容量。
167.此外，由于使第三电容器电极ce3和第一有源图案ap1连接的区域用作存储电容器cstg的区域，因此可以有效地增加存储电容器cstg的容量。
168.图8是示出根据本公开的实施方式的显示装置100中包括的子像素sp的电路区域上的部分c-c'的横截面结构的示例的示图。
169.参照图8，缓冲层buf可以设置在第一电容器电极ce1上。第一有源图案ap1可以设置在缓冲层buf上。
170.第一有源图案ap1可以包括半导体层semi。
171.第一有源图案ap1可以包括设置在半导体层semi上的一部分区域上的导电层cond。
172.包括在第一有源图案ap1中的导电层cond可以是在对应于第一接触孔ch1的区域的至少一部分区域上去除的形状。包括在第一有源图案ap1中的导电层cond的一部分可以通过用于设置第一接触孔ch1的工艺去除。
173.例如，层叠了半导体层semi和导电层cond的有源层act可以设置在缓冲层buf上。栅极绝缘层gi可以设置在有源层act上。
174.可以执行蚀刻栅极绝缘层gi的工艺以设置第一接触孔ch1。蚀刻栅极绝缘层gi的工艺可以是干法蚀刻工艺，但不限于此。
175.在蚀刻栅极绝缘层gi的过程中，可以去除设置在有源层act的半导体层semi上的导电层cond。并且在蚀刻栅极绝缘层gi的过程中，半导体层semi可以保留而不被去除。
176.由于保留有源层act的半导体层semi，因此可以防止位于有源层act下方的缓冲层buf在栅极绝缘层gi的蚀刻过程中被损坏。
177.因此，由于可以防止设置在栅极绝缘层gi上的第三电容器电极ce3渗透到缓冲层buf下方，所以可以将第一电容器电极ce1设置在第一接触孔ch1下方。
178.包括在有源层act中的导电层cond可以保留在除了第一接触孔ch1之外的区域上。导电层cond可以沿第一接触孔ch1的外边缘设置。此外，导电层cond可以朝向栅极绝缘层gi下方的第一接触孔ch1突出。
179.设置在半导体层semi上的导电层cond的一部分被去除的有源层act可以成为第一有源图案ap1。
180.通过上述工艺，可以设置包括半导体层semi和设置在半导体层semi上的一部分区域上的导电层cond的第一有源图案ap1。
181.构成第三电容器电极ce3的第二金属层m2可以设置在栅极绝缘层gi上和第一接触孔ch1中。
182.例如，第三电容器电极ce3可以与包括在第一接触孔ch1中的第一有源图案ap1中的半导体层semi的顶表面接触。例如，第三电容器电极ce3可以与包括在第一接触孔ch1中的第一有源图案ap1中的导电层cond的侧表面接触。此外，在一些情况下，第三电容器电极ce3可以与包括在第一接触孔ch1中的第一有源图案ap1中的导电层cond的顶表面接触。
183.由于第三电容器电极ce3与第一有源图案ap1的导电层cond接触，因此第三电容器电极ce3和第一有源图案ap1可以电连接。
184.因此，第三电容器电极ce3和开关晶体管swt可以电连接。通过数据线dl和开关晶体管swt提供的数据电压vdata可以施加到第三电容器电极ce3和驱动晶体管drt的栅电极。
185.第一电容器电极ce1可以位于第一接触孔ch1之下。
186.第三电容器电极ce3可以在设置第一接触孔ch1以电连接到第一有源图案ap1的区
域上与第一电容器电极ce1一起构成存储电容器cstg。
187.本公开的实施方式可以提高存储电容器cstg的容量，同时有效地增加存储电容器cstg可以设置在子像素sp上的面积。
188.此外，本公开的实施方式可以通过最小化接触孔在子像素sp上占据的面积来防止由于接触孔而导致的存储电容器cstg的面积的减小。
189.图9是示出根据本公开的实施方式的显示装置100中包括的子像素sp的电路区域上的部分d-d'的横截面结构的示例的图。
190.参照图9，第一电容器电极ce1和第二电容器电极ce2可以通过第二接触孔ch2电连接。
191.第二接触孔ch2可以位于与第一电容器电极ce1交叠的区域上。
192.第二接触孔ch2可以位于存储电容器cstg的侧面之中第一接触孔ch1位于的侧面上。构成存储电容器cstg的第二电容器电极ce2可以位于第二接触孔ch2和驱动晶体管drt之间。
193.第二接触孔ch2可以包括通过穿透位于第一金属层m1和第二金属层m2之间的至少一个绝缘层而设置的接触孔cha。此外，第二接触孔ch2可以包括通过穿透位于有源层act和第二金属层m2之间的至少一个绝缘层而设置的接触孔chb。
194.例如，缓冲层buf可以设置在第一电容器电极ce1上。
195.有源层act可以设置在缓冲层buf上的一部分区域上。有源层act可以包括半导体层semi和设置在半导体层semi上的导电层cond。
196.可以通过蚀刻工艺去除设置在第一电容器电极ce1上的缓冲层buf和栅极绝缘层gi的一部分。此外，可以通过蚀刻工艺去除设置在有源层act上的栅极绝缘层gi的一部分。
197.设置在有源层act上的栅极绝缘层gi的一部分被去除，并且包括在有源层act中的导电层cond的一部分可以被去除。
198.设置在半导体层semi上的导电层cond的一部分被去除的有源层act可以变成第二有源图案ap2。
199.包括在第二有源图案ap2中的导电层cond的一部分可以朝向栅极绝缘层gi的外部突出。
200.设置在第二接触孔ch2中的电极连接图案ce_cp可以与第一电容器电极ce1的顶表面接触。此外，电极连接图案ce_cp可以与包括在第二有源图案ap2中的半导体层semi的顶表面和导电层cond的侧表面接触。
201.由于电极连接图案ce_cp与包括在第二有源图案ap2中的导电层cond接触，因此第二有源图案ap2和第一电容器电极ce1可以电连接。而且，由于第二有源图案ap2与第二电容器电极ce2集成，因此第二电容器电极ce2和第一电容器电极ce1可以电连接。
202.此外，第三接触孔ch3可以设置在与第二接触孔ch2的至少一部分交叠的区域上。
203.例如，第三接触孔ch3可以是通过穿透位于第二金属层m2和第三金属层m3之间的至少一个绝缘层而设置的接触孔chc。第三接触孔ch3可以设置在钝化层pas和覆盖层oc中，钝化层pas和覆盖层oc设置在第二金属层m2上。
204.通过第三接触孔ch3，像素电极pxl和电极连接图案ce_cp可以电连接。
205.因此，像素电极pxl可以通过第三接触孔ch3电连接到设置在子像素sp上的存储电
容器cstg、感测晶体管sent和驱动晶体管drt。
206.由于最小化设置在子像素sp上的接触孔的数量，因此可以防止减小存储电容器cstg的面积，并且可以提高子像素sp的孔径比。
207.根据上述本公开的实施方式，由于通过使用三层或更多层来布置设置在子像素sp上的存储电容器cstg，因此可以增加存储电容器cstg的容量，同时有效地设置存储电容器cstg的面积。
208.此外，由于通过使用层叠有半导体层semi和导电层cond的有源层act来布置设置在子像素sp上的有源图案ap，因此与设置在有源图案ap上的接触孔交叠的区域可以用作存储电容器cstg的区域。
209.此外，由于与接触孔交叠的区域可以用作存储电容器cstg的区域，因此可以容易地调整接触孔的位置，因此接触孔可以不位于与驱动晶体管drt相邻的区域上。
210.因此，在有效地增加设置在子像素sp上的驱动晶体管drt的尺寸和存储电容器cstg的容量的同时，可以提高子像素sp的孔径比。
211.以上描述是为了使本领域技术人员能够实现和使用本公开的技术思想而给出的，并且是在特定应用及其要求的上下文中提供的。对所描述的实施方式的各种修改、添加和替换对于本领域技术人员将是显而易见的，并且在不脱离本公开的精神和范围的情况下，本文所定义的一般原理可以应用于其它实施方式和应用。以上描述和附图仅出于说明性目的提供了本公开的技术思想的示例。即，所公开的实施方式旨在说明本公开的技术思想的范围。因此，本公开的范围不限于所示的实施方式，而是与符合权利要求的最宽范围一致。本公开的保护范围应基于所附权利要求来解释，并且其等同物范围内的所有技术思想应被解释为包括在本公开的范围内。
212.相关申请的交叉引用
213.本技术要求于2020年12月29日提交的韩国专利申请no.10-2020-0185418的优先权，出于所有目的将其引入本文作为参考，如同在本文中完全阐述一样。