半导体器件及其制造方法与流程

本公开总体涉及半导体器件及其制造方法。

背景技术：

1、由于各种电子元件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的提高，半导体工业经历了快速增长。在大多数情况下，集成密度的这种提高来自缩小半导体工艺节点(例如，将工艺节点缩小到20nm以下节点)。随着半导体器件的缩小，需要新的技术来维持电子元件从一代到下一代的性能。例如，晶体管的低导通电阻和高击穿电压是各种高功率应用所需要的。

2、随着半导体技术的发展，金属氧化物半导体场效应晶体管(mosfet)已广泛用于当今的集成电路。mosfet是电压控制器件。当对mosfet的栅极施加控制电压并且控制电压大于mosfet的阈值时，在mosfet的漏极和源极之间建立导电通道。结果，电流在mosfet的漏极和源极之间流动。另一方面，当控制电压小于mosfet的阈值时，mosfet相应地关断。

3、根据极性不同，mosfet可以包括至少两类。一类是n沟道mosfet；另一类是p沟道mosfet。另一方面，根据结构不同，mosfet进一步可以分为三个子类，平面mosfet、横向扩散mos(ldmos)fet和垂直扩散mosfet。

技术实现思路

1、本公开的第一方面涉及一种半导体器件，该半导体器件包括：衬底；第一阱区域，在所述衬底中；栅极结构，在所述衬底之上；第二阱区域和第三阱区域，该第二阱区域和第三阱区域在所述衬底中并在所述栅极结构下方；以及源极区域和漏极区域，该源极区域和漏极区域位于所述栅极结构的相反侧，所述漏极区域在所述第二阱区域中并且所述源极区域在所述第三阱区域中，其中，所述漏极区域具有第一掺杂区域和第二掺杂区域，并且所述第一掺杂区域与所述第二掺杂区域具有不同的导电类型。

2、本公开的第二方面涉及一种半导体器件，该半导体器件包括：衬底；第一阱区域，在所述衬底中；栅极结构，在所述衬底之上；第二阱区域和第三阱区域，该第二阱区域和第三阱区域在所述衬底中并在所述栅极结构下方；以及源极区域和漏极区域，该源极区域和漏极区域位于所述栅极结构的相反侧，所述漏极区域在所述第二阱区域中并且所述源极区域在所述第三阱区域中，其中，所述漏极区域具有第一掺杂区域和第二掺杂区域，所述第一掺杂区域在所述栅极结构与所述第二掺杂区域之间，并且所述漏极区域的第二掺杂区域的深度大于所述漏极区域的第一掺杂区域的深度。

3、本公开的第三方面涉及一种用于制造半导体器件的方法，该方法包括：在衬底中形成第一阱区域和第二阱区域；在所述第二阱区域中形成第三阱区域；在所述第二阱区域和所述第三阱区域之上形成栅极结构，使得所述第二阱区域和所述第三阱区域的界面从所述栅极结构向下延伸；利用第一掺杂剂执行第一注入工艺以在所述第三阱区域中形成源极区域并在所述第二阱区域中形成第一掺杂区域；以及用具有与所述第一掺杂剂不同的导电类型的第二掺杂剂执行第二注入工艺以形成第二掺杂区域，使得限定包括所述第一掺杂区域和所述第二掺杂区域的漏极区域，并且所述漏极区域的第一掺杂区域在所述源极区域和所述漏极区域的第二掺杂区域之间。

技术特征：

1.一种半导体器件，包括：

2.根据权利要求1所述的半导体器件，其中，所述漏极区域的第一掺杂区域在所述源极区域和所述漏极区域的第二掺杂区域之间。

3.根据权利要求2所述的半导体器件，其中，所述漏极区域的第一掺杂区域和所述源极区域具有相同的导电类型。

4.根据权利要求2所述的半导体器件，还包括：

5.根据权利要求4所述的半导体器件，其中，所述漏极区域的第二掺杂区域和所述体区域具有相同的导电类型。

6.根据权利要求1所述的半导体器件，其中，所述漏极区域的第二掺杂区域的掺杂剂浓度在1018原子/cm3到1021原子/cm3的范围内。

7.根据权利要求1所述的半导体器件，其中，所述漏极区域的第二掺杂区域与所述栅极结构之间的距离大于所述漏极区域的第一掺杂区域与所述栅极结构之间的距离。

8.根据权利要求1所述的半导体器件，其中，所述漏极区域的第二掺杂区域的深度与所述漏极区域的第一掺杂区域的深度基本相同。

9.一种半导体器件，包括：

10.一种用于制造半导体器件的方法，包括：

技术总结
本公开涉及半导体器件及其制造方法。一种半导体器件包括衬底、衬底中的第一阱区域、衬底之上的栅极结构、在衬底中并在栅极结构下方的第二阱区域和第三阱区域、以及位于栅极结构的相反侧的源极区域和漏极区域。漏极区域在第二阱区域中，并且源极区域在第三阱区域中。漏极区域具有第一掺杂区域和第二掺杂区域，并且第一掺杂区域与第二掺杂区域具有不同的导电类型。

技术研发人员：樊航,韩峰,陈正龙,鲁建华
受保护的技术使用者：台湾积体电路制造股份有限公司
技术研发日：
技术公布日：2024/1/12