三维存储器及其制造方法与流程

1.本发明涉及集成电路领域，尤其涉及一种三维存储器及其制造方法。


背景技术：

2.三维存储器由于功耗低和集成密度高等优点，已经在电子产品中得到了越来越广泛的应用。在如3d nand闪存的三维存储器中，存储阵列可包括核心区(core)和台阶区(staircase structure，ss)。台阶区用来提供将存储阵列的各层中的栅极层引出的接触部。在三维存储器的制造工艺中，在台阶区的各级阶梯台阶上刻蚀形成接触孔，然后采用导电材料填充接触孔，形成接触部，从而引出栅极层的电信号。
3.然而，随着三维存储器集成程度的提高以及堆叠层数的增加，三维存储器的可靠性越来越差，因此，如何提高三维存储器可靠性，成为目前亟需解决的技术问题。
4.应当理解，该背景技术部分旨在部分地为理解该技术提供有用的背景。然而，该背景技术部分也可以包括在本文中所公开的主题的相应有效申请日之前不属于相关领域的技术人员已知或理解的内容的一部分的观点、构思或认识。


技术实现要素：

5.本发明所要解决的技术问题是，提供一种三维存储器及其制造方法，其能够降低第一材料去除操作的工艺难度，且减少第一材料的残留量，甚至不会残留第一材料，提高三维存储器的可靠性。
6.为了解决上述问题，本发明提供了一种三维存储器的制造方法，所述三维存储器具有台阶区，所述制造方法包括：提供堆叠结构，所述堆叠结构包括堆叠设置的层间绝缘层，相邻的层间绝缘层之间设置有第一间隙，在所述台阶区，至少部分所述层间绝缘层端部依次延伸形成阶梯台阶，介质层覆盖所述台阶区，且所述介质层与所述阶梯台阶顶面之间具有第二间隙，所述第二间隙的高度大于所述第一间隙的高度；于所述第一间隙及所述第二间隙中填充第一材料，至所述第一间隙被填满为止；于所述第二间隙内填充第二材料，至所述第二间隙被填满为止。
7.在一实施例中，所述堆叠结构还包括栅线缝隙，所述栅线缝隙贯穿所述堆叠结构，且所述第一间隙、所述层间绝缘层及所述第二间隙暴露于所述栅线缝隙的内壁，所述制造方法进一步包括：自所述栅线缝隙于所述第一间隙及所述第二间隙中填充第一材料，至所述第一间隙被填满为止；自所述栅线缝隙于所述第二间隙内填充第二材料，至所述第二间隙被填满为止。
8.在一实施例中，所述栅线缝隙内壁也被所述第一材料覆盖，在填充第二材料的步骤之后，所述制造方法进一步包括：去除所述栅线缝隙内壁的第一材料，形成位于所述第一间隙及所述第二间隙内的第一填充层。
9.在一实施例中，填充第二材料的步骤中，在所述栅线缝隙内，所述第二材料还覆盖所述第一材料表面，则去除所述栅线缝隙内壁表面的第一材料的步骤之前，还包括如下步
骤：在所述栅线缝隙内，去除所述第一材料表面的第二材料，形成位于所述第二间隙内的第二填充层。
10.在一实施例中，采用刻蚀工艺去除所述第一材料及所述第二材料。
11.在一实施例中，刻蚀物质对所述第一材料的刻蚀速率小于对所述第二材料的刻蚀速率。
12.在一实施例中，形成所述堆叠结构的方法包括：提供一堆叠初始结构，所述堆叠初始结构包括堆叠设置的牺牲层及层间绝缘层；对所述堆叠初始结构进行修整，形成多个阶梯台阶，在每一个阶梯台阶处，所述牺牲层的上表面被暴露；于所述阶梯台阶表面形成附加层；形成介质层，所述介质层覆盖所述台阶区；去除所述牺牲层及所述附加层，形成所述第一间隙及所述第二间隙。
13.在一实施例中，去除所述牺牲层及所述附加层的步骤进一步包括：形成栅线缝隙，所述栅线缝隙贯穿所述堆叠初始结构，且所述牺牲层、层间绝缘层及附加层暴露于所述栅线缝隙内壁；自所述栅线缝隙去除所述牺牲层及所述附加层，形成所述第一间隙及所述第二间隙。
14.本发明还提供一种三维存储器，具有台阶区，所述三维存储器包括：堆叠结构，堆叠设置的层间绝缘层，相邻的层间绝缘层之间设置有第一间隙，在所述台阶区，至少部分所述层间绝缘层端部依次延伸形成阶梯台阶，介质层覆盖所述台阶区，且所述介质层与所述阶梯台阶顶面之间具有第二间隙，所述第二间隙的高度大于所述第一间隙的高度；第一填充层，填充所述第二间隙的部分空间及充满所述第一间隙；第二填充层，填充所述第二间隙的剩余空间。
15.在一实施例中，在所述第二间隙中，所述第一填充层覆盖所述第二间隙内壁。
16.在一实施例中，在所述第二间隙中，所述第一填充层包围所述第二填充层。
17.在一实施例中，还包括栅线缝隙，所述栅线缝隙贯穿所述堆叠结构，且暴露所述层间绝缘层、第一填充层及第二填充层。
18.对于三维存储器的台阶区，相邻两层间绝缘层之间具有第一间隙，阶梯台阶顶面与介质层之间具有第二间隙，所述第一间隙与所述第二间隙连通，所述第二间隙的高度大于所述第一间隙的高度，则在对第二间隙及第一间隙采用导电材料填充时，第一间隙填满后，第二间隙还没有被填满，若继续填充该导电材料至第二间隙被填满，会使得在一些位置(例如栅线缝隙内壁)处该导电材料沉积过厚，后续去除该位置的导电材料时，去除操作的工艺难度大，且易产生导电材料残留，影响三维存储器的有效性。而本技术采用第一材料填充第一间隙及第二间隙，在第一间隙被第一材料填满后，再采用第二材料填充第二间隙剩余的空间，则可避免在一些位置(例如栅线缝隙内壁)沉积第一材料过厚，降低了第一材料去除操作的工艺难度，且减少第一材料的残留量，甚至不会残留第一材料，提高三维存储器的可靠性。
附图说明
19.图1a～图1e是本发明第一实施例提供的三维存储器的制造方法的部分步骤形成的三维存储器的局部示意图；
20.图2是本发明第二实施例提供的三维存储器的制造方法的步骤示意图
21.图3a～图3r是本发明第二实施例提供的三维存储器的制造方法的部分步骤形成的三维存储器的局部示意图。
具体实施方式
22.下面结合附图对本发明提供的三维存储器及其制造方法的具体实施方式做详细说明。
23.在三维存储器的台阶区，为了避免不同栅极层之间的短接，在阶梯台阶处加厚栅极层的厚度，提供良好的刻蚀停止，从而避免栅极层被击穿。本发明第一实施例提供一种三维存储器的制备方法，具体说明如下：
24.如图1a～1c所示，其中，图1a是三维存储器的局部俯视示意图，图1b是沿图1a中a-a’线的局部截面示意图，图1c是沿图1a中b-b’线的局部截面示意图，在三维存储器的台阶区ss，堆叠结构100由层间绝缘层110堆叠而成，且相邻的层间绝缘层110之间设置有第一间隙111。至少部分所述层间绝缘层110端部依次延伸形成阶梯台阶。所述堆叠结构100顶部被介质层120覆盖，且所述介质层120与所述阶梯台阶顶面之间具有第二间隙121，所述第一间隙111与所述第二间隙121连通，所述第二间隙121的高度h1大于所述第一间隙111的高度h2。栅线缝隙130贯穿所述堆叠结构100及所述介质层120，所述层间绝缘层110、所述第一间隙111及所述第二间隙121暴露于所述栅线缝隙130内壁。
25.请参阅图1d，其是以图1c为基础的三维存储器的局部截面示意图，在所述第一间隙111及所述第二间隙121内填充导电材料，形成栅极层140。在该步骤中，在填充导电材料时，所述导电材料也在所述栅线缝隙130的内壁沉积。由于所述第二间隙121的高度h1(请参阅图1c)大于所述第一间隙的高度h2(请参阅图1c)，则在导电材料充满所述第一间隙111后，还需要继续沉积导电材料，以充满所述第二间隙121。
26.请参阅图1e，其是以图1d为基础的三维存储器的局部截面示意图，为了切断相邻的栅极层之间的连接，在导电材料充满所述第二间隙后，去除栅线缝隙内壁的导电材料。
27.发明人发现，在执行去除栅线缝隙内壁的导电材料的步骤之后，在所述栅线缝隙内常常残留导电材料，如图1e中箭头c所指示位置，在栅线缝隙的内壁存在残余的导电材料，导电材料无法清理干净，影响三维存储器的有效性。
28.经进一步深入研究，发明人发现，产生该种现象的原因在于，沉积在栅线缝隙内壁的导电材料过厚，在执行刻蚀去除操作时，若需要完全去除栅线缝隙内壁的导电材料，则需要增加刻蚀时间，而增加刻蚀时间可能会导致栅极层也被刻蚀，若不增加刻蚀时间，则无法完全去除栅线缝隙内壁的导电材料，造成导电材料残留。
29.为了解决上述问题，本发明第二实施例提供一种新的三维存储器的制造方法，其能够降低栅线缝隙内壁导电材料去除的难度，大大降低栅线缝隙内壁导电材料的残留量，甚至完全去除栅线缝隙内壁的导电材料，并且不会对栅极层造成不良影响。具体地说，本发明三维存储器的制造方法包括提供堆叠结构，所述堆叠结构包括堆叠设置的层间绝缘层，相邻的层间绝缘层之间设置有第一间隙，在所述台阶区，至少部分所述层间绝缘层端部依次延伸形成阶梯台阶，介质层覆盖所述台阶区，且所述介质层与所述阶梯台阶顶面之间具有第二间隙，所述第二间隙的高度大于所述第一间隙的高度；于所述第一间隙及所述第二间隙中填充第一材料，至所述第一间隙被填满为止；于所述第二间隙内填充第二材料，至所
述第二间隙被填满为止。
30.图2是本发明第二实施例提供的三维存储器的制造方法的步骤示意图，请参阅图2，所述制造方法包括：步骤s20，提供堆叠结构，所述堆叠结构包括堆叠设置的层间绝缘层，相邻的层间绝缘层之间设置有第一间隙，在所述台阶区，至少部分所述层间绝缘层端部依次延伸形成阶梯台阶，介质层覆盖所述台阶区，且所述介质层与所述阶梯台阶顶面之间具有第二间隙，所述第二间隙的高度大于所述第一间隙的高度；步骤s21，于所述第一间隙及所述第二间隙中填充第一材料，至所述第一间隙被填满为止；步骤s22，于所述第二间隙内填充第二材料，至所述第二间隙被填满为止。
31.本发明制造方法采用第一材料及第二材料填充第二间隙后，栅线缝隙内壁也会被第一材料及第二材料覆盖，且第一材料及第二材料的厚度均不会过厚(例如，均小于第一实施例中的导电材料的厚度)，则在后续去除所述栅线缝隙内壁的第一材料及第二材料时，不会由于第一材料及第二材料过厚而导致残留的情况发生，从而提高了三维存储器的有效性。
32.图3a～图3r是本发明第二实施例提供的三维存储器的制造方法的部分步骤形成的三维存储器的局部示意图。下面将结合图2及图3a～图3r详细说明上述三维存储器的制造方法中各步骤的具体工艺。
33.请参阅步骤s20、图3j、图3k及图3l，其中，图3j是俯视图，图3k为沿图3j中a-a’线的局部截面示意图，图3l是沿图3j中b-b’线的局部截面示意图，提供堆叠结构370，所述堆叠结构370包括堆叠设置的层间绝缘层302，相邻的层间绝缘层302之间设置有第一间隙350，在所述台阶区ss，至少部分所述层间绝缘层302端部依次延伸形成阶梯台阶320，介质层340覆盖所述台阶区，且所述介质层340与所述阶梯台阶320顶面之间具有第二间隙360，所述第一间隙350与所述第二间隙360连通，所述第二间隙360的高度h1大于所述第一间隙350的高度h2。
34.进一步，所述堆叠结构370还包括栅线缝隙371，所述栅线缝隙371贯穿所述堆叠结构370，且所述第一间隙350、所述层间绝缘层302及所述第二间隙360暴露于所述栅线缝隙371的内壁。
35.本发明实施例还提供一种形成所述堆叠结构370的方法，具体地说，所述方法包括如下步骤：
36.请参阅图3a、图3b及图3c，其中，图3a是俯视图，图3b是沿图3a中a-a’线的局部截面示意图，图3c是沿图3a中b-b’线的局部截面示意图，提供一堆叠初始结构300，所述堆叠初始结构300包括堆叠设置的牺牲层301及层间绝缘层302，对所述堆叠初始结构300进行修整，形成多个阶梯台阶320，在每一个阶梯台阶320处，所述牺牲层301的上表面被暴露。
37.所述牺牲层301及层间绝缘层302堆叠设置是指：在形成一层牺牲层301后，在该牺牲层301的表面形成一层层间绝缘层302，然后依次循环进行形成牺牲层301和位于牺牲层301上的层间绝缘层302的步骤。本实施例中，最底层为牺牲层301，最顶层为层间绝缘层302。
38.所述牺牲层301的材料可以为氧化硅、氮化硅、氮氧化硅、氮碳化硅、无定型硅、无定形碳、多晶硅中的一种。所述层间绝缘层302的材料可以为氧化硅、氮化硅、氮氧化硅、氮碳化硅中的一种，本实施例中，所述牺牲层301的材料为氮化硅，所述绝层间缘层的材料为
氧化硅，所述牺牲层301和所述绝缘层采用化学气相沉积工艺形成。
39.其中，所述堆叠初始结构300设置在衬底310上。其中，所述衬底310的材料可以为单晶硅(si)、单晶锗(ge)、或硅锗(gesi)、碳化硅(sic)；也可以是绝缘体上硅(soi)，绝缘体上锗(goi)；或者还可以为其它的材料，例如砷化镓等
ⅲ‑ⅴ
族化合物。本实施例中，所述衬底310的材料为单晶硅(si)。
40.在该步骤中，对所述堆叠初始结构300进行重复的刻蚀-修剪工艺，从而在所述台阶区形成多个阶梯台阶320。
41.进一步，在本实施例中，每个阶梯台阶320仅包括一层，所述层由层间绝缘层302及其下方的牺牲层301组成，其中，牺牲层301上表面的至少一部分被暴露；而在本发明其他实施例中，每个阶梯台阶320可包括两个及以上层，最顶层的牺牲层301上表面的至少一部分暴露，例如，在一些实施例中，所述台阶包括两个层，每个层由层间绝缘层302及其下方的牺牲层301组成，最顶层的牺牲层301上表面的至少一部分暴露。可以理解的是，根据三维存储器的设计，不同的阶梯台阶320所包括的层可相同，也可不同，本实施例对此不进行限定。
42.请参阅图3d、图3e及图3f，其中，图3d为俯视图，图3e为沿图3d中a-a’线的局部截面示意图，图3f是沿图3d中b-b’线的局部截面示意图，于所述阶梯台阶320表面形成附加层330。在本实施例中，所述附加层330为氮化硅层，其可采用顶层氮化硅工艺形成。在一些实施例中，所述附加层330与所述牺牲层301的材料相同，以便于后续可在同一步骤中去除牺牲层301及附加层330，简化制备工艺。
43.请参阅图3g、图3h及图3i，其中，图3g为俯视图，图3h为沿图3g中a-a’线的局部截面示意图，图3i是沿图3g中b-b’线的局部截面示意图，形成介质层340，所述介质层340覆盖所述台阶区ss，即所述介质层340覆盖所述阶梯台阶320暴露的表面及所述附加层330的表面。在本实施例中，所述介质层340可为氧化硅层，其可采用化学气相沉积等工艺形成。
44.请继续参阅图3j、图3k及图3l，去除所述牺牲层301及所述附加层330，形成所述第一间隙350及所述第二间隙360。所述牺牲层301被去除后，其原始位置形成所述第一间隙350，所述附加层330被去除后，连同其下方被去除的牺牲层301，两者的原始位置共同形成所述第二间隙360。
45.在本实施例中，去除所述牺牲层301及所述附加层330的方法为，形成贯穿所述堆叠结构370的栅线缝隙371，所述栅线缝隙371沿所述阶梯台阶320排布的方向延伸(如图3j中x方向)，所述牺牲层301、所述层间绝缘层302及所述附加层330暴露于所述栅线缝隙371的内壁；以所述栅线缝隙371为开口，去除所述牺牲层301及所述附加层330，即刻蚀物质自所述栅线缝隙371刻蚀所述牺牲层301及所述附加层330。进一步，可采用湿法刻蚀工艺去除所述牺牲层301及所述附加层330，湿法刻蚀溶液进入所述栅线缝隙371，并自所述栅线缝隙371内壁刻蚀所述牺牲层301及所述附加层330。
46.请参阅步骤s21、图3m及图3n，其中，图3m是以图3k所示三维存储器结构为基础的示意图，图3n是以图3l所示三维存储器结构为基础的示意图，于所述第一间隙350及所述第二间隙360中填充第一材料380，至所述第一间隙350被填满为止。
47.当所述第一间隙350被填满后，停止通入所述第一材料380的原始沉积物。由于所述第二间隙360的高度大于所述第一间隙350的高度，则在所述第一间隙350被填满后，所述第二间隙360还存在未被填充的空间。
48.在本实施例中，第一材料380的原始沉积物自所述栅线缝隙371进入所述第一间隙350及所述第二间隙360，并在所述第一间隙350及所述第二间隙360的内壁沉积，形成所述第一材料380。在本实施例中，当所述第一间隙350被填满，即在所述栅线缝隙371处，所述第一间隙350被封口时，停止通入所述第一材料380的原始沉积物。
49.在形成所述第一材料380的过程中，在所述栅线缝隙371的内壁也沉积有第一材料380，即所述栅线缝隙371的内壁也被所述第一材料380覆盖。其中，所述栅线缝隙371的内壁包括所述层间绝缘层302暴露的表面及所述栅线缝隙371底部衬底310暴露的表面。相较于图1d所示的栅线缝隙371的内壁沉积的导电材料而言，本实施例栅线缝隙371内壁沉积的第一材料380厚度更薄，则在后续去除工艺中，更易被去除，能够避免第一材料380的残留，从而提高三维存储器的有效性。
50.在本发明一些实施例中，所述第一材料380为钨。在本发明另一些实施例中，所述导电材料可以为其他栅极材料，例如多晶硅。
51.请参阅步骤s22、图3o及图3p，其中，图3o是以图3m所示三维存储器结构为基础的示意图，图3p是以图3n所示三维存储器结构为基础的示意图，，于所述第二间隙360内填充第二材料381，至所述第二间隙360被填满为止。
52.在该步骤中，于所述第二间隙360剩余的未被填充的空间填充第二材料381，至所述第二间隙360被填满为止。所述第二材料381与所述第一材料380为不同种类的材料。所述第二材料381选择原则在于，对于某种刻蚀物质而言，所述第二材料381与所述第一材料380具有较高的选择比，即某种刻蚀物质对第二材料381的刻蚀速率大于对所述第一材料380的刻蚀速率。例如，在一些实施例中，所述第一材料380为导电材料，例如钨，则所述第二材料381为氮化硅、多晶硅、alo等相对于钨具有较高刻蚀选择比的材料。在本实施例中，所述第一材料380为钨，所述第二材料381为氮化硅，所述氮化硅可采用原子层沉积工艺形成。采用原子层沉积工艺形成的氮化硅层致密度高，更有利于作为后续形成的接触孔的刻蚀停止层。
53.在本实施例中，第二材料381的原始沉积物自所述栅线缝隙371进入所述第二间隙360的剩余空间，并在所述第二间隙360的剩余空间内沉积，形成所述第二材料381。当所述第二间隙360被填满，即在所述栅线缝隙371处，所述第二间隙360被封口时，停止通入所述第二材料381的原始沉积物。
54.进一步，在本实施例中，在填充所述第二材料381的过程中，在所述栅线缝隙371的内壁，在所述第一材料380表面也沉积有所述第二材料381。则如图3q所示，图3q是以图3p所示三维存储器结构为基础的示意图，采用回刻工艺去除所述栅线缝隙371表面的第二材料381，保留位于所述第二间隙360内的第二材料381，形成位于所述第二间隙360内的第二填充层383。在该步骤中，由于刻蚀物质对所述第二材料381的刻蚀速率大于对第一材料380的刻蚀速率，则所述第一材料380可作为该刻蚀步骤的刻蚀停止层。
55.进一步，请参阅图3r，图3r是以图3q所示三维存储器结构为基础的示意图，去除所述栅线缝隙371内壁的第一材料380，形成位于所述第一间隙350及所述第二间隙360内的第一填充层382。在本实施例中，采用湿法刻蚀去除所述栅线缝隙371内壁的第一材料380，所述第一间隙350及所述第二间隙360内的第一材料380被保留，形成所述第一填充层382，所述第一填充层382为所述三维存储器的栅极层。在该步骤中，可采用对第一材料380刻蚀速
率大，对第二材料381刻蚀速率小的物质作为刻蚀溶液刻蚀所述第一材料380，能够在去除所述栅线缝隙371内壁的第一材料380的同时，避免第二填充层383被破坏。
56.在该步骤中，去除所述栅线缝隙371内壁的所述第一材料380，不同层的第一填充层382彼此断开连接，形成彼此独立的栅极层，以避免不同层的栅极层之间短路。
57.在后续制程工艺中，在台阶区形成接触孔，所述接触孔贯穿所述介质层340至所述第二间隙360，所述第一填充层382及所述第二填充层383可共同作为所述接触孔的刻蚀停止层，以进一步避免所述接触孔贯穿所述第一填充层382及所述第二填充层383，而造成相邻栅极层之间的短路。
58.进一步，在所述第一间隙350中沉积第一材料380之前，还包括在所述第一间隙350内沉积栅介质层340的步骤，所述栅介质层340可为氧化硅层或者高k介质层，此处不再赘述。
59.进一步，在所述栅线缝隙371中，还可形成阵列共源极(附图中未绘示)，该阵列共源极与衬底310中的源极区相连。在进行擦除操作时，通过向被选择的存储晶体管施加操作电压，使得被选择的存储晶体管的沟道层的电势大于其栅极的电势，在该沟道层的电势与该栅极的电势差的作用下，驱使被选择的存储晶体管的电荷存储层中的电子向沟道层运动。同时，空穴在电压作用下从阵列共源极注入沟道层中。注入沟道层中的空穴与从电荷存储层注入沟道层的电子复合，实现对于被选择的存储晶体管的数据擦除。
60.本发明三维存储器的制造方法能够在阶梯台阶320上方的第二间隙360内填充第一材料380与第二材料，从而避免仅填充第一材料380而导致的第一材料380在三维存储器的其他区域的厚度过厚而造成的去除工艺难度大、易有第一材料380残留的问题，工艺简单，易于实现，且大大提高了三维存储器的有效性。
61.本发明第三实施例还提供一种采用上述制造方法形成的三维存储器。请参阅图3a～图3r，所述三维存储器具有台阶区ss，所述三维存储器包括堆叠结构370、第一填充层382及第二填充层383。
62.在一下实施例中，所述堆叠结构370置于一衬底310上。所述衬底310的材料可以为单晶硅(si)、单晶锗(ge)、或硅锗(gesi)、碳化硅(sic)；也可以是绝缘体上硅(soi)，绝缘体上锗(goi)；或者还可以为其它的材料，例如砷化镓等
ⅲ‑ⅴ
族化合物。本实施例中，所述衬底310的材料为单晶硅(si)。
63.所述堆叠结构370包括堆叠设置的层间绝缘层302。所述层间绝缘层302的材料可以为氧化硅、氮化硅、氮氧化硅、氮碳化硅中的一种，本实施例中，所述层间绝缘层302的材料为氧化硅。
64.相邻的层间绝缘层302之间设置有第一间隙350。所述第一间隙350由去除相邻的层间绝缘层302之间的牺牲层300而形成。
65.在所述台阶区，至少部分所述层间绝缘层302端部依次延伸形成阶梯台阶320。进一步，在本实施例中，每个阶梯台阶320仅包括一层层间绝缘层302，而在本发明其他实施例中，每个阶梯台阶320可包括两个及以上层间绝缘层302，同一阶梯台阶320的层间绝缘层302的端部延伸的长度相同，最顶层的层间绝缘层302上表面的至少一部分暴露。例如，在一些实施例中，所述阶梯台阶320包括两层间绝缘层302，顶层的层间绝缘层302上表面的至少一部分暴露。可以理解的是，根据三维存储器的设计，不同的阶梯台阶320所包括的层间绝
缘层302数可相同，也可不同，本实施例对此不进行限定。
66.所述介质层340覆盖所述台阶区，且所述介质层340与所述阶梯台阶320顶面之间具有第二间隙360，所述第二间隙360的高度大于所述第一间隙350的高度。其中，所述第二间隙360与所述第一间隙350连通。在本实施例中，所述介质层340为氧化硅层。
67.所述第一填充层382填充所述第二间隙360的部分空间及充满所述第一间隙350。即所述第一间隙350被所述第一填充层382填满，所述第二间隙360并未被所述第一填充层382填满。所述第一填充层382采用第一材料形成，在本实施例中，所述第一材料为钨。
68.所述第二填充层383填充所述第二间隙360的剩余空间。即所述第二填充层383与所述第一填充层382共同填满所述第二间隙360。所述第二填充层383采用第二材料381形成，其中所述第一材料与所述第二材料381为不同种类的材料。所述第二材料381选择原则在于，对于某种刻蚀物质而言，所述第二材料381与所述第一材料具有较高的选择比，即某种刻蚀物质对第二材料381的刻蚀速率大于对所述第一材料的刻蚀速率。例如，在一些实施例中，所述第一材料为钨，则所述第二材料381为氮化硅、多晶硅、alo等。在本实施例中，所述第一材料为钨，所述第二材料381为氮化硅。所述第二填充层383采用原子层沉积工艺形成，为致密度较高的填充层，以有利于作为后续形成的接触孔的刻蚀停止层。
69.进一步，在所述第二间隙360中，所述第一填充层382覆盖所述第二间隙360内壁。所述第二间隙360的内壁包括介质层340内表面及层间绝缘层302内表面，所述第二填充层383覆盖所述第一填充层382的表面。进一步，在本实施例中，在所述第二间隙360中，所述第一填充层382包围所述第二填充层383，即所述第二填充层383作为第二间隙360内填充物的中心，所述第一填充层382作为第二间隙360内填充物的外缘。
70.进一步，所述三维存储器还包括栅线缝隙371。所述栅线缝隙371沿所述阶梯台阶320排布的方向延伸(如图3j中x方向)，且所述栅线缝隙371贯穿所述堆叠结构370，暴露所述层间绝缘层302、第一填充层382及第二填充层383。即在所述栅线缝隙371内壁，所述层间绝缘层302、所述第一填充层382及所述第二填充层383被暴露。
71.进一步，所述三维存储器还包括阵列共源极(附图中未绘示)，所述阵列共源极填充所述栅线缝隙371，所述阵列共源极与衬底310中的源极区相连。
72.请参阅图3j及图3r，本发明实施例提供的三维存储器包括堆叠结构，所述堆叠结构包括堆叠设置的层间绝缘层302，相邻的层间绝缘层302之间设置有第一间隙350(请参阅图3l)，在所述台阶区ss，至少部分所述层间绝缘层302端部依次延伸形成阶梯台阶320(请参阅图3l)，介质层340覆盖所述台阶区ss，且所述介质层340与所述阶梯台阶320顶面之间具有第二间隙360(请参阅图3l)，所述第二间隙360的高度h1大于所述第一间隙350的高度h2(请参阅图3l)；第一填充层382填充所述第二间隙360的部分空间及充满所述第一间隙350；第二填充层353填充所述第二间隙360的剩余空间。本发明三维存储器阶梯台阶320顶面的第二间隙360由第一填充层382与第二填充层383共同填充，既能够保证第二间隙360高度，又能够降低第一填充层382的厚度，则在三维存储器的其他区域(例如栅线缝隙)侧壁处不会沉积过厚的第一填充层382，去除该些区域的第一填充层的工艺难度小，相较于图1e所示的半导体结构，能够显著减少第一填充层的残留量，甚至不会存在第一填充层的残留，解决了第一填充层去除工艺难度大，易残留的问题，工艺简单，易于实现，且大大提高了三维存储器的可靠性。
73.以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。