电子器件的制作方法

1.本公开涉及一种电子器件的方法。特别地，本公开涉及sic基电子器件。


背景技术：

2.半导体材料具有宽带隙，特别是具有大于1.1ev的带隙能量值eg、低导通电阻(r
on
)、高热导率值、高工作频率和高电荷载流子饱和率，已知这些半导体材料可作为理想材料来用于生产电子组件、诸如二极管或晶体管，特别是用于功率应用。具有以上特性且被设计用于制造电子组件的材料为碳化硅(sic)。特别地，就先前列出的特性而言，碳化硅以其不同的多形体(例如3c
‑
sic、4h
‑
sic、6h
‑
sic)而优于硅。
3.与在硅衬底上提供的类似器件相比，在硅
‑
碳衬底上提供的电子器件具有许多优势，诸如传导中的低输出阻抗、低泄漏电流、高工作温度和高工作频率。特别地，sic肖特基二极管表现出较高的开关性能，这使得sic电子器件特别有利于高频应用。目前的应用对器件的电性质以及长期可靠性提出了要求。


技术实现要素：

4.本公开将提供sic基电子器件以及用于制造sic基电子器件的方法，以致克服先前技术的缺点，有助于实现以下优点：降低了电子器件内部的短路风险。
5.本公开针对一种电子器件，即金属氧化物半导体场效应晶体管(mosfet)，其包括：衬底，具有第一导电类型并且具有第一表面和第二表面；以及第一掺杂区域，具有第二导电类型。在第一掺杂区域中存在第二掺杂区域，第二掺杂区域具有第一导电类型，并且在第一表面上的第一栅与第二掺杂区域的第一边缘重叠。在第一表面上的第二栅与第二掺杂区域的第二边缘重叠，并且第一欧姆接触在第一栅和第二栅之间，第一欧姆接触在第二掺杂区域中，第一欧姆接触在衬底的第二表面和第一表面之间。
6.根据某些实施例，所述电子器件还包括：
7.与所述第一掺杂区域间隔开的第三掺杂区域，所述第三掺杂区域具有所述第二导电类型；
8.在所述第三掺杂区域中的第四掺杂区域，所述第三掺杂区域具有所述第一导电类型，所述第一栅与所述第四掺杂区域重叠；
9.在所述第三掺杂区域中邻近于所述第四掺杂区域的第五掺杂区域，所述第五掺杂区域具有所述第二导电类型；
10.在所述第五掺杂区域上的第二欧姆接触，所述第二欧姆接触在所述衬底的所述第二表面和所述第一表面之间。
11.根据某些实施例，所述第一欧姆接触和所述第二欧姆接触包括碳簇。
12.本公开还针对一种电子器件，包括：
13.衬底，具有第一表面；
14.在所述衬底的所述第一表面上的第一栅；
15.在所述衬底的所述第一表面上的第二栅；
16.在所述第一栅和所述第二栅之间的第一掺杂区域，所述第一掺杂区域具有第一导电类型；
17.在所述第一掺杂区域中在所述第一栅和所述第二栅之间的第二掺杂区域，所述第二掺杂区域具有不同于所述第一导电类型的第二导电类型；
18.在所述第二掺杂区域中的第一欧姆接触，所述第一欧姆接触具有与所述衬底的所述第一表面共面的第二表面。
19.根据某些实施例，所述电子器件还包括：在所述第一栅和所述第二栅上的介电层，所述衬底的部分被暴露在所述介电层的在所述第一栅和所述第二栅之间的部分之间，所述第一欧姆接触在所述衬底的所述部分中。
20.根据某些实施例，所述电子器件还包括：
21.在所述衬底中的第二欧姆接触，所述第一栅在所述第一欧姆接触和所述第二欧姆接触之间；
22.所述第一导电类型的第三掺杂区域；
23.在所述第三掺杂区域中的第四掺杂区域，所述第四掺杂区域具有第一浓度的所述第一导电类型，所述第三掺杂区域具有不同于所述第一浓度的第二浓度。
24.根据某些实施例，所述第二欧姆接触在所述第四掺杂区域中。
附图说明
25.为了更好地理解本公开，现参照附图仅通过非限制性示例的方式来描述本公开的优选实施例，其中：
26.图1以横截面图示出了根据已知实施例的mps器件；
27.图2a和图2b以横截面图示出了根据已知技术的用于制造图1的mps器件的中间步骤；以及
28.图3a至图3c以横截面图示出了根据已知技术的、在图2a和图2b的步骤之后的、用于在图1的mps器件中的欧姆接触形成的步骤；
29.图4以俯视图图示了根据已知技术的、由于图3a至图3b的制造步骤而已形成的不希望的区域；
30.图5以横截面图示出了根据已知实施例的mosfet器件；
31.图6以横截面图示出了根据本公开的一实施例的mps器件；
32.图7a至图7d以横截面图示出了根据本公开的用于制造图6的mps器件的步骤；
33.图8图示了图6的mps器件的电压
‑
电流曲线；
34.图9以横截面图图示了根据本公开的一实施例的mosfet器件；
35.图10以横截面图示出了根据本公开的一实施例的用于制造图9的mosfet器件的步骤；以及
36.图11以横截面图示出了根据本公开的另一实施例的用于制造图9的mosfet器件的步骤。
具体实施方式
37.图1在具有x、y、z轴的(三轴)笛卡尔参考系中以侧截面图或横截面图示出了已知类型的混合pin
‑
肖特基(mps)器件1。
38.mps器件1包括：由n型sic构成的衬底3，具有第一掺杂浓度，提供有与表面3b相对的表面3a并且具有大约350μm的厚度；漂移层(以外延方式生长)2，由n型sic构成，具有比第一掺杂浓度低的第二掺杂浓度，漂移层在衬底3的表面3a之上延伸，并且具有介于5和15μm之间的厚度；欧姆接触区域6(例如，由硅化镍构成)，其在衬底3的表面3b之上延伸；阴极金属化层16，在欧姆接触区域6之上延伸；阳极金属化层8，其在漂移层2的顶面2a之上延伸；在漂移层2中的多个结
‑
势垒(jb)元件9，其面向漂移层2的顶面2a并且各自包括相应的p型注入区域9
′
和由金属材料构成的欧姆接触9
″
；以及边缘终端区域或保护环10(可选的)、特别是p型注入区域，其完全包围jb元件9。
39.肖特基二极管12形成在漂移层2和阳极金属化层8之间的界面处。特别地，肖特基结(半导体
‑
金属)通过漂移层2的与阳极金属化层8的相应部分直接电接触的部分来形成。
40.mps器件1的包括jb元件9和肖特基二极管12的区域(即，包含在保护环10内的区域)是mps器件1的有源区4。
41.参考图2a和图2b，用于制造图1的mps器件1的步骤设想(图2a)具有第二导电类型(p)的掺杂剂物质(例如，硼或铝)的掩模注入的步骤。在图2a中注入由箭头18来图示。针对注入使用掩模11、特别是由氧化硅或原硅酸四乙酯(teos)构成的硬掩模。注入区域9
′
和边缘终端区域10因此形成。然后，图2b，掩模11被去除，执行热退火的步骤以用于扩散和激活在图2a的步骤中注入的掺杂剂物质。热退火例如在温度高于1600℃(例如，在1700℃和1900℃之间并且在一些情况中甚至更高)时被执行。
42.参考图3a至3c，然后执行欧姆接触9
″
形成的进一步步骤。参考图3a，由氧化硅或teos构成的沉积掩模13被形成，以覆盖漂移层2的除注入区域9
′
(和边缘终端区域10，如果存在)以外的表面区域。换言之，掩模13在注入区域9
′
(以及可选地至少在边缘终端区域10的一部分)处具有贯穿口13a。然后图3b，在掩模13上以及在贯穿口13a内执行镍的沉积(图3b中的金属层14)。因此沉积的镍经由贯穿口13a到达并接触注入区域9
′
和边缘终端区域10。
43.参考图3c，在贯穿口13a处通过在沉积的镍和漂移层2的硅之间的化学反应，随后在高温(在900℃和1200℃之间)时在从1分钟到120分钟的时间段内进行热退火，能够形成硅化镍欧姆接触9
″
。实际上，沉积的镍在其接触到漂移层2的表面材料的地方反应，形成ni2si(即，欧姆接触)。接下来，执行去除在掩模13之上延伸的金属以及去除掩模13的步骤。
44.本技术人已发现，如通过图4中示例所图示的，在任何情况下，在直接接触的金属层14的镍和掩模13之间都发生反应，尽管反应有限。图4是图3b的器件的一部分的俯视图(在平面xy中)，特别是由虚线划定界限的以及由图3b中的附图标记15标识的区域的俯视图。图4涉及在图3b和图3c的步骤之间的中间制造步骤，即，掩模13仍然存在，但是镍层14被去除。如从图4可以注意到的，不规则区域或岛17在掩模13之上延伸，并且归因于在掩模13的硅和镍之间的不期望反应。申请人此外已注意到，相似的锯齿状区域在掩模13的底下延伸，即在漂移层2的表面2a上延伸。在图4中，这些锯齿状区域由附图标记16标识并且由导电材料(包括镍)构成。在所述锯齿状区域16在平面xy中(特别是沿x)的延伸大于注入区域9
′
的对应延伸的情况下，将发生会导致器件故障的短路。具体地，在不希望的导电区域要在专用于肖特基接触的区域中延伸的情况下，欧姆接触或准欧姆接触(具有低势垒的肖特基接触)将形成在n型区上(从电立场来看是电阻)。因此，在正向偏置和反向偏置中均将有连续的电流通过，从而导致二极管特性的损失。
45.在sic mosfet器件的体区域和源区域处的欧姆接触形成期间会遇到相同的问题。
46.图5示出了mosfet器件20，其包括由半导体材料(其包括衬底，以及可选地包括一个或多个外延层)构成的半导体本体22，该半导体本体具有顶面22a和底面22b。半导体本体22具有例如n掺杂。例如通过注入n型掺杂剂物质(n+掺杂)而形成的漏区域或掺杂区域24在底面22b处延伸。在顶面22a处，体区域25(具有p掺杂)围绕源区域28(n+掺杂)。栅结构26，包括由栅导电层26a(例如多晶硅)以及由栅介电层26b形成的堆叠，在顶面22a之上延伸，部分地与源区域或掺杂区域28重叠。相应的绝缘层或介电层29(例如由氧化硅或teos构成)覆盖栅结构26。
47.顶金属层30在相应的表面部分36和37处分别地与源区域28和体区域25电接触，以便在使用期间以相同的偏置电压来偏置源区域28和体区域25。
48.为了改善在顶金属层30和体区域25之间的电接触，界面区域(具有p+掺杂)34在体区域25中形成，在表面部分37处面向顶面22a。通常，由硅化物构成的界面欧姆接触层38在界面区域34处形成，以在金属30和体区域25之间形成欧姆接触。同样，由硅化物构成的另一界面欧姆接触层39在表面部分36处形成，以形成在金属30和源区域28之间的欧姆接触。
49.如参考图3a至图3c所描述的，界面欧姆接触层38和39的形成设想使用绝缘层29以类似于先前针对掩模13已描述的方式来沉积中间金属层(特别是镍)。因此，该中间金属层因此在绝缘层29之上以及在与界面区域34与源区域28接触的表面部分36和37之上延伸。
50.如参考图3c所描述的，在表面部分36和37处(更特别地，在界面区域34和源区域28处)，通过在沉积的镍和半导体本体22的硅之间的化学反应，随后在高温(在900℃和1200℃之间在从1分钟到120分钟的时间段内)时进行热退火，能够形成由硅化镍构成的欧姆接触。接下来，执行去除在绝缘层29之上延伸的金属的步骤。在最终器件中具有功能的绝缘层29不被去除。
51.然而，如先前所描述的，申请人已注意到在直接接触的金属层14的镍和绝缘层29之间的反应(类似于图4中所图示的)。因此，不规则区域或岛在绝缘层29之上延伸并且归因于在绝缘层29的硅和镍之间的不希望的期望反应。由于这些岛是导电的，因此它们针对器件20的操作而言是潜在的问题，尤其是在它们的延伸导致生成不希望的短路或其他类型的不期望的电连接的情况下。经由氧化物29覆盖的多晶硅26的绝缘是不均匀的，并且经常在多晶硅台阶26的最高点处具有最小值。如果在该区中发生镍与氧化物的硅的反应，则由于在金属30和多晶硅26之间形成电桥，存在产生栅极至源极短路的高风险。
52.本公开将参考两个可能的实施例来描述，具体地参考混合pin
‑
肖特基(mps)器件(图6、7a至7d)以及参考mosfet器件(图9至图11)；然而，如从随后的描述中将显而易见的是，本公开总体上应用于任何sic基电子器件。
53.图6在具有x、y、z轴的(三轴)笛卡尔参考系中以侧截面图或横截面图示出了根据本实用新型一方面的混合pin
‑
肖特基(mps)器件50。
54.mps器件50包括：由n型碳化硅(sic)构成的衬底53，具有第一掺杂浓度，提供有与
表面53b相对的表面53a，以及具有在50μm和350μm的范围中的厚度，更特别是在160μm和200μm之间的厚度，例如大体等于180μm；由n型sic构成的漂移层(以外延生长的方式)52，具有比第一掺杂浓度低的第二掺杂浓度，该漂移层在衬底53的表面53a之上延伸，并且具有介于5和15μm之间的厚度；欧姆接触区域或层56(例如，由硅化镍构成)，其在衬底53的表面53b之上延伸；阴极金属化层57，例如由钛镍钒银(ti/niv/ag)或钛镍钒金(ti/niv/au)构成，其在欧姆接触区域56之上延伸；阳极金属化层58，例如由钛铝硅铜(ti/alsicu)或镍铝硅铜(ni/alsicu)构成，其在漂移层52的顶面52a之上延伸；阳极金属化层58上的钝化层69，用于保护阳极金属化层；在漂移层52中的多个结
‑
势垒(jb)元件59，其面向漂移层52的顶面52a并且各自包括相应的p型注入区域59
′
和欧姆接触59
″
；以及边缘终端区或保护环60(可选的)、特别是p型注入区域，其完全包围结
‑
势垒(jb)元件59。
55.一个或多个肖特基二极管62在漂移层52和阳极金属化层58之间的界面处形成，横向于注入区域59
′
。特别地，(半导体
‑
金属)肖特基结通过漂移层52的与阳极金属化层58的相应部分直接电接触的部分而形成。
56.mps器件50的、包括jb元件59和肖特基二极管62的区域(即，被包含在保护环60内的区域)是mps器件50的有源区54。
57.根据本公开的一方面，每个欧姆接触59
″
由一个或多个富碳层来形成，一个或多个富碳层包括例如石墨层或石墨烯多层。更特别地，每个欧姆触点59
″
在表面52a上具有si/c非晶形层，在此在sic衬底的硅原子和碳原子之间的相分离之后，与硅原子相比，碳原子是占主导的(例如，至少高两倍，特别是高两倍到一百倍)。在该非晶形层的底下，每个欧姆接触59
″
可以包括一个包括碳簇的层(例如石墨层)，该层具有比非晶形层大的厚度。作为以下图示的制造过程的结果，该欧姆接触59
″
形成归因于碳化硅的热分解。
58.根据本公开的另一方面，欧姆接触59
″
在表面52a上与注入区域59
′
自对准(即，在平面xy的俯视图中，欧姆接触59
″
具有与注入区域59
′
相同的形状和延伸)。在这种情况中，在阳极金属化层58和注入区域59
′
之间的电接触唯一地经由欧姆接触59
″
而出现。该特征转化为技术优势，因为可以最大化欧姆接触的延伸面积，而没有与邻近欧姆接触短路的风险。实际上，由于每个欧姆接触59
″
具有和相应注入区域59
′
相同的形状和延伸，所以不存在所述欧姆接触超过该注入区域59
′
的不希望的横向延伸的风险。最大化欧姆接触的面积允许由所述欧姆接触所承载的电流最大化。
59.此外，根据本公开的另一方面，欧姆接触59
″
不会沿着z延伸超过表面52a；换言之，欧姆接触59
″
具有与表面52a共面(即，沿x对准)的顶面59a，并且以从表面52a开始测量的介于一纳米和几十纳米之间(例如，在1m和20m之间)的深度在欧姆接触59
′
内在深度上(沿z)延伸。
60.每个欧姆接触59
″
均提供电连接，该电连接具有的电阻率值低于容纳它的区域的电阻率值。特别地，每个欧姆接触59
″
具有的电阻率低于容纳它的相应区域59
′
的电阻率。
61.明确参考用于制造mps器件50(图7a至图7d)的步骤，在以下被描述欧姆接触59
′
形成的步骤。
62.参考图7a，提供晶圆100，其包括sic衬底53(特别是4h
‑
sic；然而，可以使用其他多型体，诸如但非排他地，2h
‑
sic、3c
‑
sic和6h
‑
sic)。
63.衬底53具有第一导电类型(在该实施例中，n型掺杂)，并且提供有沿轴z彼此相对
的前表面53a和后表面53b。衬底53具有介于1
·
10
19
和1
·
10
22
原子/cm3之间的掺杂剂浓度。
64.晶圆100的前面向应于前表面53a，并且晶圆100的后面向应于后表面53b。衬底30的电阻率例如介于2mω
·
cm和40mω
·
cm之间。
65.例如通过外延生长，在衬底53的前表面53a上形成漂移层52，该漂移层由碳化硅构成，碳化硅具有第一导电类型(n)并且具有的掺杂剂浓度低于衬底53的掺杂剂浓度，例如介于1
·
10
14
和5
·
10
16
原子/cm3之间。漂移层52由sic构成，特别是由4h
‑
sic构成，但是可以使用其他sic多型体，诸如2h、6h、3c或15r。
66.漂移层52具有限定在顶侧52a和底侧52b之间的厚度(底侧与衬底53的前表面53a直接接触)。
67.然后，图7b，在漂移层52的顶侧52a上，例如通过光致抗蚀剂、或teos或为该目的而设计的某些其他材料的沉积来形成硬掩模70。硬掩模70具有在0.5μm和2μm之间的厚度，或具有在任何情况下能阻挡下文中参考同一图7b描述的注入的厚度。硬掩模70在晶圆100的区域中延伸，在该区域中在随后步骤中将形成mps器件50的有源区54。
68.在俯视图中，在平面xy中，硬掩模70覆盖将形成肖特基单元(二极管62)的漂移层52的顶侧52a的区域，并且使漂移层52的顶侧52a的、将形成注入区域59
′
的区域暴露，这已参考图6进行标识。
69.然后，使用硬掩模70来执行(注入在图中由箭头72指示)注入掺杂剂物质(例如，硼或铝)的步骤，掺杂剂物质具有第二导电类型(这里为p型)。在图7b的步骤中也形成保护环60(如果存在)。
70.在作为示例提供的实施例中，图7b的注入步骤包括利用介于30kev和400kev之间的注入能量以及介于1
·
10
12
原子/cm2和1
·
10
15
原子/cm2之间的剂量对具有第二导电类型的掺杂剂物质的一个或多个注入，以形成具有高于1
·
10
18
原子/cm3的掺杂浓度的注入区域59
′
。因此形成的注入区域具有从表面52a开始测量的介于0.4μm和1μm之间的深度。
71.接下来，图7c，去除掩模70，并且图7d，在表面52a上产生热预算，该热预算被设计以有利于在注入区域59
′
上的生成。
72.针对该目的使用激光源80，该激光源80被配置为生成光束82，以便将表面52a(特别是注入区域59
′
)局部加热到大约1500℃至2600℃的温度。考虑到注入区域59
′
的最大深度，在表面52a的水平处大约2000℃的温度足以保证在以上标识的范围内的温度，即使在注入区域59
′
到达的最大深度处(例如1μm)也如此。
73.该温度使得仅在注入区域59
′
上、而不在未设置注入区域59
′
的表面52a上有利于欧姆接触(例如，如已所述，包括石墨和/或石墨烯)的生成。本身已知类型的该效应例如由maxime g.lemaitre的“通过离子注入和脉冲激光退火对sic进行低温原位石墨化(low
‑
temperature,site selective graphitization of sic via ion implantation and pulsed laser annealing)”，应用物理快报100,193105(2012)来描述。
74.在一实施例中，通过加热整个晶圆100、适当地移动激光80，将部分的注入区域59
′
转变成欧姆接触59
″
。
75.在另一实施例中，通过加热晶圆100的有用表面，获得注入区域59
′
的表面部分到欧姆接触59
″
的转变。这里，“有用表面”意味着包括注入区域59
′
的漂移层52的表面的部分，例如在外部由边缘终端区域10来划定界限；有用表面可能并不对应于晶圆100的整个表面
(例如，排除相对于有源区54横向的晶圆100的可能部分，只要它们不参与电荷的运输，该可能部分在mps器件50的使用期间就没有意义)。
76.根据另一实施例，可以在表面52a上(与表面52a接触或距其一个距离)布置具有对光束82透明的区域(即，光束82穿过它们)以及对光束82不透明的区域(即，光束82不穿过它们，或以衰减的形式穿过它们，以致不显著地加热在底下延伸的晶圆100的部分)。掩模的透明区域对准注入区域59
′
，以使能欧姆接触59
″
形成。
77.可选地，且与所使用的实施例无关的，同时形成注入区域59
′
(特别地，掺杂剂被激活，以获得大约介于1
·
10
17
原子/cm3和1
·
10
20
原子/cm3之间的掺杂剂物质的浓度)以及用于每个注入区域的欧姆接触59
″
。
78.另外，由于欧姆接触仅在注入区域59
′
上形成，即使不存在掩模，在注入区域59
′
和相应欧姆接触59
″
之间也存在自对准。
79.在注入区域59
′
处，局部和表面温度的增加引起欧姆接触59
″
形成；横向于注入区域59
′
，注意不到该效果。欧姆接触59
″
形成发生在介于1200℃和2600℃之间的温度时。根据本公开，在注入区域59
′
的表面部分(几纳米，例如1
‑
20nm)处达到这些温度。针对更大的深度，温度降低到诸如不再引起欧姆接触59
″
形成的值。欧姆接触59
″
因此是自限的。因此，欧姆接触59
″
并不延伸贯穿各自注入区域的厚度，而仅在其表面水平处延伸。
80.激光80例如是uv受激准分子激光。也可以使用其他类型的、具有在可见光区域中的波长的激光。
81.针对实现本公开的目的而优化的激光80的配置参数和驱动参数如下：
82.波长：在290nm和370nm之间，特别是310nm；
83.脉冲持续时间：在100ns和300ns之间，特别是160ns；
84.脉冲的数目：在1和10之间，特别是2；
85.能量密度：在(2)1.6和4j/cm2之间，特别是(3)2.6j/cm2(在表面52a的水平处考虑)；以及
86.温度：在1400℃和2600℃之间，特别是1800℃(在表面52a的水平处考虑)。
87.光束82在表面52a的水平处的光斑面积例如介于0.7和1.5cm2之间。
88.为了覆盖整个晶圆100或要被加热的晶圆100的子区域，激光80的一次或多次扫描因此在平面xy中被执行(例如，彼此平行并且平行于x轴和/或y轴的多次扫描)。
89.然而，本技术人已发现，利用先前标识的参数，可以获得用于mps器件50的期望的电性能。在这点上，图8图示了随着在mps器件50的阳极和阴极之间施加的电压而变化的传导电流的变化情况的实验数据。曲线s1涉及在激光处理之前在pin二极管处的电测量结果，而曲线s2涉及在激光处理之后在pin二极管处的电测量结果，并且因此形成欧姆接触。曲线s1和s2的轮廓证实了预期的行为。
90.图9示出了根据本公开的方面的mosfet器件90。
91.与图5的mosfet器件20所共有的mosfet器件90的技术要素和特性利用相同的附图标记来图示，并且不再赘述。
92.与mosfet器件20不同，mosfet器件90在金属30和体区域25之间的界面区域34处具有欧姆接触91。此外，mosfet器件90在金属30和源区域28之间的表面部分36处具有另一欧姆接触92。
93.根据本公开的一方面，欧姆接触91和欧姆接触92两者均由一个或多个富碳层或碳基层形成，该富碳层或碳基层例如包括具有碳层、石墨层或石墨烯多层的层。更特别地，每个欧姆接触91、92在表面52a上具有si/c非晶形层，在此在sic衬底的硅原子和碳原子之间的相分离之后，与硅原子相比，碳原子是占主导的(例如，至少高两倍，特别是高两倍到一百倍)。在该非晶形层的底下，每个欧姆接触91、92可以具有包括碳簇的层(例如石墨层)，该层具有比非晶形层的厚度大的厚度。作为以下图示的制造过程的结果，该欧姆接触59
″
形成归因于碳化硅的热分解。
94.根据本公开的另一方面，欧姆接触91和欧姆接触92在表面22a上与界面区域34以及与源区域28自对准(即，在平面xy的俯视图中，欧姆接触91、92分别具有与界面区域34和源区域28相同的形状和延伸)。
95.欧姆接触91和92以从表面22a开始测量的介于1纳米和几十纳米之间(例如在1和20nm之间)的深度在半导体主体22内在深度方面(沿z)延伸。
96.每个欧姆接触91、92提供电连接，该电连接具有的电阻率值低于容纳它的区域的电阻率值。特别地，每个欧姆接触91、92具有的电阻率低于容纳该欧姆接触的相应区域34、28的电阻率。
97.欧姆接触91和92的形成的步骤在以下中参考图10来描述。
98.特别地，图10示出了晶圆200，该晶圆200包括在中间制造阶段的mosfet器件90，其中体区域25、界面区域34、源区域28、栅结构26和绝缘层29已形成(以本身已知的方式)。
99.为了形成欧姆接触91、92，在表面22a上产生热预算，该热预算被设计以有利于在相应欧姆接触91、92的界面区域34和源区域28处产生。
100.为此该目的使用激光源95，该激光源95被配置为生成光束96，从而将表面22a局部(特别是界面34和源28区域)加热到大约1200℃至2600℃的温度。
101.在前述范围中的温度使得有利于仅在界面区域34和源区域28处形成富碳区域和石墨/石墨烯层，而不在表面区域22a处形成，界面34和源28区域在表面区域22a处并不延伸。
102.在一实施例中，通过加热整个晶圆200、适当地移动激光95，来实现将界面区域34和源区域28转变成相应的欧姆接触。
103.在另一实施例中，通过适当地引导光束96来选择性地加热界面区域34和源区域28，从而将界面区域34和源区域28转变成相应的欧姆接触。
104.在另一实施例中，可以在晶圆200上布置掩模(图中未示出)，该掩模具有对光束96透明的区域(即，光束96穿过它们)以及对光束96不透明的区域(即，光束96不穿过它们，或者以衰减的形式穿过它们，以致不显著地加热晶圆200的被掩模的部分)。掩模的透明区域对准界面区域34和源区域28，以便能够形成相应的欧姆接触，并且保护晶圆200的未被设想通过激光95形成欧姆接触的部分。
105.申请人已发现，在源区域28(具有n+掺杂)处的欧姆接触92形成需要的光束96的能量不同于在界面区域34(具有p+掺杂)处的欧姆接触91形成所需的能量。
106.优化在源区域28(具有n+掺杂)处的接触92的欧姆性能所需的光束96的能量可能不同于用于优化在界面区域34(具有p+掺杂)处的接触91的欧姆性能的能量。针对该目的，可以调节激光95的操作参数，以用于在界面区域34和源区域28处生成相应的光束96，每个
光束被设计以用于生成具有欧姆性能的相应层。
107.在任何情况中，申请人已发现，考虑到光束的相同能量，可以出现在源区域28(具有n+掺杂)处的欧姆接触92形成以及在界面区域34(具有p+掺杂)处的欧姆接触91的形成。
108.详细地，在源区域28和界面区域34处，用于实现本公开的目的而优化的激光95的配置参数和致动参数如下：
109.波长：在290nm和370nm之间，特别是310nm；
110.脉冲持续时间：在100ns和300ns之间，特别是160ns；
111.脉冲的数目：在1和10之间，特别是2；
112.能量密度：在(2)1.6和4j/cm2之间，特别是(3)2.6j/cm2(在表面22a的水平处考虑)；以及
113.温度：在1400℃和2600℃之间，特别是1800℃(在表面22a的水平处考虑)。
114.光束82在表面22a的水平处的光斑面积例如介于0.7和1.5cm2之间。
115.为了覆盖整个晶圆200或要被加热的晶圆200的子区域，激光95的一次或多次扫描因此在平面xy中被执行(例如，彼此平行并且平行于x轴和/或y轴的多次扫描)。
116.备选地，图11，可以在晶圆200上布置掩模97，所述掩模在界面区域34和源区域28处(即，与其垂直对准地)提供有相应的窗口97a、97b。掩模97的剩余部分97c对光束96是完全不透明的，即，它们不被光束96穿过(或者在任何情况中它们以非显著的方式被穿过，并且以致不在晶圆200的下面结构上生成能引起损伤或某其他类型的不希望现象的加热)。
117.例如在有益于修改入射到界面区域34上的光束的一些特性的情况下，在界面区域34处的窗口97a提供有滤波器98，该滤波器98被设计以修改光束96的特性。相反情况下，则不存在滤波器98。在源区域28处的窗口97b不具有任何滤波器；即，它对光束96是透明的，就其特性而言，光束96以大体不变的形式穿过它。
118.在本公开的以下中，认为窗口97a和97b两者均没有滤波器，并且掩模97将具有保护(经由不透明部分97c)不被光束96加热的区域的功能。
119.特别地，在该实施例中，光束通过在以下方式中控制激光95来生成：
120.波长：在290nm和370nm之间，特别是310nm；
121.脉冲持续时间：在100ns和300ns之间，特别是160ns；
122.脉冲的数目：在1和10之间，特别是2；
123.能量密度：在(2)1.6和4j/cm2之间，特别是(3)2.6j/cm2(在表面22a的水平处考虑)；以及
124.温度：在1400℃和2600℃之间，特别是1800℃(在表面22a的水平处考虑)。
125.光束82在表面22a的水平处的光斑面积例如介于0.7和1.5cm2之间。
126.为了覆盖整个晶圆200或要被加热的晶圆200的子区域，激光95的一次或多次扫描因此在平面xy中被执行(例如，彼此平行并且平行于x轴和/或y轴的多次扫描)。
127.因此生成的光束96通过窗口97b指向源区域28(n+)，并且通过窗口97a指向界面区域34(p+)。
128.明显的是，根据另一实施例，也可以在窗口97b处引入滤波器，并且以适当的方式生成光束96(即，使得经滤波的光束被设计以在源区域28处生成欧姆接触)。
129.由于欧姆接触仅在p注入区域和n注入区域处形成，所以在界面区域34/源区域28
和相应的欧姆接触91/92之间存在自对准。
130.参考mps器件的制造，在先前已描述的技术考虑的基础上，实现将sic转变为富碳层和/或石墨层和/或石墨烯层。
131.激光95例如是uv准分子激光。也可以使用其他类型的具有在可见光区域中的波长的激光。
132.从根据本实用新型提供的公开的特性的检查来看，本实用新型提供的优势是明显的。
133.特别地，根据本公开，可以利用单个过程来提供在p+区域或n+区域上的欧姆接触，而没有任何金属层的沉积，因此克服了关于先前认定和描述的已知技术的劣势。
134.最后，清楚的是，修改和变型可以针对这里已描述和图示的内容而做出，且不由此脱离如所附权利要求所限定的本公开的范围。
135.特别地，如先前已注意到的，本公开不限于mps器件或mosfet的欧姆接触形成，而是扩展到在通用垂直传导电子器件中的欧姆接触形成，该通用垂直传导电子器件诸如肖特基二极管、jbs二极管、mosfet、igbt、jfet、dmos等。
136.本公开针对一种用于制造sic基电子器件(50；90)的方法，该方法包括：在具有n型导电性的sic的固体(52；22)的前侧(52a；22a)上注入p型的掺杂剂物质，因此形成注入区域(59
′
；34)，该注入区域在固体中从前侧(52a；22a)开始延伸，并且具有与所述前侧(52a；22a)共面的顶面；以及生成指向所述注入区域(59
′
；34)的第一激光光束(82；96)，以便将所述注入区域(59
′
；34)加热到介于1500℃和2600℃之间的温度，从而在所述注入区域(59
′
；34)处形成第一富碳电接触区域(59
″
；91)。方法包括形成第一欧姆接触区域(59
″
；91)，包括在注入区域(59
′
；34)内形成一个或多个石墨烯层和/或石墨层。第一激光光束(82；96)根据以下参数而生成：波长：在290nm和370nm之间，尤其是310nm；脉冲持续时间：在100ns和300ns之间，特别是160ns；脉冲的数目：在1和10之间，特别是2；以及能量密度：在1.6和4j/cm2之间，特别是2.6j/cm2。
137.第一电接触区域(59
″
；91)形成第一欧姆接触，该第一欧姆接触具有其顶面，该顶面与注入区域(59
′
；34)的顶面重合。第一电接触区域(59
″
；91)具有介于1nm和20nm之间的厚度。固体的材料是以下之一：4h
‑
sic、6h
‑
sic、3c
‑
sic、15r
‑
sic。电子器件(50；90)是以下之一：混合pin
‑
肖特基二极管、肖特基二极管、jbs二极管、mosfet、igbt、jfet以及dmos。
138.电子器件(50)是混合pin
‑
肖特基(mps)二极管，方法包括形成所述固体的步骤，包括：布置具有其彼此相对的前侧和后侧的n型sic衬底，以及在衬底的前侧上，外延生长由n型sic构成的漂移层(52)；形成第一电端子(58)，该第一电端子(58)经由第一电接触区域(59”)与掺杂区域(59')电接触，并且横向于掺杂区域(59
′
)与漂移层(52)直接电接触，从而形成具有所述掺杂区域(59
′
)的结
‑
势垒(jb)二极管以及形成具有漂移层(52)的肖特基二极管；以及在衬底的后侧上形成第二电端子(57)。
139.电子器件(90)为mosfet，方法包括以下的步骤：在固体(22)的所述前侧(22a)上形成p型的第一体区域(25)；在第一体区域(25)内形成所述注入区域(34)；在固体(22)的所述前侧(22a)上形成p型的第二体区域(25)，该第二体区域横向于第一体区域(25)而延伸；在第二体区域(25)中形成n型的源区域(28)；生成朝向所述源区域(28)的第二激光光束(96)，以便将源区域(28)加热到介于1500℃和2600℃之间的温度，从而形成在所述源区域(28)处
的第二富碳电接触区域(92)。
140.第二激光光束(96)根据以下参数而生成：波长：在290nm和370nm之间，尤其是310nm；脉冲持续时间：在100ns和300ns之间，特别是160ns；脉冲的数目：在1和10之间，特别是2；以及能量密度：在2和4j/cm2之间，特别是3j/cm2。形成第二欧姆接触区域(92)包括在源区域(28)内形成一个或多个石墨烯层和/或石墨层。第一电接触区域(59”；34)形成第一欧姆接触，该第一欧姆接触具有其顶面，该顶面与注入区域(59
′
；34)的顶面重合。第二电接触区域(59
″
；91)具有介于1nm和20nm之间的厚度。
141.本公开也针对一种sic基电子器件(50；90)，该sic基电子器件(50；90)包括：由具有n型导电性的sic构成的固体(52；22)；注入区域(59
′
；34)，在固体(52；22)的前侧(52a；22a)上延伸，并且包括p型的掺杂剂物质，所述注入区域具有与固体的所述前侧(52a；22a)共面的顶面；以及第一富碳电接触区域(59
″
；91)，在所述注入区域(59
′
；34)处延伸。第一电接触区域(59
″
；91)在注入区域(59
′
；34)内包括一个或多个石墨烯层和/或石墨层。
142.第一电接触区域(59
″
；91)形成欧姆接触，该欧姆接触具有其顶面，该顶面与注入区域(59
′
；34)的顶面重合。电接触区域(59
″
)具有介于1nm和20nm之间的厚度。固体的材料是以下之一：4h
‑
sic、6h
‑
sic、3c
‑
sic、15r
‑
sic。器件选自混合pin
‑
肖特基二极管、肖特基二极管、jbs二极管、mosfet、igbt、jfet、dmos中的一种。混合pin
‑
肖特基(mps)二极管类型的器件，其中固体包括：n型sic衬底，该n型sic衬底具有其彼此相对的前侧和后侧，以及漂移层(52)，该漂移层(52)在衬底的前侧上由n型sic构成，固体还包括：第一电端子(58)，经由欧姆接触(59
″
)的第一区域与掺杂区域(59
′
)电接触，并且横向于掺杂区域(59
′
)与漂移层(52)直接电接触，从而形成具有所述掺杂区域(59
′
)的结
‑
势垒(jb)二极管，并且形成具有漂移层(52)的肖特基二极管；以及在衬底的后侧上的第二电端子(57)。电子器件(90)为mosfet，包括：在固体(22)的所述前侧(22a)上的p型的第一体区域(25)，容纳所述注入区域(34)；p型的第二体区域(25)，横向于第一体区域(25)在固体(22)的所述前侧(22a)上延伸；在第二体区域(25)中的n型的源区域(28)；在所述源区域(28)中的第二富碳电接触区域(92)。
143.第二电接触区域(92)在源区域(28)内包括一个或多个石墨烯层和/或石墨层。器件第二电接触区域(92)形成具有其顶面的欧姆接触，该顶面与源区域(28)的顶面重合。电接触区域(92)具有介于1nm和20nm之间的厚度。
144.上述各种实施例可以被组合以提供另外实施例。如果需要采用各种专利、申请和出版物的概念以提供进一步实施例，则实施例的方面可以被修改。
145.鉴于以上详细的描述，可以对实施例做出这些和其他改变。一般，在以下权利要求中，所使用的术语不应被解释为限制权利要求到在说明书和权利要求中所公开的特定实施例，而应被解释为包括所有可能的实施例以及该权利要求所享有的等同物的全部范围。因此，权利要求不被公开所限制。