阵列基板及显示装置的制作方法

1.本公开涉及但不限于显示技术领域，尤指一种阵列基板及显示装置。


背景技术：

2.可穿戴ar(augmented reality，增强现实)/vr(virtual reality，虚拟现实)产品，由于经常采用电池供电，因此对低功耗提出了更高的要求。另外，由于屏幕尺寸较小，为了提高ppi(pixels per inch，像素密度)，对像素的开口率也提出了新的要求。


技术实现要素：

3.第一方面，本公开提供了一种阵列基板，包括：基底和设置在所述基底上的至少一个第一薄膜晶体管和至少一个第二薄膜晶体管；
4.所述第一薄膜晶体管包括：依次叠置在所述基底上的第一有源结构层、第一栅极结构层和第一源漏结构层；所述第二薄膜晶体管包括：依次叠置在所述第一栅极结构层上的第二有源结构层、第二栅极结构层和第二源漏结构层；
5.所述第一有源结构层包括第一有源层，所述第二有源结构层包括第二有源层；所述第一有源层和所述第二有源层的材料不同；
6.所述第一栅极结构层包括：第一栅极；所述第二栅极结构层包括：叠置的第二栅极辅助电极和第二栅极；其中，所述第二栅极设置在所述第二栅极辅助电极远离所述基底的一侧；所述第二栅极辅助电极在第一方向上的长度比所述第二栅极在第一方向的长度长；其中，所述第一方向是所述第二薄膜晶体管的沟道区的长度方向；所述第二栅极辅助电极是透明电极；
7.所述第一源漏结构层包括第一源极和第一漏极；所述第二源漏结构层包括第二源极和第二漏极。
8.第二方面，本公开提供了一种显示装置，包括上述阵列基板。
9.本公开实施例提供的阵列基板，包含两种有源层材料不同的薄膜晶体管，能够同时利用两种不同类型薄膜晶体管的优点改善阵列基板的性能。第二薄膜晶体管的沟道区的长度可以由第二栅极辅助电极的长度决定，由于第二栅极辅助电极是透明电极，所以即使为了延长第二薄膜晶体管的沟道区的长度而加长第二栅极辅助电极的长度，也不会对像素的开口率造成影响。另一方面，为了增加像素的开口率，可以缩短第二栅极的长度而不会影响第二薄膜晶体管的沟道区的长度，所以对第二薄膜晶体管的电性能不会造成影响。
附图说明
10.附图用来提供对本公开技术方案的理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开技术方案的限制。
11.图1为本公开实施例提供的一种阵列基板的剖面结构示意图；
12.图2为本公开实施例提供的一种第二有源层、第二栅极辅助电极和第二栅极的平
面结构示意图；
13.图3为本公开实施例提供的另一种阵列基板的剖面结构示意图；
14.图4为本公开实施例提供的另一种阵列基板的剖面结构示意图。
具体实施方式
15.为使本公开的目的、技术方案和优点更加清楚明白，下文中将结合附图对本公开的实施例进行详细说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
16.在附图中，有时为了明确起见，夸大表示了各构成要素的大小、层的厚度或区域。因此，本公开的一个方式并不一定限定于该尺寸，附图中各部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的一个方式不局限于附图所示的形状或数值等。
17.本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。
18.在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。
19.在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流过的区域。
20.在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换。
21.在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。
22.在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。
23.本公开中的“约”，是指不严格限定界限，允许工艺和测量误差范围内的数值。
24.本公开实施例提供一种阵列基板。如图1所示，本公开实施例的阵列基板包括：基底10和设置在所述基底上的至少一个第一薄膜晶体管100和至少一个第二薄膜晶体管200；
25.所述第一薄膜晶体管包括：依次叠置在所述基底上的第一有源结构层20、第一栅
极结构层30和第一源漏结构层40；所述第二薄膜晶体管包括：依次叠置在所述第一栅极结构层上的第二有源结构层50、第二栅极结构层60和第二源漏结构层70；
26.所述第一有源结构层包括第一有源层21，所述第二有源结构层包括第二有源层51；所述第一有源层和所述第二有源层的材料不同；
27.所述第一栅极结构层包括：第一栅极31；所述第二栅极结构层包括：叠置的第二栅极辅助电极61和第二栅极63；其中，所述第二栅极设置在所述第二栅极辅助电极远离所述基底的一侧；所述第二栅极辅助电极在第一方向上的长度比所述第二栅极在第一方向的长度长；其中，所述第一方向是所述第二薄膜晶体管的沟道区的长度方向；所述第二栅极辅助电极是透明电极；
28.所述第一源漏结构层包括第一源极41和第一漏极43；所述第二源漏结构层包括第二源极71和第二漏极73。
29.上述实施例提供的阵列基板，包含两种有源层材料不同的薄膜晶体管，能够同时利用两种不同类型薄膜晶体管的优点改善阵列基板的性能。第二薄膜晶体管的沟道区的长度可以由第二栅极辅助电极的长度决定，由于第二栅极辅助电极是透明电极，所以即使为了延长第二薄膜晶体管的沟道区的长度而加长第二栅极辅助电极的长度，也不会对像素的开口率造成影响。另一方面，为了增加像素的开口率，可以缩短第二栅极的长度而不会影响第二薄膜晶体管的沟道区的长度，所以对第二薄膜晶体管的电性能不会造成影响。
30.在一些示例性的实施方式中，第一栅极可以作为掩膜板对第一有源层进行导体化处理，被第一栅极覆盖的第一有源层的部分未被导体化，仍然为半导体区，该部分形成第一有源层的沟道区；未被第一栅极覆盖的第一有源层的部分被导体化，该部分形成第一有源层的第一源极区和第一漏极区，其中第一源极区与第一源极相对设置，第一漏极区与第一漏极相对设置。
31.在一些示例性的实施方式中，所述第一有源层包括：第一源极区、第一漏极区以及位于第一源极区和第一漏极区之间的第一沟道区。第一源极区和第一漏极区与第一沟道区不相交。第二源极区和第二漏极区与第二沟道区不相交。第一源极区和第一漏极区的导电率大于第一沟道区的导电率。第二源极区和第二漏极区的导电率大于第二沟道区的导电率。所述第一栅极在所述基底上的正投影覆盖所述第一沟道区在所述基底上的正投影。在一种示例性的实施方式中，所述第一栅极在所述基底上的正投影与所述第一沟道区在所述基底上的正投影重合。
32.在一些示例性的实施方式中，第二栅极辅助电极可以作为掩膜板对第二有源层进行导体化处理，被第二栅极辅助电极覆盖的第二有源层的部分未被导体化，仍然为半导体区，该部分形成第二有源层的沟道区；未被第二栅极辅助电极覆盖的第二有源层的部分被导体化，该部分形成第二有源层的第二源极区和第二漏极区，其中第二源极区与第二源极相对设置，第二漏极区与第二漏极相对设置。
33.在一些示例性的实施方式中，所述第二有源层包括：第二源极区、第二漏极区以及位于第二源极区和第二漏极区之间的第二沟道区。
34.在一些示例性的实施方式中，如图2所示，所述第二栅极辅助电极在所述基底上的正投影覆盖所述第二沟道区在所述基底上的正投影，所述第二栅极辅助电极在所述基底上的正投影覆盖所述第二栅极在所述基底上的正投影。在一种示例性的实施方式中，所述第
二栅极辅助电极在所述基底上的正投影与所述第二沟道区在所述基底上的正投影重合。
35.在一些示例性的实施方式中，如图2所示，在第一方向上，第二栅极的长度l1小于第二栅极辅助电极的长度l2。比如，对于高分辨率显示产品，2x＝l2-l1，0＜x＜2μm。
36.第一方向是在与基底表面平行的平面内，从第二源极区到第二漏极区的方向。
37.在一些示例性的实施方式中，所述第一有源层采用的材料包括低温多晶硅(low temperature poly-silicon，简称ltps)半导体材料，所述第二有源层采用的材料包括氧化物(oxide)半导体材料。
38.在一些示例性的实施方式中，氧化物半导体材料可以是如下任意一种或多种：铟镓锌氧化物(ingazno，简写igzo)、铟镓锌氮氧化物(ingaznon)、氧化锌(zno)、氮氧化锌(znon)、锌锡氧化物(znsno)、镉锡氧化物(cdsno)、镓锡氧化物(gasno)、钛锡氧化物(tisno)、铜铝氧化物(cualo)、锶铜氧化物(srcuo)、镧铜氧硫氧化物(lacuos)、氮化镓(gan)、铟镓氮化物(ingan)、铝镓氮化物(algan)和铟镓铝氮化物(ingaaln)。
39.有源层采用低温多晶硅半导体材料的低温多晶硅薄膜晶体管具有迁移率高、充电快等优点，有源层采用氧化物的氧化物薄膜晶体管具有漏电流低等优点。在示例性实施方式中，可以将低温多晶硅薄膜晶体管和氧化物薄膜晶体管集成在一个阵列基板上，形成低温多晶氧化物(low temperature polycrystalline oxide，简称ltpo)显示基板，从而利用两种不同类型薄膜晶体管的优势，实现高分辨率(pixel per inch，简称ppi)和低功耗。
40.在一些示例性的实施方式中，所述第二栅极辅助电极采用金属氧化物导电材料。
41.在一些示例性的实施方式中，所述第二栅极采用金属导电材料。
42.其中，金属氧化物导电材料是对金属氧化物半导体材料进行导体化处理得到的。所述导体化处理可以包括等离子处理、退火处理、光照处理或离子掺杂等导体化处理工艺。
43.在一些示例性的实施方式中，所述第二栅极辅助电极采用掺杂的氧化铟镓锌。掺杂的氧化铟镓锌是对氧化铟镓锌进行离子掺杂，从而提高氧化铟镓锌的导电率。在一种示例性的实施方式中，掺杂的离子可以包括以下离子的任意一种或多种：硼离子、磷离子、氢离子、氩离子、氯离子等。
44.在一些示例性的实施方式中，所述第二栅极采用的金属导电材料包括：铜(cu)等金属材料。
45.在一些示例性的实施方式中，如图3所示，所述第一有源结构层还包括：第一栅极绝缘层(gi1)23；所述第一栅极绝缘层覆盖所述第一有源层。第一栅极绝缘层用于隔离所述第一有源层与第一栅极，特别是第一有源层的沟道区与第一栅极。
46.在一些示例性的实施方式中，如图3所示，所述第一栅极结构层还包括：第一层间介质层(ild1)33。所述第一层间介质层覆盖所述第一栅极。所述第一层间介质层起绝缘作用。
47.在一些示例性的实施方式中，如图3所示，所述第一源漏结构层包括：第一源极41和第一漏极43。
48.在一些示例性的实施方式中，如图3所示，所述第二有源结构层还包括：第二栅极绝缘层(gi2)53；所述第二栅极绝缘层覆盖所述第二有源层。第二栅极绝缘层起绝缘作用。
49.在一些示例性的实施方式中，如图3所示，所述阵列基板还包括：第二层间介质层(ild2)81；所述第二层间介质层覆盖第一源极、第一漏极、第二栅极辅助电极和第二栅极。
50.在一些示例性的实施方式中，所述第二栅极与第一源极、第一漏极同层制备；所述第二栅极与第一源极、第一漏极的材料相同。
51.在一些示例性的实施方式中，如图3所示，所述第一层间介质层、第二栅极绝缘层和第二层间介质层上形成有第一过孔和第二过孔。所述第一源极通过所述第一过孔与所述第一有源层的源极区连接，所述第一漏极通过所述第二过孔与所述第一有源层的漏极区连接。
52.在一些示例性的实施方式中，如图3所示，所述阵列基板还包括：第一钝化层(pvx1)83；所述第一钝化层覆盖所述第二源极和第二漏极。
53.在一些示例性的实施方式中，如图4所示，所述阵列基板还包括：第一钝化层(pvx1)83和第一平坦层(pln1)85；所述第一钝化层覆盖所述第二源极，所述第一平坦层覆盖所述第二漏极；所述第二漏极在所述第二源极远离基底的一侧；所述第一平坦层在所述第一钝化层远离基底的一侧。
54.在一些示例性的实施方式中，如图4所示，所述阵列基板还包括：遮光层90；所述遮光层设置在所述第一有源层远离基底的一侧。
55.在一些示例性的实施方式中，所述遮光层还被所述第一层间介质层覆盖。
56.在一些示例性的实施方式中，所述遮光层的材料与第一栅极的材料相同。遮光层在基底上的正投影可以完全覆盖第二沟道区在基底上的正投影。通过设置遮光层，可以保护第二沟道区不受背光或其他环境光的影响，提高薄膜晶体管的稳定性。
57.本公开实施例还提供了一种显示装置，包括上述阵列基板。
58.所述显示装置可以为有机发光显示装置。该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪、ar(augmented reality，增强现实)/vr(virtual reality，虚拟现实)产品等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本公开的限制。
59.虽然本公开所揭露的实施方式如上，但所述的内容仅为便于理解本公开而采用的实施方式，并非用以限定本公开。任何本公开所属领域内的技术人员，在不脱离本公开所揭露的精神和范围的前提下，可以在实施的形式及细节上进行任何的修改与变化，但本公开的专利保护范围，仍须以所附的权利要求书所界定的范围为准。